



# دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر

## طراحی افزونه و مّد Debugger برای پردازنده

پایاننامه برای دریافت درجه کارشناسی در رشته مهندسی برق گرایش سیستم های دیجیتال

> نام محمد تقی زاده گیوری

> > شماره دانشجویی ۸۱۰۱۹۸۳۷۳

استاد راهنما: دکتر زین العابدین نوابی شیرازی

تيرماه ۱۴۰۳




## تعهدنامه اصالت اثر باسمه تعالی

اینجانب محمد تقی زاده گیوری تائید می کنم که مطالب مندرج در این پایان نامه حاصل تلاش اینجانب است و به دستاوردهای پژوهشی دیگران که در این نوشته از آنها استفاده شده است مطابق مقررات ارجاع گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نشده است. کلیه حقوق مادی و معنوی این اثر متعلق به دانشکده فنی دانشگاه تهران می باشد.

نام و نام خانوادگی دانشجو : محمد تقی زاده گیوری

امضای دانشجو:



## تشکر و قدردانی

با سپاس فراوان از استاد ارجمند جناب آقای دکتر نوابی، استاد راهنمای این پژوهش و خانم مریم رجبعلی پناه و خانم زهرا جهان پیما، دانشجویان دکتری دانشگاه تهران که از راهنمایی های مفید ایشان بهره مند گردیدم.

با سپاس فراوان از استاد ارجمند جناب آقای دکتر علیزاده، که زحمات نقد و داوری این پژوهش را با نهایت لطف پذیرفتند.

## چکیده ٔ

یکی از بزرگ ترین مشکلاتی که برنامه نویسان هنگام برنامه نویسی با آن مواجه می شوند، پیدا کردن علت نادرست بودن خروجی برنامه است. به عبارتی، زمانی که خروجی کد نوشته شده، اشتباه است، دلایل متعددی می تواند باعث خروجی نادرست شود که پیدا کردن علت نادرست بودن خروجی، باتوجه به تعداد زیاد فرضیات ممکن، دشوار است. برای تسهیل این امر، نیاز به ابزاری است که روند اجرای برنامه را به برنامه نویسان نشان دهد و از طریق آن بتوان اجرا شدن تک تک خطوط کد و تاثیری که هر کدام بر مقادیر متغیرها و… می گذارد را مشاهده کرد تا از این طریق، سریع تر بتوان به علت عدم کارکرد مناسب برنامه یی برد.

Debugger ابزاری است که به فرآیند پیدا کردن علت خرابی کد (Debugging) کمک می کند. هدف از این پروژه، ایجاد قابلیتِ مشاهدهٔ روند اجرا برنامه در پردازنده می باشد تا با ایجاد این امکان، قابلیت debug کردن و مشاهدهٔ مقادیر ذخیره شده در پردازنده و حافظه در هر قسمت از برنامه ای که در پردازنده اجرا می شود، وجود داشته باشد. در این صورت تشخیص منشأ خطا در برنامه، تسهیل و تسریع می گردد.

برای رسیدن به این هدف و پیاده سازی آن، ابتدا با ساختار و نحوه کارکرد Debugger آشنا می شویم. سپس به طراحی TRTL و توصیف سخت افزاری آن در محیط Verilog پرداخته و تغییراتی نیز در ساختار پردازنده Verilog اعمال می کنیم. در نهایت به آزمودن Debugger در حضور پردازنده که با یک برنامه خاص برنامه نویسی شده است، می پردازیم. خواهیم دید که Debugger طراحی شده قادر است اجرا برنامه بر روی پردازنده را متوقف کند، مقادیر ذخیره شده در pregister file پردازنده و هم چنین حافظه خارجی را بخواند و در صورت نیاز، مقداری در آنان ذخیره کند و پس از آن، اجرا برنامه را زجایی که متوقف شده بود، ادامه دهد.

#### كلمات كليدى: RISC-V ،Verilog ،RTL ،debugging، كلمات كليدى: register file ،RISC-V

\_

<sup>&</sup>lt;sup>1</sup> Abstract

<sup>&</sup>lt;sup>2</sup> Register Transfer Level

## فهرست مطالب

| ١. | فصل ۱: مقدمه و بیان مساله               |
|----|---|
| ۲. | ١-١- مقدمه                              |
| ۲. | ۲-۱- تاریخچهای از موضوع تحقیق           |
| ٣  | ١-٣- شرح مسئله تحقيق                    |
| ٣. | ١-۴- تعريف موضوع تحقيق                  |
| ٣  | ۱-۵- اهداف و آرمانهای کلی تحقیق         |
| ۴  | ١-۶- روش انجام تحقيق                    |
| ۴  | ١-٧- ساختار پاياننامه                   |
| ۵. | فصل ۲: مفاهیم اولیه و پیش زمینه پروژه   |
| ۶. | 7-1- مقدمه                              |
| ۶  | ٢-٢- بخش اول : پردازنده RISC-V          |
| ۶. | ۲-۲-۲ مقدمهای بر پردازنده               |
| ٧. | ۲-۲-۲ مقدمهای بر RISC-V                 |
| ٨. | ۳-۲-۲ ساختار پردازنده RISC-V            |
| ۱۶ | ٣-٢- بخش دوم : Debugger                 |
| ۱۶ | ۱-۳-۲ مقدمهای بر Debugger               |
| ١١ | ۲-۳-۲ تعامل Debugger با پردازنده RISC-V |
| ۱۷ | ۲-۴- خلاصه و جمع بندی                   |
| ١, | فصل ۳: طراحی Debugger                   |
| ۲. | ۱-۳ - مقدمه                             |

| ۲-۳- روش پیشنهادی برای طراحی Debugger        |
|--|
| n-۲-۳ ساختار Debugger                        |
| ۲-۲-۳ پاسخ دادن پردازنده به درخواست Debugger |
| ۳-۳- ابزارهای مورد نیاز برای طراحی Debugger  |
| ٣-٣- معيار ارزيابي                           |
| ۵-۳- نتایج بدست آمده از طراحی Debugger       |
| ٣-۶- تحليل نتايج                             |
| ٣-٧- خلاصه و جمعبندی                         |
| فصل ۴: پیاده سازی Debugger                   |
| 1-۴ مقدمه                                    |
| ۲-۴- نحوه پیاده سازی                         |
| ۴-۳- خلاصه و جمعبندی                         |
| فصل ۵: جمعبندی و نتیجه گیری                  |
| ۵-۱ <i>-</i> جمعبندی                         |
| ۵-۲- نتیجه گیری                              |
| فصل ۶: مراجع                                 |
|  |

# فهرست شكلها

| ۱۰ | شكل (٢-٢) ثبات در پردازنده AFTAB  |
|----|---|
| ١٠ | شکل (۳-۲) جمع کننده PC در پردازنده AFTAB  |
| ۱۱ | شکل (۲-۴) ساختار دستور در پردازنده AFTAB  |
| ۱۲ | شكل (۵-۲) ماژول DARU در پردازنده AFTAB  |
| ۱۳ | شكل (٢-۶) ماژول DAWU در پردازنده AFTAB  |
| ۱۴ | شکل (۲-۲) ماژول Comparator در پردازنده AFTAB  |
| ۱۴ | شكل (۲-۸) ماژول ASU) Adder/Subtractor Unit) در پردازنده AFTAB                           |
| ۱۴ | شكل (۹-۲) ماژول LLU) Logical Logic Unit) در پردازنده AFTAB                              |
| ۱۵ | شكل (۲-۱۰) ماژول BSU) Barrel Shifter Unit) در پردازنده AFTAB                            |
| ۱۵ | شکل (۱۱-۲) ماژول AFTAB (AAU) Attached Arithmetic Unit) در پردازنده                      |
| ۱۷ | شكل (٢-٢١) سيستم Debug پردازنده RISC-V (به صورت كلي)                                    |
| ۲۱ | شكل (٣-٣١) سيستم Debug پردازنده RISC-V (همراه با جزئيات كامل)                           |
|    | شکل (۳-۲) مسیر داده Debug Module  |
| ۲۷ | شكل (٣-١٥) كنترل كننده Debug Module   |
| ٣٠ | شكل (۳-۲) ماژول Debugger Command Decoder  |
| ۳۱ | شكل (٣-١٧) ساختار درخواست Debug Module  |
| ۳۲ | شکل (۳-۱۸) تغییرات data path پردازنده جهت خواندن از register file توسط Debug Module     |
| ٣٣ | شکل (۳-۹) تغییرات کنترلر پردازنده جهت پاسخ به درخواست های Debug Module                  |
|    | شکل (۳-۲۰) تغییرات data path پردازنده جهت نوشتن به register file توسط Debug Module      |
|    | شكل (٣-٣١) تغييرات data path پردازنده جهت خواندن از حافظه خارجي توسط Debug Module       |
|    | شکل (۳-۲۲) تغییرات data path پردازنده جهت نوشتن به حافظه خارجی توسط Debug Module        |
|    | شکل (۳–۲۳) متوقف شدن اجرا برنامه با ارسال درخواست core_halt_request به Debugger         |
|    | شکل (۳-۲۴) خواندن از register file با ارسال درخواست خواندن از register file به Debugger |
|    | شكل (۳-۲۵) نوشتن به register file با ارسال درخواست نوشتن به register file به Debugger   |
|    | شکل (۳-۲۶) خواندن از حافظه خارجی با ارسال درخواست خواندن از حافظه خارجی به Debugger     |
|    | ۔<br>شکل (۳–۲۷) نوشتن به حافظه خارجی با ارسال درخواست نوشتن به حافظه خارجی به Debugger  |
| ۵۵ | شکل (۴-۲۸) پیاده سازی Data Path ماژول Debug Module در Verilog                           |
|    | ـــــــــــــــــــــــــــــــــــــ   |
|    | شکل (۴-۴) پیاده سازی ماژول Debugger Command Decoder در Verilog                          |
|    | شکل (۴-۳۱) تغییرات اعمالی به Data Path پردازنده RISC-V در Verilog                       |
|    |   |

## فهرست جدولها

# فهرست علائم اختصاري

| DDT    | Dynamic Debugging Tool           |  |  |  |
|--------|----------------------------------|--|--|--|
| RISC   | Reduced Instruction Set Computer |  |  |  |
| CISC   | Complex Instruction Set Computer |  |  |  |
| PC     | Program Counter                  |  |  |  |
| opcode | operation code                   |  |  |  |
| DARU   | Data Adjustment Read Unit        |  |  |  |
| DAWU   | Data Adjustment Write Unit       |  |  |  |
| ASU    | Adder/Subtractor Unit            |  |  |  |
| LLU    | Logical Logic Unit               |  |  |  |
| BSU    | Barrel Shifter Unit              |  |  |  |
| AAU    | Attached Arithmetic Unit         |  |  |  |
| DTM    | Debug Transport Module           |  |  |  |
| DMI    | Debug Module Interface           |  |  |  |
| DM     | Debug Module                     |  |  |  |
|        |                                  |  |  |  |
|        |                                  |  |  |  |

## فـصل ۱

# مقدمه و بیان مساله

در این فصل نخست به بیان مقدمات کار و تاریخچهای کوتاه از مساله تحقیق پرداخته، سپس مساله و موضوع مورد بررسی در این پایاننامه، اهداف و روش کلی تحقیق را بیان می کنیم و در نهایت به ساختار پایاننامه یپیش رو اشاره خواهیم کرد.

#### ۱-۱- مقدمه

با پیشرفت فن آوری در طی دهه های گذشته، به تدریج سطح انتظارات مردم از صنعت بالا رفته است. این سطح از انتظارات سبب شده است تا در میان تولید کنندگان رقابت برای برآورده کردن نیاز های مردم شدت گیرد. در این میان صنعت نرم افزار نیز بیش از پیش رشد کرده و رقابت شدیدی در این حوزه شکل گرفته است. درنتیجه تولیدکنندگان نرم افزار برای اینکه بتوانند با دیگر تولیدکنندگان رقابت کنند، نیاز دارند تا محصول خود را سریع تر عرضه کرده و محصول با کیفیت تری تولید کنند. برای سرعت دادن به توسعه نرم افزار نیاز است تا برنامه نویسان بتوانند سریع تر عیب برنامه ای که نوشتند را تشخیص دهند تا زمان کمتری صرف عیب یابی شده و درنتیجه سرعت رشد محصول بالا رود. بنابراین ایجاد بستری که بتواند به عیب یابی برنامه کمک کند، به شدت مورد توجه است.

## ۱-۲ تاریخچهای از موضوع تحقیق

تاریخچه دیباگرها به روزهای اولیه کامپیوتر ها باز میگردد. اولین دیباگرها ابزارهای ابتدایی بودند که به برنامه نویسان اجازه می دادند محتویات حافظه و رجیسترها را بررسی کنند. با پیچیدهتر شدن کامپیوترها، دیباگرها برای ارائه ویژگیهای پیچیدهتر، مانند اجرای گام به گام برنامه و بازرسی متغیر ها، تکامل یافتند. دیباگرهای اولیه که اغلب "ردیاب" نامیده می شوند، اغلب بخشی از سیستم عامل یا محیط زمان اجرا بودند. دهه ۱۹۶۰ شاهد ظهور ابزارهای اشکال زدایی اختصاصی مانند (Dynamic Debugging Tool) برای BM System/360 و بعداً، اشکال زدایی نمادین بود که به برنامه نویسان اجازه می داد تا با کد منبع به جای دستورالعمل های ماشین تعامل داشته باشند. توسعه رابطهای کاربری گرافیکی در دهه ۱۹۸۰ باعث ایجاد انقلابی در اشکال زدایی شد و آن را برای برنامهنویسان بصری تر و در دسترس تر کرد. امروزه، دیباگرها ابزارهای ضروری برای توسعه نـرم افـزار هسـتند و طیـف وسـیعی از ویژگی ها و قابلیت ها را برای کمک به برنامه نویسان برای شناسایی و رفع خطاهای کد خود ارائه می دهند.

## ۱-۳- شرح مسئله تحقیق

همان طور که پیش تر توضیح داده شد، تولیدکنندگان نرم افزار نیاز جدی دارند که سرعت تولید محصولات خود را افزایش دهند تا بتوانند با دیگر تولیدکنندگان رقابت کنند. درنتیجه نیاز به بستری برای عیب یابی برنامه است که برنامه نویسان بتوانند در آن روند اجرا برنامه ای که نوشته اند را مشاهده کنند تا سریع تر بتوانند منشأ خطا در کُدی که نوشته اند را پیدا کنند و درنتیجه با کاهش مدت زمان عیب یابی، سرعت توسعه نرم افزار نیز بالا رود. بنابراین مسئله تحقیق را ایجاد بستری برای مشاهده روند اجرا برنامه در پردازنده تعریف می کنیم تا به این موضوع که از اهمیت زیادی برخوردار است پاسخ دهیم.

### -4 تعریف موضوع تحقیق -4

در این تحقیق، قصد داریم به مسئله تحقیق که در بخش قبل گفته شد، پرداخته و بستری فراهم کنیم که از طریق آن بتوان روند اجرا برنامه را مشاهده کرده و درنتیجه عیب یابی برنامه تسریع یابد. بنابراین در ایس تحقیق به این موضوع می پردازیم که این بستر که Debugger نام دارد را برای پردازنده که این بستر که توسعه دهیم که قابلیت امکان توقف برنامه و مشاهده مقادیر ذخیره شده در پردازنده را داشته باشد تا با متوقف کردن برنامه و مشاهده مقادیر ذخیره شده در پردازنده تا به اینجا از برنامه، روند اجرا برنامه قابل مشاهده باشد.

## $-\Delta - 1$ اهداف و آرمانهای کلی تحقیق

هدف از این تحقیق، ایجاد قابلیتِ مشاهدهٔ روند اجرا برنامه در پردازنده می باشد تا با ایجاد این امکان، قابلیت مشاهده مقادیر ذخیره شده در پردازنده در هر قسمت از برنامه ای که در پردازنده اجرا می شود، وجود داشته باشد تا در این صورت قابلیت تشخیص منشاء خطا در برنامه تسهیل گردد.

## روش انجام تحقیق-8-1

#### براى انجام اين تحقيق:

- ابتدا به طراحی Debugger می پردازیم.
- سپس در ساختار پردازنده RISC-V تغییراتی که لازم است ایجاد می کنیم.
- در ادامه Debugger طراحی شده را در یک زبان توصیف سخت افزار پیاده سازی می کنیم.
- در آخر Debugger پیاده سازی شده را در حضور پردازنده تغییر یافته تست کرده و می آزماییم تا مطمئن شویم که Debugger طراحی شده به درستی کار می کند.

### ۱-۷- ساختار پایاننامه

در فصل دوم، مقدمات، مفاهیم اولیه و پیشزمینههایی را که جهت درک هر چه بهتر موضوعهای مطرح شده در این پایاننامه مورد نیاز است، از مفاهیم مربوط به پردازندهٔ RISC-V تا RISC-V ارائه می شود. در فصل سوم توضیحات مربوط به ساختار و طراحی Debugger برای پردازنده VESC-V ارائه می شود. در فصل چهارم پس از طراحی های انجام شده در فصل قبل، به جزئیات پیاده سازی Debugger در محیط Verilog می پردازیم.

در نهایت، در فصل پنجم، نتیجه گیریهای کلی حاصل شده در این تحقیق مورد بحث قرار می گیرد.

# فصل ۲

# مفاهیم اولیه و پیش زمینه پروژه

در فصل پیش رو مقدمات، مفاهیم اولیه و پیشزمینههایی را که جهت درک هر چه بهتر موضوعهای مطرح شده در این پایاننامه مورد نیاز است، از مفاهیم مربوط به پردازندهٔ RISC-V تا debugger ارائه خواهد شد.

#### **۱-۲** مقدمه

در این فصل به طور خلاصه، به مفاهیم و پیش زمینه هایی که برای درک و اجرای این پروژه الزامی هستند اشاره می کنیم. ابتدا ساختار کلی پردازنده V-RISC مورد استفاده در این پروژه را بررسی می کنیم و سپس به Debugger اشاره می کنیم. در آخر، پردازنده و Debugger را در کنار هم مورد بررسی قرار داده و نحوه کارکرد Debugger را به صورت کلی بیان می کنیم.

## ۲-۲- بخش اول : پردازنده RISC-V

### ۲-۲-۲ مقدمهای بر پردازنده

ابتدا لازم است تا با پردازنده و نحوه کارکرد آن آشنا شویم:

برنامه هایی که بر روی کامپیوتر اجرا می شوند، عموما نیاز به انجام یک سری عملیات بر روی مجموعه ای از داده ها دارند. برای انجام این کار، از یک مدار دیجیتالی به عنوان "پردازنده" استفاده می شود. پردازنده ابتدا عملیاتی که باید انجام دهد را از یک حافظه به صورت مجموعه ای از دستورات خوانده و متناسب با دستور خوانده شده، داده هایی را از یک حافظه خارجی خوانده و بر روی آنان عملیاتی را انجام می دهد و در آخر در صورت نیاز، نتایج را در قسمتی از آن حافظه ذخیره می کند. عملیاتی که پردازنده انجام می دهد عموما ۳ نوع است:

#### ۱. محاسباتی

این نوع دستورات، عملیات ریاضی بر روی داده ها انجام می دهند. به طور مثال دو داده را با هم جمع می کند یا دو داده را در هم ضرب می کند و نتیجه حاصل شده را در حافظه داخلی پردازنده (register file) ذخیره می کند.

#### ۲. خواندن یا نوشتن به حافظه

این نوع دستورات برای تعامل با حافظه خارجی استفاده می شوند. به طور کلی پردازنده از حافظه خارجی داده می خواند و آن را درحافظه داخلی خود (register file) ذخیره می کند که این کار با دستور Load انجام می شود و نتایج حاصل از عملیات انجام شده که در حافظه داخلی پردازنده

(register file) است را در حافظه خارجی ذخیره می کند که این کار با استفاده از دستور صورت می گیرد.

#### ۳. کنترل روند برنامه

این نوع دستورات برای کنترل روند اجرا برنامه هستند. برنامه در حالت عادی از اولین آدرس حافظه این نوع دستورات در آن ذخیره شده است، شروع می شود و دستورات را یکی یکی از حافظه خوانده و اجرا می کند و تا آخرین دستور که در آخرین آدرس حافظه هست، این روند ادامه می یابد. برای تغییر روند اجرا برنامه کافیست آدرسی که از حافظه می خوانیم را تغییر دهیم تا روند اجرا برنامه از حالت عادی تغییر کرده و ترتیب اجرا دستورات متفاوت شود. به تغییر دادن آدرس "پرش" گفته می شود، زیرا برنامه از آدرسی که هست به یک آدرس دیگر پرش می کند. حال این تغییر آدرس (پرش) یا بدون شرط خاصی انجام می شود که با دستور Jump انجام می شود، یا فقط در صورت برقرار بودن یک شرط خاص، روند برنامه باید تغییر کند که با استفاده از دستور Branch، این کار صورت می گیرد.

#### ۲-۲-۲ مقدمه ای بر RISC-۷

بعد از آشنایی با کلیت پردازنده، با مفهوم RISC-V آشنا می شویم:

RISC مخفف RISC مخفف Instruction Set Computer است. در واقع پردازنده ای که RISC است، ساختار دستورات که پشتیبانی می کند یا Instruction set آن، ساده است و به عبارتی میـزان پیچیـدگی دسـتورات آن کاهش (Reduced) یافته است. در مقابـلِ RISC، پردازنـده هـای CISC هسـتند که (Reduced) یافته است. در مقابـلِ (Complex) است. به طور مثال یک پردازنده CISC، دستور این من کنند پیچیـده (میل می کنند پیچیـده است، در حـالی کـه پردازنـده پشتیبانی می کند که برای محاسبه سینوس، نیاز به مدار دیجیتالی پیچیـده است، در حـالی کـه پردازنـده RISC، چنین دستوری را پشتیبانی نمی کند و برنامه نویس موظف است که با استفاده از دستورات ساده ای که AISC پشتیبانی می کند، برنامه ای بنویسد که سـینوس را محاسـبه کنـد. PISC-V در واقع پنجمـین نسخه (۷) از پردازنده های RISC است که دارای Instruction set و مجموعـه دسـتورات سـاده ای هسـتند. PISC-V تنها فرمت دستورات را مشخص می کند و پیاده سازی آن را به طراح واگذار کرده است. به همـین دلیل پیاده سازی های مختلفی برای این نوع پردازنده ارائه شده است که در این پروژه از پردازنده (AFTAB) به نام آفتاب (AFTAB) که توسط (CINI) (آزمایشگاه ملی امنیت سـایبری) و دانشـگاه تهـران طراحـی شـده


است، استفاده می کنیم.

#### ۲-۲-۳ ساختار پردازنده RISC-V

ابتدا به ساختار کنترلی پردازنده AFTAB که همان طور که پیش تر گفتیم نوعی پیاده سازی برای پردازنده RISC-V است، می پردازیم تا با روند اجرا دستورات در پردازنده AFTAB آشنا شویم. مراحل زیر به ترتیب طی می شود تا یک دستور از مجموعه دستورات، اجرا شود:

- ۱. ابتدا دستور از حافظه ای که دستورات در آن ذخیره شده است، خوانده می شود. به این مرحله getInstr
- ۲. حال دستور خوانده شده را رمزگشایی (decode) می کنیم تا از روی بخش های مختلف دستور، به نوع دستور، موانده شده را رمزگشایی که دستور دارد) و پی ببریم.
- ۳. حال که فهمیدیم دستور چیست و چه آرگومان هایی دارد، کافیست که باتوجه به دستور، از یک واحد محاسباتی برای اجرا دستور استفاده کنیم. ممکن است اجرا برخی از دستورات بیش از چند مرحله صورت گیرد. از این جهت به این نوع پردازنده ها multi-cycle (چند مرحله ای) می گویند.

این فرآیند برای تمامی دستورات تکرار می شود.




نسخه کامل کنترل کنندهٔ پردازنده AFTAB در شکل زیر نشان داده شده است.

شکل (۱-۲) کنترل کننده پردازنده AFTAB [1]

پس از اینکه با روند اجرا دستورات در پردازنده AFTAB آشنا شدیم، به اجزا سازندهٔ پردازنده که برای اجرا مراحلی که هر دستور برای اجرا شدن طی می کند، نیاز است، می پردازیم:

۱. برای اجرا مرحله getInstr نیاز به تعیین کردن آدرس حافظه داریم تا متناسب با آدرس، دستور موجود در خانه ای از حافظه که آدرس به آن اشاره می کند، از حافظهٔ حاوی دستورات خوانده شود. برای این کار، از یک ثبات (register) که حاوی آدرس حافظه است استفاده می کنیم. به این ثبات، شمارندهٔ برنامه یا (Program Counter (PC) می گویند. مقدار این ثبات، از آدرس اولین دستور در حافظه شروع شده و تا آدرس آخرین دستور در حافظه، ادامه می یابد، به همین خاطر به آن شمارندهٔ برنامه گویند.

شماتیک ثبات در شکل زیر نشان داده شده است.



شکل (۲-۲) ثبات در پردازنده AFTAB [2]


rst: اگر این سیگنال فعال شود، ثبات reset شده و مقدار ذخیره شده در ثبات پاک و مقدار آن برابر صفر می شود.

load: اگر این سیگنال فعال شود و همزمان سیگنال clk در لبه بالارونده (posedge) خود باشد، ۳۲ بیتی که در ورودی ثبات (inReg) هست عینا در ثبات ذخیره می شود.

zero: اگر این سیگنال فعال شود، مقدار ذخیره شده در ثبات برابر صفر می شود.

outReg: خروجی ثبات است و ۳۲ بیتی که در ثبات ذخیره شده است را نشان می دهد.

برای اینکه آدرس ذخیره شده در ثبات Program Counter یا به اختصار PC از آدرس اولین دستور در حافظه شروع شده و تا آدرس آخرین دستور در حافظه، ادامه یابد، نیاز است تا مقدار این ثبات پس از اجرا هر دستور اضافه شود تا PC به آدرس دستور بعدی اشاره کرده و درنتیجه دستور بعدی اجرا شود. برای اینکار نیاز به یک جمع کننده است که شماتیک آن در شکل زیر نشان داده شده است:



شکل (۳-۲) جمع کننده PC در پردازنده AFTAB [3]

هر خانه حافظه ۱ بایت (۸ بیت) گنجایش دارد و هر سطر حافظه (word) حاوی ۴ خانهٔ حافظه یا ۴ بایت (۳۲ بیت) است، درنتیجه پس از خواندن یک دستور که ۳۲ بیت و معادل ۴ بایت است، برای رفتن به دستور بعدی نیاز است تا آدرس حافظه را ۴ تا اضافه کنیم تا PC به سطر بعدی حافظه که حاوی دستور بعدی است، اشاره کند. به همین دلیل ورودی دوم جمع کننده را برابر ۴ قرار دادیم.

۲. برای رمزگشایی (decode) کردن دستور، نیاز به مدار دیجیتالی خاصی نیست. کافیست باتوجه به ساختار دستور که در شکل زیر نشان داده شده است، بخش های مختلف دستور شامل نوع دستور، آرگومان های آن و... را از دستور خوانده شده از حافظه، استخراج کنیم.


| 31 30 25                 | 24 21 20     | 19 1 | 5 14 12 | 2 11 8 7           | 6 0      |          |  |  |  |  |  |
|--------------------------|--------------|------|---------|--------------------|----------|----------|--|--|--|--|--|
| funct7                   | rs2          | rs1  | funct3  | rd                 | opcode   | R-type   |  |  |  |  |  |
|                          |              |      |         |                    |          |          |  |  |  |  |  |
| imm[1]                   | 1:0]         | rs1  | funct3  | rd                 | opcode   | ] I-type |  |  |  |  |  |
|                          |              |      |         |                    |          |          |  |  |  |  |  |
| imm[11:5]                | rs2          | rs1  | funct3  | imm[4:0]           | opcode   | S-type   |  |  |  |  |  |
|                          |              |      | _       |                    |          |          |  |  |  |  |  |
| $imm[12] \mid imm[10:5]$ | rs2          | rs1  | funct3  | imm[4:1]   imm[11] | ] opcode | B-type   |  |  |  |  |  |
|                          |              |      |         |                    |          |          |  |  |  |  |  |
|                          | imm[31:12]   |      |         | rd                 | opcode   | ] U-type |  |  |  |  |  |
|                          |              |      |         |                    |          |          |  |  |  |  |  |
| [imm[20]] $[imm[1]$      | 0:1] imm[11] | imm[ | 19:12]  | rd                 | opcode   | ] J-type |  |  |  |  |  |

شکل (۲-۴) ساختار دستور در پردازنده AFTAB [4]

مثلا نوع دستور را می توان از ۷ بیت ابتدایی دستور (بیت های ۰ تا ۶) که بیانگر opcode (مخفف operation code که نشان دهنده نوع دستور است) استخراج کرد.


- ۳. حال پس از پی بردن به نوع دستور و آرگومان های آن، لازم است متناسب با نوع دستور، از یک یا چند مدار سخت افزاری، برای اجرا دستور استفاده کنیم:
- ۱. اگر دستور load باشد، برای خواندن داده از حافظه خارجی کافیست آدرسی که از حافظه قرار است بخوانیم را تعیین کنیم. برای این کار نیاز به مدار خاصی نیست، اما از جایی که هر سطر از حافظه دارای ۴ خانه است که هر خانه ۸ بیت یا یک بایت گنجایش دارد و هر داده در حافظه دارای ۳۲ بیت یا ۴ بایت است که هر بایت آن به ترتیب در خانه های یک سطر از حافظه قرار می گیرد، نیاز است تا فرآیند خواندن در ۴ سیکل متوالی صورت گیرد تا در هر سیکل، محتوای یک خانه از سطر حافظه خوانده شده و آدرسی که از آن می خوانیم، یک واحد اضافه شود تا در یک خانه از سطر حافظه خوانده شده و آدرسی که از آن می خوانیم، یک واحد اضافه شود تا در

سیکل بعدی ۸ بیت موجود در خانه بعدی از همان سطر از حافظه خارجی خوانده شود تا در پایان ۴ سیکل، تمام دادهٔ ۳۲ بیتی که در یک سطر از حافظه خارجی قرار دارد، خوانده و در حافظه داخلی پردازنده (file register) ذخیره شود. برای اینکه این فرآیند انجام شود از ماژول Data Adjustment Read Unit (DARU) استفاده می کنیم. ایـن مـاژول کـه شـماتیک آن در ادامه نشان داده شده است، ابتدا منتظر مي ماند تـا دسـتور خوانـدن از حافظـه بـا فعـال شـدن سیگنال ، startDARU داده شود. سیس به تعداد ۴ سیکل (کـه بـا قـرار دادن ۱۱ بـاینری (۳ در مبنا ۱۰) در دو بیت nBytes، تعیین می شود)، داده از حافظه می خواند. این واحد در هر سیکل برای خواندن از حافظه، سیگنال readMem را فعال می کند تا به حافظه خارجی دستور خواندن از حافظه دهد. سپس صبر می کند تا داده واقع در خانه ای از حافظه که آدرس آن توسط ۳۲ addrOut بیتی (که در اولین سیکل برابر آدرس ورودی (addrIn) است) تعیین می شود، توسط حافظه خارجی، در memData نوشته شود. این واحد به محض فعال شدن سیگنال memReady توسط حافظه خارجی، متوجه آماده بودن داده ای ارسالی از سمت حافظه خارجی شده و محتوای memData را در ثبات های داخلی خود ذخیره می کند. این فرآیند به تعداد nBytes که در واقع بیانگر تعداد بایتی است که باید از حافظه خوانده شود، تکرار می شـود و در هر مرحله آدرس addrOut یکی زیاد می شود تا محتوای خانهٔ بعدی حافظه خوانده شود. در آخر پس از پایان ۴ سیکل، ماژول DARU، ۴ بایت خوانده شده از حافظه خارجی، که در ثبات های خود ذخیره کرده است را در کنار هم قرار داده و به صورت یک دادهٔ ۳۲ بیتی در dataOut نوشته و فرآیند خواندن از حافظه خارجی در این مرحله پایان یافته و سیگنال completeDARU فعال مي شود.




شكل (Δ-۲) ماژول DARU در يردازنده [5]

۲. اگر دستور store باشد همانند دستور load، نیاز است ۴ سیکل، داده بین پردازنده و حافظه خارجی رد و بدل شود، با این تفاوت که برای ایین دستور، بجای خواندن از حافظه، داده در حافظه ذخیره می شود. در نتیجه برای اجرا دستور store به مداری سخت افزاری مانند DARU نیاز داریم که بجای ورودی memData ورودی داده ۳۲ بیتی dataIn که در حافظه قرار است نوشته شود را داشته باشد. بجای سیگنال readMem سیگنال writeMem داشته باشد که دستور نوشتن به حافظه خارجی را با فعال کردن آن، به حافظه خارجی دهد، و همچنین یک خروجی ۸ بیتی (۱ بایتی) به نام dataOut داشته باشد که در هر مرحله ۸ بیت از داده ای که قرار است در حافظه نوشته شود را در آن خروجی بنویسد و با فعال شدن سیگنال store متوجه شود که ۸ بیت در حافظه با موفقیت نوشته شده است. در نتیجه برای اجرا دستور store از ماژولی به نام Data Adjustment Write Unit (DAWU)
در شکل زیر نشان داده شده است.




شکل (۲-۶) ماژول DAWU در پردازنده AFTAB [6]

- ٣. اگر دستور از نوع محاسباتی باشد، از مدارات محاسباتی برای اجرا آن استفاده می کنیم:
- ۱. اگر دستور، مقایسه یا compare کردن دو عدد ۳۲ بیتی باشد از ماژول comparator که شماتیک آن در ادامه نشان داده شده است، استفاده می کنیم.




شکل (۷-۲) ماژول Comparator در پردازنده AFTAB [7]

۲. اگر دستور، جمع یا تفریق کردن دو عدد ۳۲ بیتی باشد از ماژول Adder/Subtractor Unit
 یا ASU که شماتیک آن در شکل زیر نشان داده شده است، استفاده می کنیم.




شکل (۸-۲) ماژول AFTAB در پردازنده (ASU) Adder/Subtractor Unit

۳. اگر دستور، AND ،XOR یا OR یا OR کردن دو عدد ۳۲ بیتی باشد از ماژول AND ،XOR یا Unit که شماتیک آن در شکل زیر نشان داده شده است، استفاده می کنیم. که مقدار selLogic تعیین می کند که ماژول، کدام یک از عملیاتِ AND ،XOR یا OR کردن را به ورودی ها اعمال کند.




شکل (۹-۲) ماژول AFTAB در پردازنده (LLU) Logical Logic Unit شکل

۴. اگر دستور، نوعی شیفت مانند Shift Left Logical (SLL) Shift Left Logical)، (SRL) Shift Right Arithmetic اگر دستور، نوعی شیفت مانند (SRA) Shift Right Arithmetic یا SRA) Shift Right Arithmetic که شماتیک آن در شکل زیر نشان داده شده است، استفاده می کنیم. که مقدار selShift تعیین می کند که ماژول، به چه شکلی ورودی را شیفت دهد.



شکل (۱۰-۲) ماژول AFTAB در پردازنده (BSU) Barrel Shifter Unit

۵. اگر دستور، ضرب یا تقسیم کردن دو عدد ۳۲ بیتی باشد از ماژول Unit که AAU یا Unit یا Unit که شماتیک آن در شکل زیر نشان داده شده است، استفاده می کنیم. که می تواند همزمان در دو خروجی خود، نتیجه ضرب و تقسیم دو ورودی را قرار دهد که مقدار هر کدام از ورودی ها می تواند به صورت عدد علامت دار (که بیت اول آن نشان دهندهٔ علامت عدد است) یا به صورت بدون علامت (که کل ۳۲ بیت بیانگر مقدار عدد است) محاسبه شود.



شكل (۱۱-۲) ماژول AFTAB در پردازنده (AAU) Attached Arithmetic Unit) ماژول

## ۲-۲- بخش دوم : Debugger


#### ۱-۳-۲ مقدمهای بر Debugger

پس از اینکه با پردازنده RISC-V و نحوه کارکرد آن آشنا شدیم. لازم است کمی راجع بـه Debugger و انتظاراتی که از یک Debugger می رود آشنا شویم. هدف کلی Debugger آن است که به برنامه نویسان این امکان را دهد که بتوانند روند اجرا برنامه در پردازنده را به خوبی مشاهده کننـد تـا سـریع تـر بتواننـد دلیـل نادرست بودن خروجی برنامه را پیدا و بتوانند به اصطلاح debug کنند. برای مشاهده روند اجرا برنامه، برنامه نویسان نیاز دارند که بتوانند اجرا برنامه را در هر قسمتی از برنامه متوقف کنند و مقادیر متغیرها تا جایی که برنامه اجرا شده است را ببینند. در این صورت می توانند تاثیر اجرا شدن هر خط از کُد بر مقادیر متغیر ها و... را به وضوح دیده و منشأ نادرست بـودن خروجـی را بـا سـختی کمتـری پیـدا کننـد. پـس بـر ایـن اسـاس، Debugger باید بتواند اجرا برنامه را در هر قسمتی از برنامه متوقف کرده و در حین اینکه اجرا برنامه متوقف شده و Program Counter پردازنده ثابت مانده و دستور جدیدی اجرا نمی شود، مقادیری که تا این بخش از برنامه در حافظه خارجی و همچنین حافظه داخلی پردازنده (register file) ذخیره شده است را از پردازنده، دریافت و آنان را به برنامه نویس نمایش دهد. در مواقعی، برنامه نویسان نیاز دارنـد تـا مقـدار یـک متغیـر را دستی، در جایی مشخصی از برنامه مقداردهی کنند تا تاثیر مقدار آن متغیر بر اجرا برنامه را مشاهده کننـد. بدین منظور Debugger باید بتواند علاوه بر خواندن مقادیر ذخیره شده در حافظه خارجی و حافظه داخلی پردازنده، مقدار مشخصی که توسط برنامه نویس مشخص می شود را در آنان ذخیره کند تا مقدار متغیری که در حافظه ذخیره شده است را به این صورت تغییر داده و تاثیر مقدار آن متغیر بر روند اجرا برنامه، بـا از سـر گرفتن اجرا برنامه، از جایی که متوقف شده بود، مشخص شود. درنتیجه Debugger باید بتواند:

- ۱. اجرا برنامه را در هر قسمتی از برنامه، متوقف (pause) کند.
- ۲. در حین اینکه برنامه متوقف شده است، مقادیر ذخیره شده در حافظه خارجی و ثبات های حافظه
   داخلی پردازنده را خوانده و به برنامه نویس نمایش دهد.
- ۳. در حین اینکه برنامه متوقف شده است، مقدار مشخصی که از سوی برنامه نویس تعیین شده است را در حافظه خارجی یا ثبات های حافظه داخلی پردازنده ذخیره کند.
  - ۴. اجرا برنامه را، از جایی که متوقف (pause) شده بود، ادامه داده و به اصطلاح resume کند.

## ۲-۳-۲ تعامل Debugger با پردازنده V-۳-۲

Debugger برای اینکه بتواند پردازنده را متوقف کند، مقادیر حافظه خارجی و داخلی پردازنده را بخواند یا مقداری در آنان ذخیره کند، و در آخر، اجرا برنامه را از سر گیرد، نیاز دارد تا درخواست خود را به پردازنده اعلام کند تا پردازنده در پاسخ به Debugger، پردازنده را متوقف کند، مقادیر را خوانده و در اختیار Debugger قرار دهد یا مقداری در حافظه خارجی یا داخلی خود ذخیره کند، و یا اجرا برنامه را از جایی که متوقف شده بود ادامه دهد. بنابراین Debugger و پردازنده نیاز دارند تا با هم به صورت مستقیم در تعامل باشند. نحوه تعامل Debugger و پردازنده در شکل زیر نشان داده شده است.



شكل (۲-۲) سيستم Debug پردازنده RISC-V (به صورت كلي) [12]

برنامه نویس برای اینکه بتواند کُدی که نوشته است را debug کند، در قسمت هایی از برنامه ای که نوشته است breakpoint قرار می دهد تا با رسیدن اجرا برنامه به خطی که breakpoint قرار دارد، اجرا برنامه در آن خط متوقف شده و مقادیر متغیر ها تا به آنجا برنامه، برای برنامه نویس نمایش داده شود. درنتیجه وقتی برنامه به خطی که breakpoint دارد می رسد، لازم است اجرا برنامه بر روی پردازنده متوقف (pause) شده و مقادیر متغیر ها از حافظه خارجی یا داخلی پردازنده خوانده شود. برای اینکار، ابتدا درخواست متوقف کردن پردازنده، از محیطی که در آن برنامه سود (Debug Host)، خارج شده و از طریق سیم و ارتباطات سخت افزاری که در آن برنامه اجرا می شود. در سخت افزاری که برنامه در آن اجرا می شود، بخش می شود (Debug Transport Hardware) مانند Debuger و درخواست را به اواحد مانند واسطه بین Debug Transport Module (DTM) کوده و درخواست را به اواحد مانند واسطه بین Debug Host و Debugger یا Debug Host می کند. این واحد مانند واسطه بین Debug Host و Debugger یا Debug لاده و درخواست ارسال شده از Debug Host را به پردازنده که در آن بردازنده که در قاتیجه درخواست (مقدار Debug ستی ای اداخلی پردازنده که در واقع مقدار یک متغیر است برای برنامه نویس نمایش داده می شود.

## ۲-۲- خلاصه و جمع بندی

در این فصل با مفاهیم اولیه و پیش زمینههایی جهت درک هرچه بهتر پردازنده Debugger ،RISC-V و نحوه تعامل آن با پردازنده RISC-V جهت debug کردن آشنا شدیم.

# فصل ۳

# طراحی Debugger


فصل سوم در برگیرندهی توضیح مربوط به ساختار و طراحی Debugger برای پردازنده RISC-V می باشد.

#### **۱-۳** مقدمه

در این فصل نخست به معرفی فرآیندی که طی می شود تا Debugger، درخواست آمده از سوی (DMI) دریافت Debugger را، به پردازنده ارسال، و پاسخ درخواست ارسالی را، از پردازنده Debugger دریافت و پاسخ را به Debugger را تشریح کرده و پاسخ را به Debugger منتقل کند، می پردازیم. در ادامه بر اساس این فرآیند، ساختار Debugger را تشریح کرده و در آخر به روندی که در پردازنده طی می شود تا به درخواست آمده از سوی DMI، پاسخ داده شود خواهیم پرداخت.

## ۲-۲ روش پیشنهادی برای طراحی Debugger

برای طراحی Debugger، ابتدا لازم است تا با فرآیند ارسال درخواست از DMI به DM، و سپس ارسال درخواست از DM به Dbugger به پردازنده PDM به پردازنده PDM به پردازنده PDM، دریافت پاسخ از پردازنده توسط Dbug Module (DM) به Debug Module ارسال پاسخ درخواست از DM به Debug Module Interface یا DMI آشنا شویم:



شکل (۱۳-۳) سیستم Debug پردازنده RISC-V (همراه با جزئیات کامل) [13]

#### ۱. در سمت Debug Module Interface یا DMI

ابتدا DMI سیگنال DM بود و درخواستی که از پردازنده دارد را بر روی باس TY بیتی DM بیتی DM اعلام می کند. اگر دستور، دستوری باشد که میخواهد داده ای را در حافظه خارجی یا داخلی پردازنده ذخیره کند، پس از این سیکل، در سیکل بعدی، DMI بر روی این باس، داده ای را که قرار است در بخشی از حافظه نوشته شود، قرار می دهد و اگر دستور، دستوری باشد که با حافظه خارجی سروکار داشته و نیاز به تعیین آدرس برای خواندن یا نوشتن به آن آدرس از حافظه خارجی دارد، پس از قرار گرفتن آرگومان داده، در سیکل بعدی آن، DMI بر روی باس مطله خارجی دارد، پس از قرار است به آن آدرس از حافظه خارجی، داده ای نوشته یا باس debug\_instruction آدرسی را که قرار است به آن آدرس از حافظه خارجی، داده ای نوشته یا از آن خوانده شود، قرار میدهد. درنتیجه هر درخواست طی ۳ سیکل از DMI به DMI منتقل می شود:

- در سیکل اول DMI، سیگنال debug\_request را فعال کرده و درخواستی که از پردازنـده دارد را بر روی باس ۳۲ بیتی debug\_instruction قرار می دهد.
- در سیکل دوم، آرگومان دادهٔ دستور که داده ای است که قرار است به حافظه خارجی یا داخلی پردازنده نوشته شود، بر روی باس debug\_instruction توسط DMI قرار داده می شود.
- در سیکل سوم، آرگومان آدرس دستور که آدرسی است که قرار است به آن آدرس از حافظه خارجی داده ای نوشته یا از آن خوانده شود، بر روی باس debug\_instruction توسط DMI قرار داده می شود.

اگر درخواست DMI، آرگومان داده یا آدرس نداشته باشد، DMI در سیکل متناظر با آرگومان داده و آدرس، چیزی بر روی باس ۳۲ بیتیِ debug\_instruction قرار نمی دهد و به عبارتی باس debug\_instruction برابر ۳۲ بیت z می شود.

#### comple یا Debug Module یا O.X.

- ابتدا با مشاهدهٔ فعال شدن سیگنال DM متوجه درخواست DMI شده و دادهٔ موجود روی باس debug\_request که در این سیکل، برابر با درخواست DMI از پردازنده موجود روی باس debug\_instruction که در این سیکل، برابر با درخواست الله (register) داخلی خود (Debugger\_Command\_Register) ذخیره می کند.
- سپس در سیکل دوم، DM، دادهٔ موجود روی باس debug\_instruction که در این سیکل، برابر برابر برابر این سیکل، برابر با آرگومان دادهٔ درخواست DMI از پردازنده است را در ثبات (register) داخلی خود (Debugger\_Command\_Data\_Argument\_Register) ذخیره و همزمان درخواست DMI، که در سیکل قبلی در ثبات Debugger\_Command\_Register ذخیره شده بود را، از

- طریق باس ۳۲ بیتی debugger\_port به پردازنده RISC-V منتقل می کند.
- در سیکل سوم، DM، دادهٔ موجود روی باس debug\_instruction که در این سیکل، برابر با آرگومان آدرس درخواست DMI از پردازنده است را در ثبات (register) داخلی خود (Debugger\_Command\_Address\_Argument\_Register) ذخیره کرده و همزمان آرگومان دادهٔ درخواسیت DMI کسید در شبیکل قبلیسی در ثبات دادهٔ درخواسیک DDMI کسید و میروانده Debugger\_Command\_Data\_Argument\_Register ذخیره شده بود را، از طریق باس ۳۲ بیتی debugger\_port به پردازنده RISC-V منتقل می کند.
- در چهارمین سیکل، DM، آرگومان آدرس درخواست DMI، که در سیکل قبلی در ثبات که در سیکل قبلی در ثبات Debugger\_Command\_Address\_Argument\_Register ذخیره شده بود را، از طریق باس ۳۲ بیتی debugger\_port منتقل می کند. در این سیکل و پس از ۳ سیکل فوق، درخواست DM و آرگومان های آن، به DM به صورت کامل، منتقل شده و DM، سیگنال فوق، درخواست و آرگومان های آن کاملا DMI اعلام کند که درخواست و آرگومان های آن کاملا دریافت شده و مشغول بررسی درخواست است.
- پس از این ۴ سیکل، درخواست DMI و آرگومان های آن، به پردازنده به صورت کامل، منتقل شده، پردازنده شروع به پردازش درخواست DMI کرده و سیگنال core\_busy را فعال می کند تا به DM اعلام کند که درخواست و آرگومان های آن کاملا دریافت شده و مشغول بررسی درخواست است.
- پس از گذشت چند سیکل، با غیرفعال شدن سیگنال DM ،core\_busy متوجه اتمام پردازش دستور توسط پردازنده شده و نتیجه درخواست که بر روی باس debugger\_port توسط پردازنده قرار داده شده است، را در ثبات (register) داخلی خود (Debugger\_Result\_Register) ذخیره می کند.
- در سیکل بعدی، DM، سیگنال debugger\_busy را غیر فعال کرده و نتیجه درخواست DMI را بر روی باس ۳۲ بیتیِ debugger\_result قرار می دهـ د تـا DMI بـا غیـر فعـال شـدن سـیگنال debugger\_result قرار می دهـ درخواست شده و نتیجـه درخواست را از روی ایـن debugger\_busy باس بردارد.

### ۳. در سمت پردازنده RISC-V

برای اینکه درخواست DMI و آرگومان های آن در پردازنده قرار گیرد و سپس درخواست

باتوجه به بخش های مختلفی که دارد، رمزگشایی یا decode شده و به آن پاسخ داده شود، در سمت پردازنده، ماژولی به نام debugger\_command\_decoder قرار می دهیم که درخواست ارسالی از سمت DMI و آرگومان های آن را در ثبات های داخلی خود ذخیره کرده و سپس باتوجه به درخواست و بخش های مختلف آن، درخواست را رمزگشایی کرده و متوجه نوع دستور و شود:

- ابتدا با مشاهدهٔ فعال شدن سیگنال debug\_request، پردازنده متوجه درخواست DM می شود.
- در سیکل دوم، DM درخواست ارسالی از سوی DMI را بر روی باس debugger\_port قرار داده و debugger\_command\_decoder پردازنده نیز آن را از روی این باس خوانده و در ثبات داخلیِ Debugger\_Command\_Register نام Debugger\_Command\_Register ذخیره می کند.
- در سیکل سوم، DM آرگومان دادهٔ درخواست ارسالی از سوی DMI را بر روی باس فولنده و در ثبات داخلی debugger\_port قرار داده و پردازنده نیز آن را از روی این باس خوانده و در ثبات داخلی Debugger\_Command\_Data\_Argument\_Register به نام debugger\_command\_decoder ذخیره می کند.
- پس از این ۴ سیکل، درخواست DMI و آرگومان های آن، به صورت کامل به پردازنده منتقل شده و پردازنده، سیگنال core\_busy را فعال می کند تا به DM اعلام کند که درخواست و شده و پردازنده های آن کاملا دریافت شده و مشغول بررسی درخواست است. سپس ماژول آرگومان های آن کاملا دریافت شده و مشغول بررسی درخواست است. سپس ماژول debugger\_command\_decoder باتوجه به درخواست DMI که در ثبات داخلی Debugger\_Command\_Register ذخیره شده است، متوجه نوع دستور شده و نوع دستور را به کنترلر پردازنده اعلام می کند. در آخر پردازنده باتوجه به نوع دستور، طی چند سیکل، به درخواست پاسخ داده، سیگنال core\_busy را غیر فعال کرده و پاسخ را بر روی باس خداده بودن طیودن متوجه آماده بودن یاسخ درخواست شده و آن را از روی باس debugger\_port در خواست شده و آن را از روی باس debugger\_port دریافت کند.

لازم به ذکر است که اگر DMI، صرفا قصد متوقف (pause) کردن پردازنده را داشته باشد، سیگنال DM درون درون پردازنده را داشته باشد، سیگنال DM با فعال می کند. سپس DM با فعال شدن این سیگنال، سیگنال core\_halt که از

خارج و به پردازنده وارد شده است را فعال کرده و درنتیجه، پردازنده، درخواست core\_halt\_request ارسال شده از سوی DMI را دریافت کرده و اجرا برنامه را با ثابت نگه داشتن DMI را دریافت کرده و اجرا برنامه را با ثابت نگه داشتن pouse می کند. مشابه همین روند برای حالتی که DMI صرفا قصد reset کردن پردازنده را داشته باشد، طی می شود با این تفاوت که در این حالت، سیگنال core\_reset\_request توسط DMI فعال شده و DM هم reset را فعال کرده و پردازنده با صفر کردن reset می شود.

#### ۱-۲-۳ ساختار Debugger

بر اساس فرآیند ارسال درخواست، از سوی DMI به DMI سپس ارسال شدن درخواست از DM به پردازنده، دریافت کردن پاسخ از پردازنده و ارسال پاسخ از DM به DMI که پیش تر توضیح داده شد، DM یا همان debug\_instruction دارای ۳ ثبات داخلی می باشد که ورودی آنان، باس ۳۲ بیتی Debugger Module است تا در سیکل اول، درخواست ال DMI، در سیکل دوم آرگومان داده درخواست و در سیکل سوم، آرگومان آدرس درخواست در این ثبات ها ذخیره شود:


Debugger\_Command\_Register

Debugger\_Command\_Data\_Argument\_Register

Debugger\_Command\_Address\_Argument\_Register


و باید بتوان به هر کدام داده ای نوشته شود، درنتیجه هر کدام از این ثبات ها، سیگنالی برای load کردن دارند تا بتوان مقداری که بر روی باس debuger\_port قرار دارد، در این ثبات ها ذخیره شود. همچنین از جایی که فقط یک باس ۳۲ بیتی به نام debugger\_port بین DM و پردازنده است، در هر سیکل، فقط یک ثبات می تواند داده بر روی این باس قرار دهد. اگر چند ثبات، همزمان داده روی باس قرار دهند، داده ها مخدوش شده و داده ای اشتباه به پردازنده ارسال می شود. درنتیجه برای اینکه بتوان کاری کرد که در هر سیکل فقط یک ثبات، داده بر روی باس tristate قرار دهد، خروجی هر ثبات را به یک tristate سیکل فقط یک ثبات، داده بر روی باس debugger\_port قرار دهد، خروجی هر ثبات را به یک ثبات، داده بر این ۳ ثبات، متصل کرده و کنترلر DM، در هر سیکل فقط یکی از Debugger\_Result\_Register دارد که ورودی آن باس Debugger نیاز به یک ثبات به نام debugger\_port برداشته و در خود ذخیره کند.

## بنابراین مسیر داده یا همان Data Path در ماژول DM به صورت زیر می باشد:



شکل (۱۴-۳) مسیر داده (۱۳-۳) مسیر داده

و مراحلی که در کنترلر DM طی می شود تا درخواست DMI به پردازنده منتقل شده و پاسخ درخواست، از پردازنده به DMI منتقل شود به صورت زیر است:



شكل (۲–۱۵) كنترل كننده Debug Module) كنترل كننده

- ۱. در ابتدا، DM منتظر می ماند تا با فعال شدن سیگنال درخواستی از سوی DMI درخواستی از سوی DMI در ابتدا، DM منتظر می ماند تا با فعال شدن این سیگنال، سیگنال، سیگنال، سیگنال شده و درنتیجه ارسال شود. با فعال شدن این سیگنال، سیگنال، سیگنال، سیگنال شود. فعال شده و درنتیجه debug\_instruction که بر روی باس DMI توسط DMI قرار داده شده است، در ثبات درخواست DMI که بر روی باس Debugger\_Command\_Register ذخیره می شود.
- 7. پس از ذخیره شدن درخواست DMI در DM در DMI در DMI و DMI توسط DMI قرار فعال شده و آرگومان دادهٔ درخواست DMI که بر روی باس DMI توسط توسط توسط توسط توسط توسط این DMI قرار داده شده است، در ثبات Debugger\_Command\_Data\_Argument\_Register ذخیره می شود. همچنین، با فعال شدن سیگنال tristate send\_debug\_command متناظر با ثبات debugger\_port فعال شده و درخواست DMI بر روی باس Debugger\_Command\_Register قرار داده می شود تا پردازنده، آن را از روی این باس دریافت کند.
- ۳. پـــــس از ذخیــــره شــــدن آرگومـــان دادهٔ درخواســـت DMI در DM، ســـیگنال
   ۱۵۵ فعال شده و آرگومان آدرس درخواست DMI که بـر

روی بیاس debug\_instruction توسط DMI قیرار داده شده است، در ثبیات debug\_instruction توسط Debugger\_Command\_Address\_Argument\_Register ذخیره می شود. همچنین، با فعال شدن سیگنال tristate ،send\_debug\_command\_data\_argument متنازر بیا ثبیات Debugger\_Command\_Data\_Argument\_Register فعال شده و آرگومان دادهٔ درخواست DMI بر روی باس دریافت debugger\_port قرار داده می شود تا پردازنده، آرگومان داده را از روی این باس دریافت کند.

- ۴. پـس از ذخیـره شـدن آرگومـان آدرس درخواسـت DMI در DM، بـا فعـال شـدن سـیگنال شدن سـیگنال در نخیـره شـدن آرگومـان آدرس درخواسـت tristate ،send\_debug\_command\_address\_argument متنــــانظر بــــات ثبــــات Debugger\_Command\_Address\_Argument\_Register فعال شده و آرگومـان آدرس درخواسـت DMI بر روی باس debugger\_port قرار داده می شود تا پردازنده، آرگومان آدرس را از روی این باس دریافت کند. در این مرحله درخواست DMI و آرگومان های آن به پردازنده به صـورت کامـل منتقـل شده و DM، سیگنال debugger\_busy را فعال می کنـد تـا بـه DMI اعـلام کنـد کـه درخواسـت و آرگومان های آن کاملا دریافت شده و مشغول بررسی درخواست است.
- ۵. در این مرحله DM صبر می کند تا با غیر فعال شدن سیگنال core\_busy، پردازش دستور توسط پردازنده خاتمه یابد و نتیجه درخواست را با فعال کردن سیگنال load\_debug\_result از روی باس کردن سیگنال bebugger\_Result\_Register از به مرحله کند. با پرش از این مرحله به مرحله کند. با پرش از این مرحله به مرحله این میگنال متوجه آماده کند فعال شدن این سیگنال، متوجه آماده بودن نتیجه درخواست شده و نتیجه درخواست را از روی باس ۳۲ بیتی debugger\_result که در واقع خروجی ثبات Debugger\_Result\_Register است، بردارد.

## ۳-۲-۲- پاسخ دادن پردازنده به درخواست Debugger

بر اساس فرآیند ارسال درخواست، از سوی DMI به DMI، سپس ارسال شدن درخواست از DM به پردازنده، دریافت کردن پاسخ از پردازنده و ارسال پاسخ از DM به DMI که پیش تر توضیح داده شد، پردازنده برای پاسخ دادن به درخواست آمده از سوی DM، مراحل زیر را به ترتیب طی می کند:

- ۱. ابتدا پردازنده، از یک سیکل پس از فعال شدن سیگنال debugger\_port، شروع به ذخیره کردن درخواست و آرگومان های آن، که هر سیکل، توسط DM، بر روی debugger\_command\_decoder گذاشته می شود کرده و آنان را در ثبات های داخلیِ ماژول core\_busy می کند. پس از اتمام این فرآیند، پردازنده سیگنال core\_busy را فعال می کند تا به DM اعلام کند که درخواست و آرگومان های آن کاملا دریافت شده و مشغول بررسی درخواست است.
- ۲. سپس ماژول debugger\_command\_decoder، بر اساس درخواست ذخیره شده در ثبات داخلی
   خود، درخواست را رمزگشایی (decode) کرده و نوع دستور را به کنترلر پردازنده اطلاع می دهد.
- ۳. پس از فهمیدن نوع درخواستی که DM از پردازنده دارد، پردازنده طی چند مرحله، به آن درخواست و سیکنال core\_busy را غیرفعال می کند تا DM متوجه اتمام پردازش دستور شده و پاسخ داده و سیگنال debugger\_port بردارد.

برای اجرا مرحله ۱:


ماژول debugger\_command\_decoder، باید دارای ۳ ثبات داخلی باشد که درخواست، آرگومان داده و آرگومان داده و آرگومان آدرس درخواست و بخش های آن، درخواست DM رمزگشایی شود:

Debugger\_Command\_Register

Debugger\_Command\_Data\_Argument\_Register

Debugger\_Command\_Address\_Argument\_Register

و باید بتوان به هر کدام داده ای نوشته شود، درنتیجه هر کدام از این ثبات ها، سیگنالی برای load کردن در دارند که توسط کنترلر پردازنده فعال می شود تا بتوان مقداری که بر روی باس debugger\_port قرار دارد، در این ثبات ها ذخیره شود. بنابراین ساختار ماژول debugger\_command\_decoder به صورت زیر می باشد:



شكل (۱۶-۳) ماژول Debugger Command Decoder شكل

برای اجرا مرحله ۲:

ماژول debugger\_command\_decoder، برای اینکه بتواند نوع درخواست را تشخیص دهد، با توجه به تصویر زیر که بیانگر ساختار درخواستی است که DM به پردازنده ارسال می کند، بیت های ۲۴ تا ۳۱ (cmdtype) را مورد بررسی قرار می دهد:

- اگر این ۸ بیت صفر باشد، درخواست از نوع Register Access است که به این معنا است که .DM درخواست خواندن یا نوشتن به ثباتی در حافظه داخلی پردازنده (Register File) را دارد.
- اگر این ۸ بیت معادل ۲ در مبنای ۱۰ باشد، درخواست از نوع Memory Access است که به این معنا است که Memory Access معنا است که DM، درخواست خواندن یا نوشتن به خانه ای از حافظه خارجی را دارد.

حال بعد از اینکه نوع درخواست مشخص شد، debugger\_command\_decoder با توجه به ساختار درخواست مشخص شد، DM قصد کدام یک از (write) از درخواست را مورد بررسی قرار می دهد تا تشخیص دهد که DM قصد کدام یک از عملیات نوشتن یا خواندن را دارد:

- اگر این بیت صفر باشد، به این معنا است که DM، قصد خواندن دارد.
  - اگر این بیت یک باشد، به این معنا است که DM، قصد نوشتن دارد.

اگر دستور از نوع Register Access باشد، مطابق با تصویر زیر، Register Access از بیت های Pr می دهد که DM قصد نوشتن یا خواندن به کدام ثبات را دارد. از جایی که ۳۲ ثبات در حافظه داخلی پردازنده قرار دارد، برای اینکه بتوان ۳۲ مقدار مختلف جهت آدرس دهی ثبات ها داشت، نیاز به ۵ بیت است تا درنتیجه ۲۵ یا ۳۲ حالت مختلف برای تعیین ثبات وجود داشته باشد.


| 31    | 24  | 23 | 22   | 20   | 19               | 18       | 17       | 16    | 15    | 0 |
|-------|-----|----|------|------|------------------|----------|----------|-------|-------|---|
| cmdty | /pe | 0  | aars | size | aarpostincrement | postexec | transfer | write | regno |   |
| 8     |     | 1  | 3    | 3    | 1                | 1        | 1        | 1     | 16    |   |

شكل (۱۷-۳) ساختار درخواست Debug Module) ساختار درخواست

#### برای اجرا مرحله ۳:


۱. اگر درخواست DM، خواندن مقدار ثباتی از حافظه داخلی پردازنده (register file) باشد:

کافیست ورودی register file که تعیین کننده آن است که مقدار کدام ثبات از ثبات های داخل (regno) و در خروجی register file قرار گیرد را برابر بیت های ۰ تا ۴ (regno) و می دهیم DM قرار دهیم. درنتیجه برای این ورودی register file یک multiplexer قرار می دهیم که اگر درخواست DM قرار دهیم، خواندن مقدار ثباتی از ثبات های register file بود، ایس ورودی توسط درخواست DM خواندن مقدار ثباتی از ثبات های register file بود، ایس ورودی توسط درخواست اس تعیین شود و درنتیجه در خروجی register file مقدار ثباتی که DM قصد دانستن آن را دارد، قرار گیرد. در آخر، خروجی register file و ایس باس debugger\_port متصل می کنیم تا مقدار ثبات که در خروجی register file قرار دارد، از طریـق بـاس debugger\_port بـه DM منتقـل می تا شود:



شکل (۱۸–۳) تغییرات data path پردازنده جهت خواندن از register file توسط (۱۸–۱۸) (I8]

بنابراین مراحلی که در کنترلر پردازنده طی می شود تا به این درخواست DM پاسخ داده شود به ترتیب زیر است:



شکل (۳-۱۹) تغییرات کنترلر پردازنده جهت پاسخ به درخواست های DM) Debug Module (۱۹-۳)


۱. ابتدا در مرحله اولیه (fetch) قرار داریم. اگر سیگنال core\_halt فعال شود، متوجه می شویم که قرار است DM بعدا درخواستی را به پردازنده ارسال کند، درنتیجه در صورتی که core\_halt\_request فعال شود، به مرحله waitForDebuggerRequest پرش می کنیم. اگر علاوه بر این سیگنال، سیگنال waitForDebuggerRequest مرحله هم فعال شده باشد، متوجه می شویم که در سیکل بعدی DM قرار است درخواست خود را بر روی باس debugger می debugger در این صورت، به مرحله debugger پرش می کنیم.

- 7. در مرحله waitForDebuggerRequest منتظر می شویم تا سیگنال waitForDebuggerRequest آن بـه مرحلـه سیگنال ان بـه مرحلـه المود ال
- 7. در مرحله loadDebuggerCommand، با فعال کردن سیگنال loadDebuggerCommand، در خواست الله المرحله debugger\_command ذخیره می شود. پس از ایـن مرحلـه، بـه مرحلـه DM در ثبات داخلی loadDebuggerCommandDataArgument پرش می کنیم.
- ۴. در مرحلیه loadDebuggerCommandDataArgument، بیا فعیال کیرون سیگنال کر مرحلیه از ایست مرحلیه از ایست مرحلیه از ایست مرحلیه debugger\_command\_data\_argument فخیره می شود. پیس از ایسن مرحله، بیه مرحلیه loadDebuggerCommandAddressArgument پرش می کنیم.
- ۵. در مرحلیه loadDebuggerCommandAddressArgument، بیا فعیال کردن سیگنال کردن سیگنال مرحلی DM در ثبات داخلی المطلق load\_debugger\_command\_address\_argument می شود. همچنین، با فعال کردن سیگنال core\_busy ذخیره می شود. همچنین، با فعال کردن سیگنال debugger\_command\_decoder فخیره می شود. همچنین، با فعال کردن سیگنال بررسی درخواست اعلام کنیم که درخواست و آرگومان های آن کاملا دریافت شده و پردازنده مشغول بررسی درخواست است. پس از این مرحله، به مرحله decodeDebuggerCommand پرش می کنیم.
- ور مرحله ای که از مساژول «decodeDebuggerCommand» بسر اسساس سسیگنال هسایی که از مساژول «debugger\_command\_decoder به پردازنده وارد شده و تعیین کننده نوع درخواست است، به مرحله ای که آن درخواست را اجرا می کند پرش می کنیم. در ایس صورت، اگر درخواست DM باشست را اجرا می کنیم. و ایست بسه آن بسه مرحله و sendRegisterValueToDebugger برش می کنیم.

۷. در مرحلیه sendRegisterValueToDebugger، بیستان فعیسال شیستان سیگنال شیستان مقیدار آن را DM مقید دانستن مقیدار آن را در خروجیی select\_given\_register\_number\_from\_debugger قیسرد و سیس بیا فعیال شیدن سیگنال دارد، در خروجیی register file قیسرد و سیس بیا فعیال شیدن سیگنال debugger\_port قیرار میلی شیستان مقدار ثبات بر روی باس send\_read\_value\_from\_registerFile\_to\_debugger قیرار می گیرد و همزمان سیگنال core\_busy غیرفعال می شود تا DM متوجه اتمام پردازش درخواست خود شده و مقدار ثبات را از روی باس debugger\_port بردارد. پس از این مرحله پاسخ به درخواست DM پایان یافته و پردازنده به مرحله اولیه (fetch) پرش می کند.

#### ۲. اگر درخواست DM، نوشتن داده به ثباتی از حافظه داخلی پردازنده (register file) باشد:

برای اینکه بتوان در ثباتی از ثبات های register file داده ای نوشت، ابتدا اینکه کدام ثبات مد نظر است با ورودی ۵ بیتیِ register\_destination تعیین می شود و سپس اینکه چه داده ای قرار است در این ثبات نوشته شود توسط ورودی ۳۲ بیتیِ writeData مشخص می گردد. بنابراین کافیست ورودی register\_destination را برابر بیت های ۲۰ تا ۴ (regno) درخواست DM قرار دهیم تا دادهٔ موجود در writeData در ثباتی که DM قصد نوشتن به آن را دارد، ذخیره شود. درنتیجه برای این ورودی writeData قرار می دهیم که اگر درخواست DM، نوشتن داده به ثباتی ورودی register file قرار می دهیم که اگر درخواست DM تعیین شود. سپس ورودی از ثبات های Debugger\_Command\_Data\_Argument\_Register که در ماژول که در ماژول در خواست DM تعیین شود این ورودی توشتن آن به pegister file دخیره شود. بنابراین برای این ورودی register file درخواست DM، نوشتن داده ای را که DM قصد توشتن آن به register file درخواست DM، نوشتن داده ای به ثباتی از ثبات های که اگر درخواست DM، نوشتن داده ای به ثباتی از ثبات های register file نومان دادهٔ درخواست DM تعیین شود تا آرگومان دادهٔ درخواست DM تعیین شود تا آرکومان دادهٔ درخواست DM تعیین درخواست کومان دادهٔ در



شكل (۲۰-۳) تغييرات data path پردازنده جهت نوشتن به register file پردازنده جهت نوشتن به

بنابراین مراحلی که در کنترلر پردازنده طی می شود تا به این درخواست DM پاسخ داده شود به ترتیب زیر است:


- ۱. ابتدا در مرحله اولیه (fetch) قرار داریم. اگر سیگنال core\_halt شود، متوجه می شویم که قرار است DM بعدا درخواستی را به پردازنده ارسال کند، درنتیجه در صورتی که core\_halt\_request فعال شود، به مرحله waitForDebuggerRequest پرش می کنیم. اگر علاوه بر این سیگنال، سیگنال، سیگنال waitForDebuggerRequest می شویم که در سیکل بعدی DM قرار است درخواست خود را بر روی باس هم فعال شده باشد، متوجه می شویم که در سیکل بعدی DM قرار است درخواست خود را بر روی باس می debuggerCommand قرار دهد، درنتیجه در این صورت، به مرحله loadDebuggerCommand پرش می کنیم.
- 7. در مرحله waitForDebuggerRequest منتظر می شویم تا سیگنال waitForDebuggerRequest آن بـه مرحلـه سیگنال امرحلـه المود ال
- ۳. در مرحله loadDebuggerCommand، با فعال کردن سیگنال loadDebuggerCommand، در خواست DM در ثبات داخلی debugger\_command\_decoder ذخیره می شود. پس از ایـن مرحلـه، بـه مرحلـه loadDebuggerCommandDataArgument پرش می کنیم.
- ۴. در مرحلــــه loadDebuggerCommandDataArgument، بــــا فعـــــال کــــردن ســــيگنال، المطلح المطل
- ۵. در مرحلیه loadDebuggerCommandAddressArgument بیا فعیال کیردن سیگنال المحلومی الم
- ۶. در مرحلـــه decodeDebuggerCommand، بـــر اســاس ســيگنال هـــايي كـــه از مـــاژول

debugger\_command\_decoder به پردازنده وارد شده و تعیین کننده نوع درخواست است، به مرحله ای debugger\_command\_decoder را اجرا می کنید پرش می کنیم. در این صورت، اگر درخواست Mrite\_register\_request\_from\_debugger باشد، بیرای پاسیخ بیه آن بیه مرحلیه storeDataInRegisterFile

vriteRegFile را فعال می کنیم تا به storeDataInRegisterFile را فعال می کنیم تا به storeDataInRegisterFile را داریسم. سپس با فعال شدن سیگنال اعلام کنیم که قصد ذخیره کردن داده در آن را داریسم. سپس با فعال شدن سیگنال به register\_destination در ورودی store\_data\_argument\_from\_debugger\_in\_registerFile های تا ۴ (regno) درخواست DM قرار می گیرد تا دادهٔ موجود در ورودی writeData در ثباتی که DM قصد نوشتن به آن را دارد، ذخیره شود و همزمان با فعال شدن این سیگنال، در ورودی writeData داده ای را که DM قصد نوشتن آن به ثباتی از register file دارد، قرار گرفته و درنتیجه آرگومان دادهٔ درخواست DM در ثباتی که DM قصد نوشتن به آن را دارد، ذخیره می شود. در آخر سیگنال درخواست فود شود. پس از این مرحله پاسخ به درخواست فود شود. پس از این مرحله پاسخ به درخواست My پایان یافته و پردازنده به مرحله اولیه (fetch) پرش می کند.

۳. اگر درخواست DM، خواندن مقدار ذخیره شده در خانه ای از حافظه خارجی باشد:

برای اینکه بتوان مقدار ذخیره شده در خانه ای از حافظه خارجی را خواند، از واحد DARU که در پردازنده قرار دارد و برای خواندن از حافظه خارجی از آن استفاده می شود استفاده می کنیم. این واحد که در بخش ساختار پردازنده RISC-V (بخش ۲-۲-۳) توضیح داده شد، برای خواندن، نیاز دارد تا بداند از کدام آدرس از حافظه خارجی بخواند، بنابراین کافیست ورودی addrIn، که بیانگر آدرسی است که باید مقدار آن سطر از حافظه، خوانده و load شود را برابر آرگومان آدرسی که در شرسی است که باید مقدار آن سطر از حافظه، خوانده و Dadl شود را برابر آرگومان آدرسی که در شرسی است که باید مقدار آن سطر از حافظه، خوانده و Daku شود در نتیجه برای این ورودی DARU، یک شار دهیم که اگر درخواست Md، خواندن از حافظه خارجی بود، این ورودی توسط آرگومان آدرس درخواست DM تعیین شود. در آخر، خروجی DARU را به باس DARU قرار دارد، از طریق متصل می کنیم تا مقدار خوانده شده از حافظه خارجی که در خروجی DARU قرار دارد، از طریق باس DARU منتقل شود:



شكل (۲۱-۳) تغييرات data path پردازنده جهت خواندن از حافظه خارجي توسط Debug Module (۲۱-۳) الله [21]

بنابراین مراحلی که در کنترلر پردازنده طی می شود تا به این درخواست DM پاسخ داده شود به ترتیب زیر است:


- ۱. ابتدا در مرحله اولیه (fetch) قرار داریم. اگر سیگنال core\_halt شود، متوجه می شویم که قرار است DM بعدا درخواستی را به پردازنده ارسال کند، درنتیجه در صورتی که core\_halt\_request فعال شود، به مرحله waitForDebuggerRequest پرش می کنیم. اگر علاوه بر این سیگنال، سیگنال، سیگنال waitForDebuggerRequest می شویم که در سیکل بعدی DM قرار است درخواست خود را بر روی باس هم فعال شده باشد، متوجه می شویم که در سیکل بعدی DM قرار است درخواست خود را بر روی باس می debuggerCommand قرار دهد، درنتیجه در این صورت، به مرحله loadDebuggerCommand پرش می کنیم.
- 7. در مرحله waitForDebuggerRequest منتظر می شویم تا سیگنال waitForDebuggerRequest آن بـه مرحلـه سیگنال امرحلـه المود ال
- 7. در مرحله loadDebuggerCommand، با فعال کردن سیگنال loadDebuggerCommand، در خواست debugger\_command در ثبات داخلی debugger\_command\_decoder ذخیره می شود. پس از ایـن مرحلـه، بـه مرحلـه loadDebuggerCommandDataArgument
- ۴. در مرحلــــه loadDebuggerCommandDataArgument، بــــا فعـــــال کــــردن ســــيگنال، المطلح المطل
- ۵. در مرحلیه loadDebuggerCommandAddressArgument بیا فعیال کیردن سیگنال از مرحلیه این از مرحلیه این از کیست می از از گومان آدرس درخواست این داخلی این از گومان آدرس درخواست این از گومان آدرس درخواست این از گومان های آن کاملا دریافت شده و پردازنده مشغول بررسی درخواست این مرحله به مرحله به مرحله و کنیم.
- ۶. در مرحلـــه decodeDebuggerCommand، بـــر اســاس ســيگنال هــايي كـــه از مــاژول

debugger\_command\_decoder به پردازنده وارد شده و تعیین کننده نوع درخواست است، به مرحله ای debugger\_command\_decoder را اجرا می کنیم. در این صورت، اگر درخواست اصلا اصلام اصلام المحلومی کنیم. در این صورت، اگر درخواست اصلام اصلام المحلومی کنیم. اصلام اسلام اسلام المحلومی اسلام المحلومی کنیم.

- V. در مرحل المسال المس
- ۸. در مرحلیه sendMemoryValueToDebugger بیسا فعیسال کیسردن سیسیگنال در مرحلیه send\_read\_value\_from\_memory\_to\_debugger مقدار خوانده شده از حافظه خارجی که در خروجی DARU قرار دارد، از طریق بیاس debugger\_port بیس در از طریق بیس محتوای سطری از حافظه خارجی که DM قصد خواندن آن را داشت، به DM منتقل می شود. در آخر سیگنال core\_busy غیرفعال می شود تا DM متوجه اتمام پردازش درخواست خود شود. پس از این مرحله پاسخ به درخواست DM پایان یافته و پردازنده به مرحله اولیه (fetch) پرش می کند.

#### ۴. اگر درخواست DM، نوشتن داده به خانه ای از حافظه خارجی باشد:

برای اینکه بتوان داده ای در خانه ای از حافظه خارجی ذخیره کرد، از واحد DAWU که در پردازنده قرار دارد و برای نوشتن به حافظه خارجی از آن استفاده می شود استفاده می کنیم. این واحد که در بخش ساختار پردازنده RISC-۷ (بخش ۲-۲-۳) توضیح داده شد، برای نوشتن، نیاز دارد تا بداند به بخش ساختار پردازنده RISC-۷ (بخش ۲-۲-۳) توضیح داده شد، برای نوشتن، نیاز دارد تا بداند به کدام آدرس از حافظه خارجی بنویسد، بنابراین کافیست ورودی addrIn که بیانگر آدرسی است که بایید به آن سطر از حافظه خارجی بنویسد، بنابراین کافیست ورودی store و store بایید به آن سطر از حافظه خارجی بود، این ورودی debugger\_command\_decoder که در DAWU یک ورودی استفاده تقرار می دهیم که اگر درخواست DM، نوشتن داده به حافظه خارجی بود، این ورودی توسط آرگومان آدرس درخواست DM تعیسین شود. سیپس ورودی المعلم را برابسر بسا مقسدار ثبسات درخواست DM تعیسین شده است، قرار می دهیم تا داده ای را که DM قصد نوشتن آن به حافظه خارجی دارد، در حافظه خارجی ذخیره شود. بنابراین برای این ورودی DAWU یک DAWU ورودی این ورودی DAWU نوشتن داده به خانه ای از حافظه خارجی درخواست DM، نوشتن داده به خانه ای از حافظه خارجی درخواست DM، نوشتن داده به خانه ای از حافظه خارجی درخواست DM تعیین شود تا آرگومان دادهٔ درخواست DM در عود، این ورودی خوره شود:



شكل (٣-٣) تغييرات data path پردازنده جهت نوشتن به حافظه خارجی توسط DM) Debug Module شكل

بنابراین مراحلی که در کنترلر پردازنده طی می شود تا به این درخواست DM پاسخ داده شود به ترتیب زیر است:

- ۱. ابتدا در مرحله اولیه (fetch) قرار داریم. اگر سیگنال core\_halt شود، متوجه می شویم که قرار است DM بعدا درخواستی را به پردازنده ارسال کند، درنتیجه در صورتی که core\_halt\_request شود، به مرحله debug\_request پرش می کنیم. اگر علاوه بر این سیگنال، سیگنال سیگنال waitForDebuggerRequest مر هم فعال شده باشد، متوجه می شویم که در سیکل بعدی DM قرار است درخواست خود را بر روی باس هم فعال شده باشد، متوجه می شویم که در سیکل بعدی DM قرار است درخواست خود را بر روی باس می debuggerCommand قرار دهد، درنتیجه در این صورت، به مرحله loadDebuggerCommand پرش می کنیم.
- 7. در مرحله waitForDebuggerRequest منتظر می شویم تا سیگنال waitForDebuggerRequest ان بـه مرحلـه سیگنال آن بـه مرحلـه المصلح الم
- 7. در مرحله loadDebuggerCommand، با فعال کردن سیگنال loadDebuggerCommand، در خواست debugger\_command در ثبات داخلی debugger\_command\_decoder ذخیره می شود. پس از ایـن مرحلـه، بـه مرحلـه loadDebuggerCommandDataArgument
- ۴. در مرحلــــه loadDebuggerCommandDataArgument، بــــا فعـــــال کــــردن ســــيگنال، المطلح المطل
- ۵. در مرحلیه loadDebuggerCommandAddressArgument بیا فعیال کیردن سیگنال از مرحلیه این از مرحلیه این از کیست می از از گومان آدرس درخواست این داخلی این از گومان آدرس درخواست این از گومان آدرس درخواست این از گومان های آن کاملا دریافت شده و پردازنده مشغول بررسی درخواست این مرحله به مرحله به مرحله و کنیم.
- ۶. در مرحله decodeDebuggerCommand، بر اساس سیگنال هایی که از ماژول

debugger\_command\_decoder به پردازنده وارد شده و تعیین کننده نوع درخواست است، به مرحله ای debugger\_command\_decoder را اجرا می کنید پرش می کنیم. در این صورت، اگر درخواست MM کنیم. storeDataInMemory باشد، برای پاسخ به آن به مرحله write\_memory\_request\_from\_debugger پرش می کنیم.

۷. در مرحلــــه storeDataInMemory، ابتــــدا بـــا فعـــال کـــردن ســـيگنال select\_given\_memory\_address\_from\_debugger، در ورودی ماژول DAWU، آرگومان آدرس درخواســـــت DM کـــــه در مـــاژول debugger\_command\_decoder در Debugger\_Command\_Address\_Argument\_Register هست، قرار می گیرد تا DAWU، در سطری از حافظے بنویسے کے DM قصد نوشتن ہے آن را دارد. همزمان با فعال شدن سیگنال store\_data\_argument\_from\_debugger\_in\_memory در ورودی DM داده ای کــه DM قصــد نوشتن آن به حافظه خارجی دارد، قرار گرفته تا آرگومان دادهٔ درخواست DM در حافظه ذخیره شود. سیس برای اینکه کل محتوای دادهٔ ۳۲ بیتی یا ۴ بایتی که قرار است DM در حافظه بنویسد، در یک سطر از حافظه ذخیره شده و store شود، مقدار ورودی nBytes را برابر ۱۱ باینری (۳ در مبنا ۱۰) قـرار می دهیم تا DAWU به حافظه خارجی به تعداد ۴ بایت با شروع از آدرس addrIn نوشته و درنتیجه کـل ۴ بایت محتوای آرگومان دادهٔ درخواست DM به سطری از حافظه که آدرس آن از addrIn شروع می شود، نوشته شود. پس از این، با فعال کردن سیگنال startDAWU، فرآیند نوشتن بـه حافظـه آغـاز مـی شود. پس از ۴ سیکل با فعال شدن سیگنال completeDAWU، فرآیند نوشتن به حافظه خاتمه یافته و آرگومان دادهٔ درخواست DM در سطری از حافظه که DM قصد نوشتن به آن را دارد، ذخیره و نوشته می شود و همزمان با فعال شدن این سیگنال، سیگنال core\_busy نیز غیرفعال می شود تا DM متوجه اتمام پردازش درخواست خود شود. پس از این مرحله پاسخ به درخواست DM پایان یافته و پردازنده به مرحله اولیه (fetch) پرش می کند.

### ۳-۳- ابزارهای مورد نیاز برای طراحی Debugger

برای طراحی Debugger، از زبان توصیف سخت افزار Verilog استفاده می کنیم تا در محیط Verilog بتوانیم برای پردازنده Debugger ،RISC-V پیاده سازی کرده و آن را تست و بیازماییم.

## ۳-۴- معیار ارزیابی

همان طور که در فصل ۲ در بخش Debugger گفته شد، Debugger باید بتواند:

- ۱. اجرا برنامه را در هر قسمتی از برنامه، متوقف (pause) کند.
- ۲. در حین اینکه برنامه متوقف شده است، مقادیر ذخیره شده در حافظه خارجی و ثبات های حافظه
   داخلی پردازنده را خوانده و به برنامه نویس نمایش دهد.
- ۳. در حین اینکه برنامه متوقف شده است، مقدار مشخصی که از سوی برنامه نویس تعیین شده است را در حافظه خارجی یا ثبات های حافظه داخلی پردازنده ذخیره کند.
  - ۴. اجرا برنامه را، از جایی که متوقف (pause) شده بود، ادامه داده و به اصطلاح resume کند.

درنتیجه برای ارزیابی Debugger طراحی شده از معیار های زیر استفاده می کنیم:

- ۱. با ارسال درخواست core\_halt\_request به Debugger، اجرای برنامه در پردازنده متوقف (pause) شده و با غیر فعال کردن این سیگنال، اجرا برنامه در پردازنده از جایی که متوقف شده بود ادامه یابد.
- 7. در حین اینکه سیگنال core\_halt\_request فعال است و اجرا برنامه در پردازنده متوقف شده است، با ارسال درخواست خواندن از register file و آرگومان های آن به Debugger، پس از چند سیکل با غیر فعال شدن سیگنال debugger\_busy، در خروجی debugger\_result، محتوای ثباتی از ثبات های register file که در درخواست ارسالی محتوای آن درخواست شده بود، قرار گیرد.
- ۳. در حین اینکه سیگنال core\_halt\_request فعال است و اجرا برنامه در پردازنده متوقف شده است، با ارسال درخواست نوشتن به register file و آرگومان های آن به Debugger، پس از چند سیکل با غیر


-

<sup>&</sup>lt;sup>1</sup> Evaluation metric

- فعال شدن سیگنال debugger\_busy، در ثباتی از ثبات های register file که در درخواست ارسالی نوشتن به آن درخواست شده بود، محتوایی که در درخواست ارسالی بود، نوشته و ذخیره شود.
- ۴. در حین اینکه سیگنال core\_halt\_request فعال است و اجرا برنامه در پردازنده متوقف شده است، با ارسال درخواست خواندن از حافظه خارجی و آرگومان های آن به Debugger، پس از چند سیکل با غیر فعال شدن سیگنال debugger\_busy، در خروجی debugger\_result، محتوای سطری از حافظه خارجی که در درخواست ارسالی محتوای آن درخواست شده بود، قرار گیرد.
- ۵. در حین اینکه سیگنال core\_halt\_request فعال است و اجرا برنامه در پردازنده متوقف شده است، با ارسال درخواست نوشتن به حافظه خارجی و آرگومان های آن به Debugger، پس از چند سیکل با غیر فعال شدن سیگنال debugger\_busy، در سطری از حافظه خارجی که در درخواست ارسالی نوشتن به آن درخواست شده بود، محتوایی که در درخواست ارسالی بود، نوشته و ذخیره شود.


## Debugger نتایج بدست آمده از طراحی $-\Delta$

متوقف کردن اجرا برنامه در پردازنده با ارسال درخواست core\_halt\_request بـه Debugger، و ادامـه يـافتن اجرا برنامه با غير فعال کردن اين سيگنال:



شكل (٣-٣) متوقف شدن اجرا برنامه با ارسال درخواست core\_halt\_request به [23]


همان طور که در تصویر فوق مشاهده می شود، با فعال کردن سیگنال core\_halt\_request، اجرا برنامه با ثابت متوقف و ماندن مقدار Program Counter که مقدار آن در ثبات outPC در تصویر فوق قابل مشاهده است، متوقف و pause شده و در آخر با غیر فعال کردن این سیگنال، اجرا برنامه با افزایش PC، ادامه یافته است که نشان از درستی عملکرد Debugger است و درنتیجه Debugger معیار ارزیابی شماره ۱ که در بخش قبل (۴-۴) گفته شد را پاس می کند.



خواندن از register file با ارسال درخواست خواندن از register file به register file خواندن

شكل (۳-۳) خواندن از register file با ارسال درخواست خواندن از register file به register file شكل (۳-۳)


همان طور که در تصویر فوق مشاهده می شود، در حین اینکه سیگنال core\_halt\_request است، ابتـدا درخواست خواندن از register file بر روی باس debug\_instrucion قرار می گیرد که ۵ بیت انتهایی آن کـه بیانگر آدرس ثباتی است که می خواهیم مقدار آن را بخوانیم برابر 1011 یا ۱۱ است تا محتوای ثبـات ۱۱ از register file خوانده شده و بر روی باس debugger\_result قرار گیرد. مشاهده می شود که با غیر فعال شدن سیگنال debugger\_busy همان طور که انتظار میرفت، محتوای ثبات ۱۱ از register file کـه بـا توجـه بـه تصویر فوق، برابر ۱۱ است، بر روی باس debugger\_result قرار گرفته که نشان از درستی عملکرد Debugger معیار ارزیابی شماره ۲ که در بخش قبل (۴-۳) گفته شد را پاس کرده است.



نوشتن به register file با ارسال درخواست نوشتن به register file به

شكل (٣-٣) نوشتن به register file با ارسال درخواست نوشتن به register file با ارسال درخواست نوشتن به


همان طور که در تصویر فوق مشاهده می شود، در حین اینکه سیگنال core\_halt\_request است، ابتـدا درخواست نوشتن به register file بر روی باس debug\_instrucion قرار می گیرد که ۵ بیت انتهایی آن کـه بیانگر آدرس ثباتی است که می خواهیم در آن بنویسیم برابر 10111 یا ۱۱ است تا آرگومان دادهٔ درخواست که در ادامه بر روی باس debug\_instruction قرار گرفته و مقدار آن برابر ۱۱ در مبنـای ۱۰ اسـت، در ثبـات که در ادامه بر روی باس register file قرار گرفته و مقدار آن برابر ۱۱ در مبنـای ۱۰ اسـت، در ثبـات از از از از از براند شود. مشاهده می شود که با غیر فعال شدن سیگنال debugger\_busy، همان طور که انتظار میرفت، در ثبات ۱۱ از register file، مقدار ۱۱ نوشته شده که نشان از درستی عملکرد Debugger معیار ارزیابی شماره ۳ که در بخش قبل (۴-۳) گفته شد را پاس کرده است.



خواندن از حافظه خارجی با ارسال درخواست خواندن از حافظه خارجی به Debugger:

شكل (۳-۳) خواندن از حافظه خارجی با ارسال درخواست خواندن از حافظه خارجی به Debugger شكل

همان طور که در تصویر فوق مشاهده می شود، در حین اینکه سیگنال core\_halt\_request فعال است، پس از قرار گرفتن درخواست خواندن از حافظه خارجی بر روی باس debug\_instrucion، آرگومان آدرس بر روی این باس قرار می گیرد که مقدار آن باتوجه به تصویر فوق برابر ۳ است تا محتوای سطری از حافظه که با آدرس ۳ شروع می شود، خوانده شده و بر روی باس debugger\_result قرار گیرد. مشاهده می شود که با غیر فعال شدن سیگنال debugger\_busy، همان طور که انتظار میرفت، محتوای سطری از حافظه که با آدرس ۳ شروع می شود که به ترتیب معادل محتوای خانه های ۶ تا ۳ از حافظه است، بر روی باس debugger\_result قرار گرفته که نشان از درستی عملکرد Debugger بوده و درنتیجه Debugger معیار ارزیابی شماره ۴ که در بخش قبل (۳-۴) گفته شد را پاس کرده است.



نوشتن به حافظه خارجی با ارسال درخواست نوشتن به حافظه خارجی به Debugger:

شكل (٣-٣) نوشتن به حافظه خارجي با ارسال درخواست نوشتن به حافظه خارجي به Debugger شكل

همان طور که در تصویر فوق مشاهده می شود، در حین اینکه سیگنال core\_halt\_request فعال است، پس از قرار گرفتن درخواست نوشتن به حافظه خارجی بر روی باس debug\_instrucion، آرگومان آدرس بر روی این باس قرار می گیرد که مقدار آن باتوجه به تصویر فوق برابر ۳ است تا محتوای آرگومان دادهٔ درخواست که قبل از آرگومان آدرس بر روی باس debug\_instruction قرار گرفته و محتوای آن در تصویر فوق با فلش زرد رنگ مشخص شده است در سطری از حافظه که با آدرس ۳ شروع می شود، نوشته شود. مشاهده می شود که با غیر فعال شدن سیگنال debugger\_busy، همان طور که انتظار میرفت، در سطری از حافظه که با آدرس ۳ شروع می شود، محتوای آرگومان دادهٔ درخواست به ترتیب از سمت چپ به راست در خانـه هـای ۰ تـا ۳ از حافظـه نوشته شده است، که نشان از درستی عملکرد Debugger بوده و درنتیجه Debugger معیار ارزیابی شـماره که در بخش قبل (۴-۳) گفته شد را پاس کرده است.

# ٣-۶- تحليل نتايج

بر اساس نتایجی که در بخش قبل دیدیم، به این نتیجه می رسیم که Debugger طراحی شده مطابق با انتظارات ما عمل کرده و تمامی معیار هایی که برای ارزیابی آن مشخص کردیم را به درستی پاس کرده است. پس می توان گفت که Debugger به درستی طراحی و پیاده سازی شده است.

# ۳-۷- خلاصه و جمعبندی

فصل سوم به طور عمده در برگیرنده ی طراحی Debugger و جزئیات آن بود که در آخر، نتایج حاصل از Debugger پیاده سازی شده در محیط Verilog را مشاهده کردیم و دیدیم که Debugger طراحی شده به درستی کار می کند. در فصل بعد به جزئیات پیاده سازی Debugger در محیط Verilog می پردازیم.

# فصل ۴

# پیاده سازی Debugger

پس از طراحی های انجام شده در فصل قبل، در این فصل به جزئیات پیاده سازی Debugger در محیط Verilog می پردازیم.

#### ۱-۴ مقدمه

در این فصل Debugger را با استفاده از زبان توصیف سخت افزار Verilog پیاده سازی کرده و در محیط Verilog به پردازنده RISC-V، تغییرات لازم را اعمال می کنیم.

# ۲-۴ نحوه پیاده سازی

در این بخش بر اساس طراحی صورت گرفته در فصل ۳ به جزئیات پیاده سازی Debugger و تغییرات اعمالی به پردازنده Verilog در محیط Verilog می پردازیم.

#### پیاده سازی Data Path ماژول (DM) Debug Module بر اساس بخش ۳-۲-۱ (ساختار Debugger):

```
books bearing depressor size = 33(
input cit, rs, cos_mess_expose_poss_cos_halt_request, load_debug_command, load_debug_command_data_argument, load_debug_command_data_argu
```

شکل (۲-۲) پیاده سازی Data Path ماژول (DM) Debug Module ماژول

#### پیاده سازی کنترلر ماژول (Debugger بر اساس بخش ۳-۲-۱ (ساختار Debugger):

```
module Controller (
input city, rat, debug_request, core_busy,
input city, rat, debug_request, load_debug_command, load_debug_command_data_argument, load_debug_command_address_argument, send_debug_command, send_debug_command_data_argument, send_debug_command_data_argument, send_debug_command_data_argument_to_core = 3'b010, sending_debug_command_data_argument_to_core = 3'b010, sending_debug_command_data_argument_to_send_data_argument_to_core = 3'b010, sending_debug_command_data_argument_to_core = 3'b010, sending_data_argument_to_core = 3'b010, sending_debug_command_data_argument_to_core = 3'b010, sending_debug_comm
```

شکل (۲-۲۹) پیاده سازی کنترلر ماژول (DM) Debug Module در [29]

پیاده سازی ماژول debugger\_command\_decoder بر اساس بخش ۳-۲-۲ (پاسخ دادن پردازنـده بـه درخواست Debugger):

```
module debugger_command_decoder *(parameter size = 32) {
    input olk,
    input olk,
    input lok,
    input lok,
    input lok,
    input lok,
    input lok,
    input load debugger_command,
    input load debugger_command,
    input load debugger_command_data_argument,
    input load debugger_command_data_argument,
    output read_register_request_from_debugger,
    output read_register_request_from_debugger,
    output write_register_request_from_debugger,
    output write_menory_request_from_debugger,
    output write_menory_request_from_debugger,
    output [size-1:0] given_register_number_from_debugger,
    output [size-1:0] given_adata_argument_from_debugger,
    output [size-1:0] given_adates_argument_from_debugger]
};

wire [size-1:0] debugger_command, debugger_command_data_argument, debugger_command_address_argument;
    attab_register *(size) bebugger_Command_Register {
        c.ck(clk),
        .rst(rst),
        .zero(0),
        .ldk(load_debugger_command)
};

aftab_register *(size) bebugger_command_Data_Argument_Register {
            .olk(clk),
            .rst(rst),
            .zero(0),
            .ldk(load_debugger_command_data_argument),
            .in(debugger_command_data_argument)
};

aftab_register *(size) bebugger_command_Address_Argument_Register {
            .olk(clk),
            .rst(rst),
            .zero(0),
            .ldk(load_debugger_command_data_argument),
            .in(debugger_command_data_argument)
};

asign read_register_request_from_debugger = -debugger_command[16] { debugger_command[17];
            assign read_register_request_from_debugger = -debugger_command[16] { debugger_command[17];
            assign read_register_request_from_debugger = -debugger_command_data_argument;
            assign given_data_argument_from_debugger = -debugger_command_data_argument;
            assign given_data_argument_from_debugger = -debugger_command_data_argument;
            assign given_data_argument_from_debugger = -debugger_command_data_argument;
            assign
```

شکل (۲-۲) پیاده سازی ماژول Debugger Command Decoder در Debugger Command Decoder شکل (۳۰-۲)

تغییرات اعمالی به Data Path پردازنده RISC-V بر اساس بخش ۳-۲-۲ (پاسخ دادن پردازنده به درخواست (Debugger):

```
assign rs1 = (select_given_register_number_from_debugger) ? given_register_number_from_debugger : inst[19:15];
assign rd = (store_data_argument_from_debugger_in_registerFile) ? given_register_number_from_debugger : inst[11:7];
         aftab_registerFile #(size) registerFile (
                                                ab_registerFile #(size) registerFile (
.clk(clk),
.rst(rst),
.rst(rst),
.setZero(setZero/* & -selFFURegFile*/),
.setZero(setZero/* & -selFFURegFile*/),
.rst(rst),
.rst(rst
assign memAddrIn = (select_given_memory_address_from_debugger) ? given_address_argument_from_debugger : addrIn;
assign dawuDataIn = (store_data_argument_from_debugger_in_memory) ? given_data_argument_from_debugger : dataDAWU;
            aftab MEM_DAWU #(size) DAWU (
                                                and In (memAddIn), and data in (adabatin (adata in (adabatin (adata in (adabatin (adab
aftab_MEM_DARU *(size) DARU (
.clk(clk),
.rst(rst),
.rs
```

شکل (۲-۲) تغییرات اعمالی به Data Path پردازنده RISC-۷ در [31] و [31]

تغییرات اعمالی به کنترلر پردازنده RISC-V بر اساس بخش ۳-۲-۲ (پاسخ دادن پردازنده به درخواست (Debugger):

```
define waitForDebuggerRequest 6'b100110
define loadDebuggerCommand 6'b100111
define loadDebuggerCommand 6'b100111
define loadDebuggerCommand 6'b1010101
define loadDebuggerCommandAddressArgument 6'b101001
define decodeDebuggerCommand 6'b1010101
define sendRegisterValueToDebugger 6'b1010101
define sendRegisterValueToDebugger 6'b1010100
define storeDataInRegisterFile 6'b101100
define storeDataInRegisterFile 6'b101110
'define storeDataInRegisterFile 6'b1011110
'define storeDataInRegisterFile 6'b1011110
case(p_state)
  'fetch: begin
    if (exceptionRaise || interruptRaise)
        n_state <= 'checkDelegation;
    else if (instMissligmedOut)
        n_state <= 'fetch;
    else if (core halt_request & -debug_request)
        n_state <= 'waitForDebuggerRequest;
    else if (core halt_request & debug_request)
        n_state <= 'loadDebuggerCommand;
    else
        cise</pre>
                                   n_state <= `getInstr;
               end
'sendRegisterValueToDebugger:
    n_state <= 'fetch;
'storeDataInRegisterFile:
    n_state <= 'fetch;
'loadfromMemory: begin
    if (completeDARO)
        n_state <= 'sendMemoryValueToDebugger;
else</pre>
                        else
n_state <= `loadFromMemory;
              end
'sendMemoryValueToDebugger:
    n_state <= 'fetch;
'storeDataInMemory: begin
    if (completeDAWU)
        n_state <= 'fetch;
else
        n_state <= 'storeDataInMemory;
end</pre>
               'loadDebuggerCommand: begin
  load_debugger_command <= 1'b1;
  core_busy <= 1'b1;</pre>
                   loadDebuggerCommandDataArgument: begin
load_debugger_command_data_argument <= 1'b1;
              `loadDebuggerCommandAddressArgument; begin
load_debugger_command_address_argument <= 1'b1;
end
                         ndBegisterValueToDebugger: begin
select given register number from debugger <= 1'bl;
send read value from registerFile_to_debugger <= 1'bl;
core_busy <= 1'b0;
                  nd
storeDataInRegisterFile: begin
writeRegFile <= 1'b1;
store_data_argument_from_debugger_in_registerFile <= 1'b1;
core_busy <= 1'b0;</pre>
            sendMemoryValueToDebugger: begin
    send_read_value_from_memory_to_debugger <= 1'b1;
    core_busy <= 1'b0;</pre>
```

end
storeDataInMemory: begin
startDAMU <= 1'bh;
nSytes <= 2'bh;
ssleet\_given\_memory\_address\_from\_debugger <= 1'bh;
store\_data\_argument\_from\_debugger\_in\_memory <= 1'bh;
soore\_busy <= -completeDAMU;

شکل (۲-۳۲) تغییرات اعمالی به کنترلر پردازنده RISC-۷ در [32]

# ۳-۴ خلاصه و جمعبندی

در این فصل به جزئیات پیاده سازی پروژه خود و بخش های مختلف آن با نشان دادن تصاویری از کدهای نوشته شده در محیط Verilog پرداختیم.

# فصل ۵

جمعبندی و نتیجهگیری

#### ۵-۱- جمعبندی

در این تحقیق در گام نخست ما با مفهوم پردازنده آشنا شدیم. سپس به مفه وم V-RISC پرداخته و ساختار پردازنده AFTAB که نوعی پیاده سازی برای پردازنده RISC-V است را تشریح کردیم. در ادامه ابتدا چیستی Debugger و وظایف آن را توضیح داده و پس از آن نحوه تعامل Debugger با پردازنده PISC-V را ارئه دادیم. سپس به طراحی Debugger پرداخته و ساختار Debug Module و تغییرات اعمال شده به پردازنده Verilog پرداخته و ساختار و ساختار اور محیط RISC-V پیاده سازی کرده و آن را در حضور را توضیح دادیم. در آخر Debugger طراحی شده را در محیط RISC-V پیاده سازی کرده و آن را بررسی کرده پردازنده Pobugger تغییر یافته تست کردیم و مطابق با معیارهای ارزیابی خود، صحت کارایی آن را بررسی کرده و نتیجه گرفتیم که Debugger طراحی شده به درستی کار می کند.

#### ۵-۲- نتیجهگیری

در این پروژه هدف نهایی ما این بود که بتوانیم بستری برای مشاهده روند اجرا برنامه فراهم کنیم که قابلیت مشاهده مقادیر ذخیره شده در پردازنده در هر قسمت از برنامه ای که در پردازنده اجرا می شود را داشته باشد و پس از طی شدن بخش های قبل که طی فصل های ۱ تا ۴ گفته شد، به این هدف رسیدیم.

# فصل۶

مراجع

- [1] RISC-V External Debug Support Version 0.13.2
- [2] The RISC-V Instruction Set Manual (Volume I: Unprivileged ISA)
- [3] The RISC-V Instruction Set Manual (Volume II: Privileged Architecture)

#### **Abstract:**

One of the biggest problems that programmers face when programming is to find the cause of incorrect program output. In other words, when the ouput of the written code is wrong, several reasons can cause the incorrect ouput, which is difficult to find the cause of the incorrect output, due to the large number of possible assumptions. To facilitate this, there is a need for a tool that shows the process of program execution to the programmers and make it possible to observe the execution of each line of the code and the effect that each one has on the values of variables, etc. By this way, the cause of the program not working properly can be discovered faster.

Debugging is a tool that helps in the process of finding the cause of code failure (Debugging). The purpose of this project is to make it possible to observe the process of program execution in the processor, so that there will be the ability to debug and view the values stored in the processor and memory in every part of the program that is executed by the processor. In this case, identifying the source of the error in the program will be facilitated and accelerated.

To achieve this goal and implement it, we first get to know the structure and operation of Debugger. Then we design RTL and its hardware description in Verilog environment and we also apply changes to the structure of RISC-V processor. Finally, we test the Debugger in the presence of the processor programmed with a specific program. We will see that the designed Debugger is able to pause the execution of the program on the processor, read the values stored in the register file of the processor as well as the external memory and, if necessary, store a value in them, and after that resume the execution from where it paused.

**Keywords: debugging, RTL, Verilog, RISC-V, register file** 



# University of Tehran



#### College of Engineering

#### School of Electrical and Computer Engineering

# **Debugger Extension Mode Design for RISC-V Processor**

A thesis submitted to the Undergraduate Studies Office

In partial fulfillment of the requirements for

The degree of Bachelor in

**Electrical Engineering** 

By:

Mohammad Taghizadeh Givari

**Supervisor:** 

Dr. Zeinalabedin Navabi Shirazi