به نام خدا






دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر

> الکترونیک دیجیتال تمرین کامپیوتری ۳


محمد تقی زاده گیوری ۸۱۰۱۹۸۳۷۳

پاییز ۱۴۰۱


ساختار MUX 2:1 با منطق Static CMOS (شماتیک مدار)




ساختار MUX 2:1 با منطق Static CMOS (كد HSPICE)



ساختار MUX 2:1 با منطق Pseudo-NMOS (شماتیک مدار)



ساختار 2:1 MUX با منطق Pseudo-NMOS (كد HSPICE)



خروجي شبيه سازي 2:1 MUX با منطق



بررسی صحت عملکرد مدار:

در قسمت چپ نوار (خط) نارنجی رنگ در تصویر فوق:

ابتدا ورودی S ، ۱ شده پس خروجی برابر با مقدار ورودی S (که در آن لحظه ۱ ست) می شود. سپس ورودی S ، شده پس خروجی برابر با مقدار ورودی S (که در آن لحظه ۱ ست) می شود.

در قسمت راست نوار (خط) نارنجی رنگ در تصویر فوق:


سپس ورودی A، ۱ شده پس خروجی برابر با مقدار ورودی A (که در آن لحظه ۱ است) می شود. در آخر ورودی B (که در آن لحظه ۱ است) می شود.

همان طور که دیدید مقدار خروجی همواره برابر است با:

 $F = \overline{S} \cdot A + S \cdot B$

 $MUX\ 2:1$ است. که نشان دهنده درستی عملکرد مدار

خروجي شبيه سازي 2:1 MUX با منطق



بررسی صحت عملکرد مدار:

در قسمت چپ نوار (خط) نارنجی رنگ در تصویر فوق:

ابتدا ورودی S ۱ شده پس خروجی برابر با مقدار ورودی B (که در آن لحظه \log است) می شود. سپس ورودی \log ۰ شده پس خروجی برابر با مقدار ورودی \log (که در آن لحظه \log است) می شود.

در قسمت راست نوار(خط) نارنجی رنگ در تصویر فوق:

سپس ورودی A، ۱ شده پس خروجی برابر با مقدار ورودی A (که در آن لحظه high است) می شود. در آخر ورودی B (که در آن لحظه high است) می شود.


همان طور که دیدید مقدار خروجی همواره برابر است با:

 $F = \overline{S}.A + S.B$


 $MUX\ 2:1$ است. که نشان دهنده درستی عملکرد مدار

مقایسه اندازه ولتاژ خروجی زمانی که خروجی مدار low است

ساختار MUX 2:1 با منطق Static CMOS



ساختار MUX 2:1 با منطق MUX 2:1




همان طور که در تصاویر فوق میبینید، ولتاژ خروجی Static CMOS زمانی که خروجی مدار low است. برابر با 0 است. در حالی که ولتاژ خروجی در Pseudo-NMOS برابر با 0 است.


علت این اتفاق آن است که زمانی که خروجی مدار low می شود، در ساختار Pseudo-NMOS همچنان قسمت PMOS) PUN ای که گیت آن زمین شده) روشن است و در نتیجه و لتاژ خروجی را مقداری افز ایش می دهد. هر چه نسبت W/L تر انزیستور PDN نسبت به تر انزیستور های استفاده شده در قسمت PDN کوچک تر باشد، مقاومت مسیر خروجی به VDD بیش تر شده و در نتیجه و لتاژ خروجی در حالت low کوچک تر شده و به مقدار 0 نزدیک تر می شود.

مقايسه توان مصرفي

ساختار MUX 2:1 با منطق Static CMOS




ساختار 2:1 MUX با منطق Pseudo-NMOS




همان طور که در تصاویر فوق میبینید، توان مصرفی Static CMOS برابر با 1.0785E06 (۱ میکرو وات) است. در حالی که توان مصرفی در Pseudo-NMOS برابر با 8.9119E05 (۸۰ میکرو وات) است.

علت بیش تر بودن توان مصرفی در ساختار Pseudo-NMOS، آن است که در این ساختار همواره قسمت PSeudo-NMOS ای که گیت آن زمین شده) روشن است در حالی که در ساختار Static CMOS همواره یکی از PUN یا PDN روشن است. در نتیجه به علت مصرف توان اضافه، زمانی که خروجی مدار low است توان مصرفی در ساختار Static CMOS بیش تر است.


ساختار XOR با منطق Dynamic CMOS (شماتیک مدار)




ساختار XOR با منطق Dynamic CMOS (کد HSPICE)




ساختار XOR با منطق Transmission Gate (شماتیک مدار)



ساختار XOR با منطق Transmission Gate ركد XOR



خروجی شبیه سازی XOR با منطق خروجی شبیه سازی



بررسی صحت عملکرد مدار:

در مواقعی که ورودی clk برابر clk برابر clk است، مدار در حالت clk بوده و خروجی مدار برابر با clk دو ورودی clk است:

به نوار (خط) قرمز رنگ در تصویر فوق دقت کنید:

در این لحظه ورودی A و B مشابه هم هستند درنتیجه خروجی مدار برابر با A دو ورودی و برابر با A می شود. (از جایی که دو ورودی مثل هم هستند A آن ها A است)

به نوار(خط) نارنجی رنگ در تصویر فوق دقت کنید:

در این لحظه ورودی A و B به ترتیب برابر با 0 و 1 هستند درنتیجه خروجی مدار برابر با 1 دو ورودی و برابر با 1 می شود. (از جایی که دو ورودی متضاد هم هستند 1 آن ها 1 است) علت اینکه ولتاژ به صورت خطی کاهش یافته است دشارژ شدن خازن خروجی است.

همان طور که دیدید مقدار خروجی همواره برابر است با: $F = \overline{A}.B + A.\overline{B}$ که نشان دهنده درستی عملکرد مدار XOR است. ۱٧

خروجی شبیه سازی XOR با منطق خروجی شبیه سازی



بررسی صحت عملکرد مدار:

به نوار(خط) قرمز رنگ در تصویر فوق دقت کنید:

در این لحظه ورودی A و B به ترتیب برابر با ۱ و ۱ هستند درنتیجه خروجی مدار برابر با A دو ورودی و برابر با A می شود. (از جایی که دو ورودی مثل هم هستند A آن ها A است)

به نوار (خط) نارنجی رنگ در تصویر فوق دقت کنید:

در این لحظه ورودی A و B به ترتیب برابر با 0 و 1 هستند درنتیجه خروجی مدار برابر با 1 دو ورودی و برابر با 1 می شود. (از جایی که دو ورودی متضاد هم هستند 1 آن ها 1 است)

همان طور که دیدید مقدار خروجی همواره برابر است با:

 $F = \overline{A}.B + A.\overline{B}$

که نشان دهنده درستی عملکرد مدار XOR است.


ابعاد ترانزيستور ها

از جایی که mobility ترانزیستور momos تا + برابر ترانزیستور momos است، برای اینکه تاخیر حالت صفر به یک و تاخیر یک به صفر مدار تقریبا با هم برابر شوند، نسبت W/L برای momos در نظر گرفتیم. در نتیجه:


طول (L) ترانزیستورها را برابر با ۳۲ نانو متر در نظر گرفتیم. پهنا (W) ترانزیستور pmos را ۲ برابر پهنا (W) ترانزیستور nmos در نظر گرفتیم. پهنا (W) ترانزیستور nmos را برابر ۲۲۰ نانو متر (سایزینگ کمینه و استاندارد که در تکلیف کامپیوتری دوم درس الکترونیک دیجیتال به آن اشاره شد) در نظر گرفتیم.

کم ترین و بیش ترین تاخیر

كم ترين تاخير ساختار XOR با منطق كم ترين تاخير ساختار




Dynamic CMOS بیش ترین تاخیر ساختار XOR با منطق



کم ترین تاخیر ساختار XOR با منطق Dynamic CMOS برابر با ۱۰ پیکو ثانیه است. بیش ترین تاخیر ساختار XOR با منطق Dynamic CMOS برابر با ۲۵ پیکو ثانیه است.

Transmission Gate با منطق XOR با ترین تاخیر ساختار




بیش ترین تاخیر ساختار XOR با منطق Transmission Gate




کم ترین تاخیر ساختار XOR با منطق Transmission Gate برابر با ۱۰ پیکو ثانیه است. بیش ترین تاخیر ساختار XOR با منطق Transmission Gate برابر با ۲۰ پیکو ثانیه است.

توان مصرفی

ساختار XOR با منطق XOR



ساختار XOR با منطق XOR با منطق



توان مصرفی در Dynamic CMOS برابر با 0.5 5.1751E07 (0.5 میکرو وات) است. 0.5