# FPGA – based Embedded System Design LAB #3

## **Group Members**

Mohammad Taghizadeh Givari	810198373
Zeinab Saeedi	810198411
Amin Aroufzad	810198538

## محتوا


۲	١ طراحي سطح بالاي فيلتر حذف نويز
١٢	۲. پیاده سازی نرم افزاری فیلتر حذف نویز
١٧	۳. پیاده سازی سخت افزاری فیلتر حذف نویز

# طراحى سطح بالاى فيلتر حذف نويز

#### ساختار سرى:


$$H(z) = (c0 + c1z^{-1}) \times (c2 + c3z^{-1}) \times ... \times (c(n-1) + cnz^{-1})$$

#### شماتیک ساختار سری:




البته متلب این ساختار را بهینه پیاده سازی کرده است یعنی بجای چندین جمع کننده و ضرب کننده، فقط از یک جمع کننده و یک ضرب کننده استفاده کرده و از دو تا مالتیپلکسر (multiplexer) برای انتخاب ورودی های ضرب کننده (یکی از آن ها، سیگنال ورودی و دیگری یکی از ضرایب فیلتر می باشد.) استفاده کرده است:


#### مالتي پلکسر (Multiplexer) ورودي:



#### مالتی پلکسر (Multiplexer) ضرایب:




## مسیر داده و کنترلر پیاده سازی ساختار سری تنها با یک جمع کننده و ضرب کننده:



## ساختارموازى:

$$H(z) = c0 + c1z^{-1} + c2z^{-2} + \dots + cnz^{-n}$$

## شماتیک ساختار موازی:




#### مقایسه ساختار سری و موازی:


در ساختار سری فقط از یک جمع کننده و یک ضرب کننده استفاده شده است، اما در ساختار موازی از ۴۶ عدد ضرب کننده و یک جمع کننده استفاده شده است. در نتیجه:

۱- تعداد المان های منطقی مصرف شده در ساختار موازی به مراتب بیش تر از ساختار سری است


۲- تاخیر ساختار موازی به دلیل وجود تعداد زیادی ضرب کننده، به مراتب بیش تر از ساختار سری که فقط از یک ضرب کننده و جمع کننده استفاده کرده است، می باشد. در نتیجه فرکانس بیشینه مدار در حالت موازی به مراتب کمتر از فرکانس بیشینه در حالت سری است.


#### ساختار سرى:






#### ساختار موازى:





همان طور که در تصاویر فوق میبینید، تعداد المان های منطقی مصرف شده در ساختار موازی به مراتب بیش تر از ساختار سری است و فرکانس بیشینه مدار در حالت موازی به مراتب کمتر از فرکانس بیشینه در حالت سری می باشد.

## سيمولينك فيلتر طراحى شده توسط متلب:



#### تفاوت حالت Wrap با حالت Saturate:

#### حالت Wrap:

اگر سیگنال در اثر ضرب و جمع های متوالی در فیلتر، از دامنه دینامیکی قابل نمایش، خارج شود و overflow رخ دهد، سیگنال مجدد از صفر شروع به افزایش می کند:

به عبارتی سیگنال چرخیده (به اصطلاح Wrapped around شده) و دوباره از اول شروع به افزایش می کند.

#### حالت Saturate:

اگر سیگنال در اثر ضرب و جمع های متوالی در فیلتر، از دامنه دینامیکی قابل نمایش، خارج شود و overflow رخ دهد، سیگنال در بیشینه یا کمینه مقدار قابل نمایش، ثابت می ماند:

$$1111...1 + 1 = 1111...1$$
 ,  $0000...0 - 1 = 000...0$ 

به عبارتی سیگنال در مقادیر بیشینه و کمینه خود اشباع (Saturate) شده و دیگر تغییر نمی کند.

#### مزایا و معایب کوانتیزه کردن ضرایب فیلتر:

#### مزایا:

ضرایب فیلتر در حالت کلی آنالوگ هستند. برای اینکه FPGA که مداری دیجیتال است، بتواند بر روی این ضرایب پردازش انجام دهد، لازم است این ضرایب به صورت دیجیتال، قابلیت نمایش داشته باشند. به همین دلیل ضرایب را کوانتیزه میکنیم. در واقع مزیت کوانتیزه کردن ضرایب فیلتر آن است که با این کار، می توان ضرایب فیلتر را به صورت دیجیتال نمایش و بر روی آنان، پردازش های مختلف را انجام داد.


#### معایب:

عیب اصلی کوانتیزه کردن، آن است که با کوانتیزه و گرد کردن ضرایب، خطا در مقادیر ضرایب ایجاد می شود و درنتیجه اعداد کوانتیزه شده، متفاوت از ضرایب اصلی هستند که این امر موجب بروز خطا در محاسبات فیلتر می شود.

# پیاده سازی نرم افزاری فیلتر حذف نویز

#### گام اول:

ابتدا کتابخانه مربوط به اندازه گیری زمان اجرا "sys/alt\_timestamp.h" را include می کنیم تا بتوانیم از آن برای اندازه گیری زمان اجرا حذف نویز نرم افزاری، استفاده کنیم. سپس ضرایب فیلتر تولید شده توسط متلب را استخراج و مطابق تصویر زیر، به کد اضافه می کنیم تا ازاین ضرایب برای حذف نویز به صورت نرم افزاری استفاده کنیم:



#### گام دوم:

برای حذف نویز یک تابع به نام denoise\_the\_noisy\_sound تعریف می کنیم:

```
File Edit Source Refactor Navigate Search Run Project Nios II Window Help
₩ Nios II 🖟 C/C
void denoise_the_noisy_sound()
              for (n = 0; n < BUF SIZE; n++)
                   //printf("%d\n", n);
float result = 0;
                  int k; for(k = 0; \ k <= n \ \&\& \ k < number_of_coefficients; \ k++)
                        \label{eq:float_record} \begin{split} &\text{float record} = (\text{float}) \left( \text{record} \underline{r} \ \text{buf} [n-k] \ >> 8 \right); \\ &\text{float temp} = &\text{denoise\_filter\_oefficients} [k] \quad * \left( \text{record} \ / \ (2 \ ^23) \right); \end{split}
                        result = result + temp;
                  play_1_buf[n] = (int) (result * (2 ^ 30));
play_r_buf[n] = (int) (result * (2 ^ 30));
//printf("%d\n", play_1_buf[n]);
         void echo_maker(unsigned int l_buf[], unsigned int r_buf[], unsigned int* echol_buf, unsigned int* echor_buf) {
             echol buf[i] = 1 buf[i] >> 1 + 1 buf[i - ECHO_INDEX2] >> 2;
echor_buf[i] = r_buf[i] >> 1 + r_buf[i - ECHO_INDEX2] >> 2;
                             echol_buf[i] = 1_buf[i] >> 1 + 1_buf[i - ECHO_INDEX1] >> 2;
echor_buf[i] = r_buf[i] >> 1 + r_buf[i - ECHO_INDEX1] >> 2;
                  else {
    echol buf[i] = 1 buf[i]:
                                                                                                                                              Smart Insert 2:31
```

مطابق تصویر فوق، برای حذف نویز به صورت نرم افزاری در یک حلقه ضرایب را در سیگنال ضبط شده مطابق فر مول

$$y[n] = \sum_{k=0}^{m} b[k].x[n-k]$$

ضرب کردیم. از جایی که داده های ضبط شده در ۲۴ بیت با ارزش record\_r\_buf هستند. با ۸ بیت شیفت دادن record\_r\_buf به سمت راست، داده های ضبط شده در متغیر record\_r\_buf با ۲۵ می ماند. ضرایب تولید شده توسط متلب در صورتی درست عمل می کنند که ورودی فیلتر ۲۴ بیت با ۲۳ بیت اعشار، و خروجی فیلتر ۳۲ بیت با ۳۰ بیت اعشار باشند. به همین دلیل داده ضبط شده را تقسیم بر ۲ به توان ۲۳ کردیم تا داده ضبط شده به صورت ۲۴ بیت با ۲۳ بیت اعشار شود و

درآخر هم خروجی که به صورت ۳۲ بیت با ۳۰ بیت اعشار هست را ضرب در ۲ به توان ۳۰ کردیم تا تمام ۳۲ بیت خروجی از قسمت اعشار خارج و در قسمت صحیح قرار گیرند و بتوان در فرمت integer تمام بیت های خروجی را مشاهده کرد.

در آخر با یک حلقه تو درتو، در هر بار اجرا حلقه داخلی، یک خروجی ساخته می شود و بعد از اجرا شدن حلقه بیرونی تمام خروجی ها ساخته خواهد شد.


#### گام سوم:

```
_ 0
if (KEY_value == 0x2)
              // reset counter to start recording
*counter = 0;
alt_up_audio_reset_audio_core(audio_dev);
alt_up_audio_enable_read_interrupt (audio_dev);
*KEY1 = 1;
          else if (KEY_value == 0x4)
                                                  // check KEY2
              // reset counter to start playback
*counter = 0;
              alt_up_audio_reset_audio_core(audio_dev);
alt_up_audio_enable_write_interrupt (audio_dev);
*KEY2 = 1;
          else if (KEY_value == 0x8)
                                                     // check KEY3
               // reset counter to start playback
*counter = 0;
               alt_up_audio_reset_audio_core(audio_dev);
              alt_up_audio_reset_audio_core(audio_dev);
alt_timestamp_start();
denoise_the_noisy_sound();
printf("Time_taken_to_remove_noise_from_the_noisy_sound_was_%3.f_seconds\n", (float)alt_timestamp() / (float)alt_timestamp_freq());
alt_up_audio_enable_write_interrupt (audio_dev);
*KEY3 = 1;
                                                                                                                 Smart Insert 2:31
```

مطابق تصویر فوق، در تابع check\_keys، چک می کنیم که اگر کلید۳ فشرده شد:

- audio\_core را ریست reset می کنیم.
- با استفاده از alt\_timestamp\_start، محاسبه زمان اجرا را شروع می کنیم.
- با denoise\_the\_noisy\_sound، صوت ضبط شده در record\_buf را حذف نویز می کنیم.
- در آخر با تقسیم تعداد تیک های زده شده (alt\_timestamp) بر تعداد تیک هایی که در واحد زمان زده می شود (alt\_timestamp)، زمان اجرا تابع حذف نویز محاسبه شده و بر روی کنسول چاپ می شود.

### خروجی پیاده سازی نرم افزاری فیلتر حذف نویز بر روی برد DE2 Media Computer



همان طور که در تصویر فوق میبینید، پس از ۸۱ ثانیه، صوت ضبط شده به صورت نرم افزاری حذف نویز شده است.

# پیاده سازی سخت افزاری حذف نویز


گام دوم (تغییرات کد Verilog ساخته شده توسط متلب):

```
District Section | District Sect
```

مطابق تصویر فوق، از جایی که ورودی فیلتر حذف نویز، ۳۲ بیتی است ولی فقط ۲۴ بیت با ارزش آن در محاسبات استفاده می شود، یک input به اسم filter\_input تعریف کردیم. سپس یک wire به اسم filter\_input تعریف کردیم. به اسم filter\_input تعریف کرده و آن را با ۲۴ بیت با ارزش filter\_input ([31:8]) مقداردهی کردیم. در آخر متغیر هایی که به صورت parameter تعریف شده بودند را به localparam تغییر دادیم تا به صورت محلی تعریف شوند و دیگر از بیرون فیلتر و با ورودی مقداردهی نشوند. (به طور مثال ضرایب فیلتر مقادیری هستند که به صورت پیش فرض درون فیلتر تعریف می شوند و نیازی به مقدار دهی آنان از بیرون فیلتر و به صورت ورودی نیست.)

#### گام سوم:

ابتدا "system.h" را include می کنیم تا بتوانیم از ماکروساخته شده برای دستور اختصاصی مربوط به فیلتر حذف نویز استفاده کنیم:



مطابق تصویر فوق، در یک حلقه با دادن داده ضبط شده (record\_buf) به تابع مربوطه به دستور اختصاصی (ALT\_CI\_FIR\_FILTER\_0)، به ترتیب خروجی ها ساخته شده و در بافر مربوط به پخش صدا (play\_buf) ذخیره می شوند. اینکار را یک بار برای بافر سمت راست (record\_r\_buf) و یک بار برای بافر سمت چپ (record\_l\_buf) انجام می دهیم.

یک بار برای بافر سمت چپ (record\_l\_buf) انجام می دهیم.


سپس با تقسیم تعداد تیک های زده شده (alt\_timestamp)، بر تعداد تیک هایی که در واحد زمان زده

سپس با تقسیم تعداد تیک های زده شده (alt\_timestamp)، بر تعداد تیک هایی که در واحد زمان زد می شود (alt\_timestamp\_freq) زمان اجرا تابع حذف نویز محاسبه شده و بر روی کنسول چاپ می شود.

#### نكته:

اگر دو تا حلقه را یکی کنیم اتفاقی که میفتد آن است که ورودی فیلتر حذف نویز، در واحد زمان دوبار تکرار می شود در نتیجه در حوزه فرکانس طیف ورودی (صوت ضبط شده) بر ۲ تقسیم می شود و فرکانس نویز نیز بر ۲ تقسیم می شود. در آخر فرکانس نویز با تقسیم بر ۲ شدن و کوچک تر شدن، در محدوده عبوری فیلتر قرار گرفته و از فیلتر عبور می کند. درنتیجه صدا فیلتر شده همچنان دارای نویز خواهد بود. به همین دلیل دو حلقه را یکی نکردیم و جداگانه نوشتیم.


#### خروجی پیاده سازی سخت افزاری حذف نویز بر روی برد DE2 Media Computer




همان طور که در تصویر فوق میبینید، پس از ۱ ثانیه، صوت ضبط شده به صورت سخت افزاری حذف نویز شده است که این نسبت به ۸۱ ثانیه مربوط به حذف نویز به صورت نرم افزاری بسیار سریع تر است.

#### مقایسه میزان استفاده از منابع FPGA در پیاده سازی سخت افزاری و نرم افزاری فیلتر حذف نویز

میزان استفاده از منابع FPGA در پیاده سازی سخت افزاری فیلتر حذف نویز:



میزان استفاده از منابع FPGA در بیاده سازی نرم افزاری فیلتر حذف نویز:



همان طور که در تصاویر فوق میبینید، میزان استفاده از منابع FPGA در حالت پیاده سازی سخت افزاری نسبت به حالت پیاده سازی نرم افزاری بیش تر است که علت آن استفاده از منابع FPGA برای پیاده سازی سخت افزار مربوط به دستور اختصاصی (فیلتر حذف نویز به صورت سخت افزاری) می باشد.