FPGA – based Embedded System Design LAB #4

Group Members

Mohammad Taghizadeh Givari	810198373
Zeinab Saeedi	810198411
Amin Aroufzad	810198538

محتوا

۲	۱. پیاده سازی سیستم Audio plot به صورت نرم افزاری
٣	۲. بیاده ساز ی سیستم Audio plot به صور ت شتاب دهنده سخت افز ار ی

پیاده سازی سیستم Audio plot به صورت نرم افزاری

رسم میانگین داده های ضبط شده پس از ضبط صدا:

ابتدا مقادیر موقعیت عمودی هر مستطیل، پهنای ناحیه ای که مستطیل ها در آن محدوده رسم می شوند، طول هر بازه، پهنا هر مستطیل رسم شده، موقعیت افقی اولین مستطیلی که قرار است رسم شود و بیشینه ارتفاع هر مستطیل را معین می کنیم:

```
void plot_audio(alt_up_pixel_buffer_dma_dev_*pixel_buffer_dev, unsigned int N)
{
   int i;
   int y_of_each_plot = 48;
   int width_of_screen = 62;
   unsigned long long length_of_each_period = (BUF_SIZE/N);
   int width_of_each_plot = (width_of_screen / N);
   int x_of_current_drawing_plot = 14; // 14 is x position of first plot
   int max_heigh_of_plots = 20;
```


ابتدا یک آرایه ای از اعداد صحیح به نام average به تعداد بازه هایی که داریم (N) تعریف می کنیم تا میانگین هر بازه را پس از محاسبه، در این آرایه ذخیره کنیم.

برای رسم میانگین داده های ضبط شده، ابتدا طی دو حلقه تو در تو:

- در هر بار اجرا حلقه بیرونی، میانگین یک بازه محاسبه می شود.
- پس از اجرا حلقه داخلی نیز مقدار مجموع داده های آن بازه، محاسبه می شود.

(از جایی که داده ی ضبط شده در ۲۴ بیت پر ارزش record_r_buf هست، آن را به اندازه Λ بیت به سمت راست شیفت می دهیم تا داده ضبط شده حاصل شود)


- با تقسیم مجموع محاسبه شده بر طول هر بازه (length_of_each_period)، میانگین بازه محاسبه در آرایه average ذخیره می شود.




در طی این دو حلقه تو در تو، کمینه و بیشینه مقدار میانگین هم محاسبه می کنیم تا از آن برای نرمال سازی مقادیر میانگین استفاده شود. از جایی که مقدار میانگین ارتفاع مستطیل های رسم شده را تعیین می کنند و ارتفاع مستطیل رسم شده نباید از یه حدی بیش تر شود(اگر ارتفاع آن زیاد باشد مستطیل در ناحیه آیکون ها رسم می شود و ممکن است از صفحه نیز بیرون زده شود که باعث کاهش زیبایی خواهد شد)

درنتیجه با نرمال سازی مقادیر میانگین کاری می کنیم که حداکثر ارتفاع مستطیل برابر با حداکثر ارتفاع مستطیل ها max_height_of_plots و کمینه ارتفاع مستطیل ها

در آخر طی یک حلقه، مقادیر میانگین را ابتدا نرمال سازی کرده و سپس مستطیلی به ارتفاع میانگین نرمال شده، رسم می شود تا مستطیل بعدی در کنار مستطیل قبلی رسم شود و بر روی آن رسم نشود.



در آخر پس از اجرا عملیات ضبط صوت، با فراخوانی تابع plot_audio، میانگین داده های ضبط شده به صورت مستطیل های قرمز رنگ ظاهر می شود:







رسم مكان فعلى يخش صدا، هنگام يخش كردن صدا ضبط شده:


در وقفه مربوط به صوت Audio_ISR، در بخش مربوط به play:

ابتدا با توجه به موقعیت فعلی پخش صوت که با buf_index_play، مشخص می شود، تعداد بازه ها و مستطیل هایی که باید رسم شود، محاسبه شده و در متغیر n ذخیره می شود.

متغیر k با مقدار اولیه 0، بیانگر تعداد مستطیل های رسم شده تا این لحظه از پخش صوت است.


بنابر این هرگاه تعداد مستطیل هایی که باید رسم شود بیش تر از تعداد مستطیل های رسم شده باشد:

- یک مستطیل رسم شده و به تعداد مستطیل های رسم شده (k) یک واحد اضافه می شود.
- سپس موقعیت افقی به اندازه پهنا هر مستطیل اضافه می شود تا مستطیل بعدی در کنار مستطیل قبلی رسم شود و بر روی آن رسم نشود.









همان طور که در ۳ تصویر فوق میبینید، با پخش شدن صدا ضبط شده، به تدریج مستطیل های زرد رنگ بیش تری رسم می شوند تا اینکه در آخر مطابق تصویر فوق، به انتهای صفحه نمایش، می رسیم که نشان دهنده اتمام پخش صدا ضبط شده هست.

پیاده سازی سیستم Audio plot به صورت شتاب دهنده سخت افزاری

طراحی رابطه Avalon Memory – Mapped Slave

ابتدا ۴ رجیستر برای رجیستر های Config Reg, Right Addr, Left Addr , Out Addr تعریف می کنیم.

یک رجستر به نام Read_data نیز تعریف می کنیم که مقداری که از این رجیستر ها خوانده می شود در آن قر ار بگیرد:

```
reg [AVS_AVALONSLAVE_DATA_WIDTH - 1:0] read_data;

// these are slave registers. they MUST be here!

// these are slave registers. they MUST be here!

// these are slave registers. they MUST be here!

// these are slave registers. they MUST be here!

// these are slave registers. they MUST be here!

// reg [AVS_AVALONSLAVE_DATA_WIDTH - 1:0] slv_reg2;

// reg [AVS_AVALONSLAVE_DATA_WIDTH - 1:0] slv_reg3;
```

ابتدا اگر سیگنال CSI_CLOCK_RESET_N، فعال باشد (O باشد)، مدار را ریست کرده و محتوای را جیستر های Slave، را O می کنیم:

```
49 | always &[posedge CSI_CLOCK_CLK)
50 | begin
51 | (// usually resets are active low but you can change its trigger type
if(CSI_CLOCK_RESET_N == 0)
begin
54 | siv_reg0 <= 0;
55 | siv_reg2 <= 0;
57 | siv_reg3 <= 0;
58 | end
```

برای خواندن از Slave، اگر سیگنال AVS_AVALONSLAVE_READ، فعال باشد (1 شود)، متناسب با سیگنال Slave در خروجی محتوای یکی از رجیستر های Slave در خروجی AVS_AVALONSLAVE_ADDRESS در خروجی AVS_AVALONSLAVE_READDATA

```
83 assign AVS_AVALONSLAVE_READDATA = -AVS_AVALONSLAVE_READ ? AVS_AVALONSLAVE_READDATA :
(AVS_AVALONSLAVE_ADDRESS == 0) ? slv_req0 :
(AVS_AVALONSLAVE_ADDRESS == 1) ? slv_req1 :
(AVS_AVALONSLAVE_ADDRESS == 2) ? slv_req2 :
(AVS_AVALONSLAVE_ADDRESS == 3) ? slv_req2 :
(AVS_AVALONSLAVE_ADDRESS == 3) ? slv_req3 :
AVS_AVALONSLAVE_READDATA;
```

برای نوشتن به Slave، اگر سیگنال AVS_AVALONSLAVE_WRITE، فعال باشد (1 شود)، متناسب با سیگنال Slave، محتوای محتوای AVS_AVALONSLAVE_ADDRESS، محتوای AVS_AVALONSLAVE_WRITEDATA قرار می گیرد:

```
else if (AVS_AVALONSLAVE_WRITE)

begin

// address is always bytewise so must devide it by 4 for 32bit word

case (AVS_AVALONSLAVE_ADDRESS)

so : slv_reg0 <= AVS_AVALONSLAVE_WRITEDATA;

1: slv_reg1 <= AVS_AVALONSLAVE_WRITEDATA;

2: slv_reg2 <= AVS_AVALONSLAVE_WRITEDATA;

3: slv_reg3 <= AVS_AVALONSLAVE_WRITEDATA;

default:

begin

slv_reg0 <= slv_reg0;

slv_reg1 <= slv_reg1;

slv_reg2 <= slv_reg2;

slv_reg3 <= slv_reg2;

slv_reg3 <= slv_reg2;

slv_reg3 <= slv_reg2;

slv_reg4 <= slv_reg2;

end

endcase

end
```

```
77 | else if (DONE)
78 | begin | slv_reg0 <= (slv_reg0 | 32'h80000000);
80 | end | e
```

بیت start، که بیانگر شروع کار مدار محاسبه کننده میانگین دامنه است، در اولین بیت رجیستر (start می باشد پس خروجی start را برابر با [0]slv_reg قرار دادیم:

طراحي رابطه Avalon Memory - Mapped Master و مدار محاسبه كننده ميانگين دامنه:

در ابتدا صبر می کنیم تا بیت start فعال شود. سپس مشابه کاری که در بخش نرم افزاری کردیم، ابتدا با استفاده از یک شمارنده به نام Size_Counter به اندازه طول یک بازه دامنه ها را با هم جمع میکنیم سپس با یک تقسیم میانگین محاسبه می شود. این کار را با یک شمارنده دیگر به نام Num_Counter به اندازه تعداد بازه ها تکرار می کنیم تا در آخر میانگین تمام بازه ها محاسبه شود سپس بیت done را فعال می کنیم.

با توجه به state machine زير:

```
D/modelom_ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy

File Edit View Tools Bookmarks Window Help

Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx

| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_4_HDL_Codes/accelerator_mastervy - of-sx
| Dissolition ass/Projects/FRGA_Lab_Accelerator_mastervy - of-sx
| Disso
```

تا زمانی که بیت start فعال نشده در state Idle می مانیم به عبارتی صبر می کنیم تا بیت start فعال شده و بعد شروع به کار کنیم.

```
D/modelsim_ase/Projects/PGA_Lab_4_HDL_Codes/accelerator_masterv


| Elective Tools Scokmarks Window Help
| Coloredown_asem_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assum_assu
```

سپس در sum state init که بیانگر مجموع دامنه های یک بازه هست را 0 میکنیم و Size_counter که شمارنده مربوط به شمارش یک بازه هست را 0 می کنیم.

```
| Definition | Def
```


به اندازه طول یک بازه مدام از حافظه SRAM، می خوانیم (read = 1)، سپس مقدار خوانده شده را با sum جمع می کنیم تا در آخر هنگامی که به تعداد یک بازه شماردیم (co_Size_Counter = 1)، مجموع دامنه های یک بازه در sum قرار گیرد.

برای خواندن دامنه ها کافیست آدرس خواندن (read_address) را هر دفعه ۴ واحد زیاد کنیم تا عملا ۳۲ بیت در حافظه جلو رفته و به این ترتیب مقدار خوانده شده، محتوای خانه ی بعدی حافظه باشد.



پس از هر بار محاسبه مجموع دامنه های یک بازه، به حافظه SRAM، مقدار (sum / len_period) که بیانگر همان میانگین یک بازه هست، را می نویسیم (write = 1). اگر تعداد بازه هایی که شمار دیم کمتر از تعداد بازه ها باشد (به عبارتی co_Num_Counter صفر باشد) دوباره به state init می رویم تا میانگین دامنه بازه های بعدی را محاسبه کنیم. در غیر این صورت (co_Num_Counter = 1)، میانگین دامنه بازه های بعدی را محاسبه کنیم. در غیر این صورت (co_Num_counter = 1)، کار مدار به اتمام رسیده و سیگنال done باید فعال شود، پس از جایی که در این لحظه مقدار (done = co_Num_Counter) می شود.

برای نوشتن میانگین ها به حافظه، کافیست آدرس نوشتن (write_address) را ۴ واحد اضافه کنیم تا عملا ۳۲ بیت در حافظه جلو رفته و به این ترتیب مقداری که می نویسیم به خانه ی بعدی حافظه نوشته شود.



لازم به ذکر است چون فرایند خواندن و نوشتن به حافظه ممکن است بیش از یک کلاک طول بکشد، هرگاه سیگنال AVM_AVALONMASTER_WAITREQUEST غیر فعال بود یا به عبارتی منتظر درخواستی نبودیم میتوانیم از حافظه بخوانیم یا به حافظه بنویسیم. به همین دلیل در شرط if شرط (AVM_AVALONMASTER_WAITREQUEST) دیده می شود.

```
| Section | Sect
```


در آخر در accelerator.v، یک نمونه از Slave و یک نمونه از Master، تعریف می کنیم و خروجی و و رودی های مرتبط با هر کدامشان را مقدار دهی می کنیم.

لازم به ذکر است که:

سيگنال start خروجي Slave و ورودي Master است.

سيگنال done خروجي Master و ورودي Slave است.


۴ رجیستر موجود در Slave، خروجی های Slave هستند که به عنوان ورودی به Master داده میشوند تا مدار محاسبه کننده میانگین دامنه، به مقادیر رجیستر های Slave، به آدرس ها و بیت start دسترسی داشته باشد.



اضافه کردن شتاب دهنده سخت افزاری به FPGA با استفاده از ابزار Qsys:

پس از نوشتن کد سخت افزاری مربوط به Master 'Slave و مدار محاسبه کننده میانگین دامنه ها، فایل کد های سخت افزاری آنها (Verilog) را به ابزار Qsys می دهیم.

پس از generate کردن component جدید توسط Qsys، در فایل system.h مطابق تصویر زیر میبینیم که component جدید (که در واقع همان شتاب دهنده سخت افزاری ای هست که پیش تر کد وریلاگش را توضیح دادیم) به FPGA اضافه شده است:



اضافه کردن کد HAL به منظور استفاده از شتاب دهنده سخت افزاری

پس از طراحی شتاب دهنده سخت افزاری و اضافه کردن آن به FPGA با استفاده از ابزار Qsys، نیاز به یک سری تابع داریم تا بتوانیم با شتاب دهنده سخت افزاری طراحی شده ارتباط برقرار کرده و مقادیر طول هر بازه، تعداد بازه ها، آدرس شروع بافر صدای راست، آدرس شروع بافر صدای چپ و آدرس مکان ذخیره سازی جواب را مقداردهی کنیم:

Amplitude_circute_set_size(unsigned int size)

برای اینکه طول هر بازه (Size) را مقداردهی کنیم، نیاز است تا بیت های ۱۲ تا ۳۰ اولین رجیستر یعنی Base_Addr، را برابر با size، که ورودی تابع است قرار دهیم. به این منظور محتوای رجیستر را با AND ،32′b10000000000000000000111111111111 کنیم تا بیت های غیر از ۱۲ تا ۳۰ تغییر نکند و بیت های ۱۲ تا ۳۰ برابر 0 شوند. در آخر اگر مقدار AND شده را با size که ۱۲ بیت به سمت راست شیفت یافته، OR کنیم محتوای size در بیت ۱۲ تا ۳۰ اولین رجیستر که Config Reg می باشد، قرار می گیرد.

void amplitude_circuce_set_size(unsigned int size)
{
 (Base_Addr) = (((Base_Addr)) & 0x80000FFF) | (size << 12);
}</pre>

Amplitude_circute_set_num(unsigned int num)

 غیر از ۱ تا ۱۱ تغییر نکند و بیت های ۱ تا ۱۱ برابر 0 شوند. در آخر اگر مقدار AND شده را با num که ۱ بیت به سمت راست شیفت یافته، OR کنیم محتوای num در بیت ۱ تا ۱۱ اولین رجیستر که Config Reg می باشد، قرار می گیرد.

```
void amplitude_circute_set_num(unsigned int num)
{
    *(Base_Addr) = ((*(Base_Addr)) & 0xfffff001) | (num << 1);
}</pre>
```

برای مشخص کردن آدرس ها کافیست محتویات Base_Addr + 2 ،Base_Addr + 1 و Base_Addr + 3 را به ترتیب برابر با آدرس شروع بافر سمت راست، بافر سمت چپ و آدرس مکان ذخیره سازی جواب قرار دهیم:

```
void amplitude_circute_set_rbuff_addr(int *rbuff_addr)
{
    *(Base_Addr + 1) = rbuff_addr;
}
void amplitude_circute_set_lbuff_addr(int *lbuff_addr)
{
    *(Base_Addr + 2) = lbuff_addr;
}
void amplitude_circute_set_dest_addr(int *dest_addr)
{
    *(Base_Addr + 3) = dest_addr;
}
```


Amplitude_circute_start()

برای ۱ کردن بیت start در اولین رجیستر Slave، کافیست محتویات اولین رجیستر یعنی Base_Addr را با OR ،0x00000001 کنیم تا اولین بیت آن، ۱ شده و مدار شروع به کار کند.

int Amplitude_circute_get_status()

برای پی بردن به اتمام کار مدار لازم است ۳۲ امین بیت اولین رجیستر یعنی Base_Addr را بخوانیم پس برای این کار کافیست محتویات این رجیستر را به اندازه ۳۱ بیت به سمت راست شیفت دهیم تا ۳۲ امین بیت آن در اولین بیت ظاهر شود.

در آخر در تابع amplitude_operation ابتدا مقادیر مربوط به طول هر بازه، تعداد بازه ها و آدرس ها را مقدار دهی کرده و در یک حلقه تا زمانی که ۳۲ امین بیت اولین رجیستر (که نشان دهنده اتمام کار مدار است) ۱ شود و کار مدار تمام شود، صبر می کنیم:




در آخر با فراخوانی تابع amplitude_operation، میانگین داده های ضبط شده محاسبه می شود:

```
Nios II - C.\University_Program\NiosII_Computer_Systems\DE2\DE2_Media_Computer\verilog\software\FPGA_Lab4_Hardware\lab4_software\media_interrupt_HAL.c - Eclipse – 🗗 🔀
File Edit Source Refactor Navigate Search Run Project Nios II Window Help
₽ Nios II C/C+ »
    🖟 media_interrupt_HAL.c 🖟 PS2_ISR.c 🖟 audio_ISR.c 🔞 media_interrupt_HAL.c 🗵 🛅 system.h
                                                                                                                                                                                8
          amplitude_operation((BUF_SIZE/N), N, record_r_buf, record_l_buf, average);
                                                                                                                                                                                <u>@</u>
           for(i = 0; i < BUF_SIZE; i = i + length_of_each_period)</pre>
               for(j = i; j < (i + length_of_each_period); j++)</pre>
                  sum = sum + (record_r_buf[j] >> 8);
//printf("%llu \n", sum);
               }
sum = sum / length_of_each_period;
average[n] = sum;*/
//printf("%llu, %u\n", sum, average[n]);
if(average[n] > max_average)
                  max_average = average[n];
               if(average[n] < min_average)</pre>
                  min_average = average[n];
          )
n = 0;
           int k:
           for(k = 0; k < N; k++)
               average[n] = ((average[n] - min_average) * max_heigh_of_plots) / (max_average - min_average);
```


خروجی شتاب دهنده سخت افزاری بر روی برد DE2 - FPGA







زمان اجرا پیاده سازی نرم افزاری



زمان اجرا پیاده سازی با شتاب دهنده سخت افزاری

