



# بسمه تعالى

# درس طراحی سیستمهای نهفته مبتنی بر FPGA آزمایش ۱: طراحی و پیادهسازی یک سیستم برای انتقال و پردازش اطلاعات

پردیس دانشکدههای فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده

دستیاران آموزشی:
علی ایمانقلی <u>ali.imangholi@ut.ac.ir</u>
عرفان ایروانی <u>Iravanierfan98@ut.ac.ir</u>
نیمسال اول ۱۴۰۱-۰۲

# مدت آزمایش: دو جلسه

# اهداف آزمایش:


- DE2 اشنایی با برد √
- ✓ آشنایی با درگاه سریال RS-232
- ✓ ارسال و دریافت سختافزاری اطلاعات با PC
- ✓ ایجاد یک سیستم کامل دیجیتال با اتصال و کنترل چند ماژول مستقل
  - ✓ آشنایی با Signal Tap Logic Analyzer

#### مقدمه

در این آزمایش به طراحی یک سیستم کامل شامل واحد ارسال و دریافت داده، واحد پردازشی و واحد نمایش اطلاعات میپردازیم. اطلاعات از طریق PC و پورت سریال به سیستم منتقل میشود و پس از پردازش، نتیجه به PC ارسال می گردد. پردازش مورد نظر اعمال فیلتر دیجیتال بر روی نمونههای داده است.

# شرح آزمایش

شمای کلی سیستم مورد نظر در این آزمایش در شکل ۱ آمده است. در این سیستم، داده از طریق درگاه سریال وارد شده و پس از پردازش (اعمال فیلتر FIR) از طریق درگاه سریال به کامپیوتر داده می شود. یک کد متلب شامل توابع ارسال و دریافت داده به همراه دستور کار بارگذاری شده است. هدف نهایی این آزمایش خواندن یک فایل صوتی، حذف نویز از آن به کمک فیلتر FIR و در نهایت ذخیره فایل خروجی است.




شکل ۱ شمای کلی آزمایش اول

مراحل زیر را به ترتیب انجام دهید:

#### ۱- ارتباط با کامپیوتر از طریق درگاه سریال

درگاه سریال یکی از ارتباطات خوب و مناسب کامپیوتر با دنیای بیرون به شمار میرود که اجازه می دهد اطلاعات به صورت دو طرفه انتقال یابد. این درگاه با استاندارد RS-232 کار می کند. اغلب کامپیوترهای شخصی یک یا دو درگاه COM برای واسط RS-232 دارند که معمولا از یک کانکتور DE9 استفاده کرده و توانایی یک انتقال تمام دوطرفه (full-duplex) را دارند. لازم به ذکر است امروزه با توجه به نیاز به سرعتهای انتقال بالاتر، درگاههای سریال RS-232 جای خود را به سایر استانداردهای ارتباط سریال و خصوصاً USB دادهاند. با این وجود نه تنها استفاده از درگاه ES-232 هنوز منسوخ نشده است، بلکه در بسیاری از مواقع به دلایل اقتصادی و فنی استفاده از ین درگاه ترجیح داده می شود.

استاندارد RS-232 و به طور صحیحتر TIA/EIA-232، مشخصات الکتریکی، مکانیکی و عملکردی سیگنالهای ارتباطی را مشخص می کند. این استاندارد اولین بار در سال ۱۹۶۲ برای استانداردسازی ارتباط میان کامپیوترها (DTEها)، مودمها (DCEها) و ایجاد امکان اتصال دستگاههای تولید شده توسط شرکتهای مختلف مخابراتی وضع شد، اما کاربردهای گسترده تری خارج از این حوزه نیز یافت. در سال ۱۹۸۳ با انتشار کامپیوترهای شخصی توسط IBM، استاندارد RS-232 در این کامپیوترها در قالب کانکتور DE9 به کار گرفته شد. شکل ۲ کانکتور DE9 و شماره ی پینهای آن را نشان می دهد.



شکل ۲ کانکتور DE9، پینها و سیگنالهای متناظر آن

<sup>&</sup>lt;sup>1</sup> Data Terminal Equipment

<sup>&</sup>lt;sup>2</sup> Data Communicating Equipment


پایههای نشان داده شده در شکل ۲ برای ارتباط با مودم استفاده می شود و در این آزمایش فقط از ۳ پایه مهم زیر استفاده می کنیم:

۱- پایه شماره ۲، RxD که همان داده سری دریافتی است.

۲- پایه شماره ۳، TxD که همان داده سری ارسالی است.

۳- پایه شماره ۵، GND که پایه زمین می باشد.

در ارتباط سریال یک بیت داده در هر لحظه ارسال می گردد، پس یک خط برای انتقال در هر جهت کافی است، اما استاندارد RS-232 پروتکل ارتباطی مشخصی را تعیین نمی کند. با این وجود در این استاندارد معمولا از پروتکل  $UART^T$  UART استفاده می شود. در این پروتکل اطلاعات به صورت بستههای داده  $\Lambda$  بیتی انتقال داده می شود به این صورت که ابتدا بیت صفرام، سپس بیت  $\Gamma$  ام و ... ارسال می گردند. توجه شود که این ارتباط به صورت آسنکرون می باشد، به این معنی که سیگنال کلاک به همراه داده ارسال نمی شود و قبل از شروع ارسال یا دریافت، فرستنده و گیرنده روی پارامترهای ارتباطی نظیر سرعت انتقال داده، فرمت داده و غیره بطور یکسان تنظیم می شوند. زمانی که انتقال داده ای روی خط ارتباطی نداریم، فرستنده روی خط مقدار  $\Gamma$  قرار می دهد. فرستنده قبل از شروع ارسال هر بایت داده، یک بیت داده با سرعت و فرمتی که قبلاً برای هر دو طرف تنظیم شده است، ارسال و دریافت می گردد. در انتها نیز فرستنده یک یا دو بیت  $\Gamma$  (با مقدار  $\Gamma$ ) به معنای اتمام ارسال  $\Gamma$  بیت، روی خط قرار می دهد. به عنوان مثال شکل  $\Gamma$  ارسال  $\Gamma$  ارسال  $\Gamma$  ارسال  $\Gamma$  ارسال  $\Gamma$  به معنای اتمام ارسال  $\Gamma$  بیت، روی خط قرار می دهد. به عنوان مثال شکل  $\Gamma$  ارسال  $\Gamma$  ارسال  $\Gamma$  ارسال  $\Gamma$  به دهد.



شکل ۳ فریم دادهی 0x1F در یروتکل UART

سرعت انتقال اطلاعات با baud rate مشخص می شود که نشان می دهد چند نمونه داده (در انتقال UART هر بیت یک نمونه محسوب می شود) در ثانیه ارسال شده است. برای مثال ۱۰۰۰ یعنی در ثانیه ۱۰۰۰ بیت

\_

<sup>&</sup>lt;sup>3</sup> Universal Asynchronous Receiver Transmitter

انتقال مییابد. به عبارت دیگر انتقال هر بیت ۱ میلی ثانیه طول می کشد. کامپیوترهای شخصی معمولاً فقط سرعتهای مشخصی از انتقال داده را پشتیبانی می کنند که برابر ۱۲۰۰، ۹۶۰۰، ۹۶۰۰ و ۳۸۴۰۰ و baud ۱۱۵۲۰۰ است. در ۱۱۵۲۰۰ هر بیت شروع، ۸ بیت داده و ارسال ۱۱ بیت (شامل یک بیت شروع، ۸ بیت داده و دو بیت خاتمه) حدود ۹۵٫۵ میکرو ثانیه طول خواهد کشید.

کد فرستنده UART در سایت درس بارگذاری شده است. شما در این آزمایش باید یک ماژول نوشته که بتواند از طریق درگاه RS\_232 با کامپیوتر در ارتباط باشد. برای این کار، گامهای زیر را طی کنید:

#### گام ۱

ماژول BaudTickGen برای تولید نرخ ۱۱۵۲۰۰ و طراحی کنید. این ماژول با دریافت پالس ساعت ۵۰ مگاهرتز و شمارش آن به تعداد مورد نیاز، در هر ثانیه باید ۱۱۵۲۰۰ پالس تیک تولید کند. توجه نمایید خروجی ماژول، پالس ساعت نیست، بلکه در هر ثانیه، از میان ۵۰ میلیون پالس ساعت، در ۱۱۵۲۰۰ پالس مقدار خروجی این ماژول بر کو در بقیه پالسها صفر است. جهت آشنایی با interface این ماژول، فایل مربوط به این ماژول بر روی سایت درس، بارگذاری شده است که در صورت نیاز، میتوانید سیگنالهای ورودی و خروجی آن را تغییر دهید.


# گام ۲

ماژول async\_transmitter، مطابق با شکل \$ داده ی \$ بیتی ورودی را با فعال شدن سیگنال \$ ماژول TxD\_start ارسال می کند. پارامترهای TxD به صورت \$ بیت داده، \$ بیت خاتمه و بدون صورت سریال از طریق خط \$ ارسال می کند. پارامترهای \$ به صورت \$ این این parity این تنظیمات معمولاً به صورت \$ امایش داده می شود. بیت parity یک تک بیت است که می تواند جهت بررسی صحت دریافت داده در سمت گیرنده استفاده شود). فرستنده در حالتی که در حال ارسال داده است از \$ TxD\_start صرف نظر می کند، اما خروجی \$ busy را در این مدت \$ نگه می دارد.

صحت عملکرد ماژول Tx را با شبیه سازی تحقیق کنید. پس از مشخص کردن تخصیص پینها، با استفاده از نرمافزارهای ارتباط سریال مانند RealTerm ،TeraTerm یا سایر نرمافزاری های مربوطه، عملکرد صحیح ماژول TX را بر روی برد DE2 تحقیق کنید.


\_

<sup>&</sup>lt;sup>4</sup> Pin Assignment



#### گام ۳

دیاگرام کلی ماژول گیرنده در شکل  $\Delta$  آمده است. در این ماژول داده از طریق خط RxD دریافت شده و به صورت بایت تبدیل می شود و روی باس  $RxD_data$  قرار می گیرد. هنگام آماده شدن داده،  $RxD_data$  به مدت یک سیکل کلاک یک می شود.



مسالهای که می تواند مشکل ساز شود، دریافت آسنکرون داده ها است. گیرنده ی UART به منظور سنکرون شدن با داده ورودی آن را با نرخی بالاتر از نرخ انتقال داده نمونه برداری می کند (مثلاً چهار برابر نرخ baud) و پس از ان با نرخ baud از سیگنال ورودی نمونه برداری می کند. ماژول async\_receiver وظیفه دریافت UART را بر عهده دارد. کلاک ورودی این ماژول دارای فرکانس ۴ برابر فرستنده است. به عبارت دیگر پارامتر oversampling عهده دارد. کلاک ورودی این ماژول دارای فرکانس ۴ برابر فرستنده است. به عبارت دیگر پارامتر کنید. این کار در گیرنده ۴ می باشد. این پالس را با ماژول BaudTickGen با پارامتر 4 paudTickGen تولید کنید. این کار منجر به شمارش متفاوت نسبت به حالت قبلی می گردد. جهت آشنایی با interface این ماژول، فایل مربوط به این ماژول بر روی سایت درس، بارگذاری شده است که در صورت نیاز، می توانید سیگنالهای ورودی و خروجی آن را تغییر دهید.

صحت عملکرد ماژول Rx را با شبیهسازی تحقیق کنید. همچنین میتوانید با استفاده از دو ماژول Tx و یک ماژول Rx، صحت عملکرد این ماژول را بر روی بورد بررسی کنید. توجه داشته باشید که باید از صحت عملکرد ماژول Rx، صحت عملکرد ماژول ۲x در گام ۲ مطمئن شده باشید. برای بررسی صحت ماژول Rx، از یک شمارنده ۸ بیتی استفاده کنید و عدد

مربوط به این شمارنده را به ورودی Tx اول متصل کنید. سپس خروجی سریال Tx به ورودی سریال Rx متصل شده و عدد شمارنده، توسط Rx دریافت می شود. برای بررسی صحت عدد دریافتی، این عدد به ماژول Tx دوم داده شده و خروجی سریال این ماژول، به پورت سریال DE2 متصل می گردد تا خروجی از طریق نرمافزارهای ارتباط سریال، قابل مشاهده باشد.

#### گام ۴

در نهایت ماژولی با نام UART بنویسید که شامل ماژولهای گیرنده، فرستنده باشد. علاوه بر تخصیص پینها مشابه گام ۲، این ماژول هنگام دریافت داده آن را بر روی LEDهای قرمز رنگ نشان می دهد. مشابه بالا با استفاده از نرم افزار دادهای را بفرستید و صحت آن را چک کنید.

## ۲- راهاندازی فیلتر FIR با استفاده از ضرایب ذخیره شده در حافظه (امتیازی)


در این بخش فیلتر FIR طراحی شده در تکلیف کامپیوتری ۱ را با پارامترهای عرض بیت ۱۶ و طول فیلتر ۶۴ استفاده می کنیم. برای ذخیره سازی ضرایب می توانید آن ها به صورت مستقیم در داخل ماژول FIR تعریف کنید. این بدین معنا است که به تعداد ضرایب، رجیستر در نظر می گیرید. توجه کنید که در این روش، صرفا لازم است به تعداد ضرایب مورد نظر و با عرض مشخص، داخل ماژول FIR رجیستر تعریف و آنها مقدار دهی اولیه کنید. روش دیگر که نمره امتیازی دارد استفاده از بلوکهای حافظه اختصاصی می باشد. برای پیادهسازی حافظه در یک FPGA هم می توان از LUT<sup>۵</sup> مورد استفاده در پیادهسازی لاجیک (روش اول) و هم از بلوکهای حافظه تخصیص داده شده در FPGA استفاده کرد. در این حافظههای اختصاصی از نوع بلوکهای مختلف (به صورت که هر کدام شامل ۴۰۹۶ بیت حافظه هستند. در این حافظهها امکان پیکربندی با اندازههای مختلف (به صورت تعداد کلمات و عرض هر کلمه) وجود دارد که اصطلاحا به آن Aspect Ratio گفته می شود. برای این کار گامهای زیر را به ترتیب انجام دهید.

\_

<sup>&</sup>lt;sup>5</sup> Look-Up Table


در گام اول یک حافظهی ROM برای ذخیرهسازی ضرایب ایجاد میکنیم و آن را تست میکنیم. بدین منظور مراحل زیر را انجام دهید:

۱) در قسمت Tools > MegaWizard Plug-In Manager ایجاد یک Tools > MegaWizard Plug-In Manager جدید را انتخاب کنید. در صفحه ی دوم در قسمت Select a megafunction from the list below، از گروه Verilog در صفحه ی دوم در قسمت ROM: 1-PORT را انتخاب کنید (شکل ۶). مطمئن شوید فایل خروجی با فرمت انتخاب شده است.



شكل ۶ انتخاب ROM: 1-PORT


۲) در صفحه بعد ساختار حافظه را به صورت ۶۴ کلمه ۱۶ بیتی انتخاب کنید. نوع حافظه را نیز M4K قرار دهید (شکل ۷).



شكل ۷ انتخاب اندازهى حافظهى ضرايب

- ۳) در صفحه ی چهارم q' output port را از حالت انتخاب خارج سازید تا رجیستر خروجی حذف گردد. استفاده از رجیستر در ورودی بلوک M4K به دلیل سنکرون بودن این بلوکها اجباری است (شکل ۸).
- ۴) ضرایب فیلتر FIR در قالب یک فایل MIF<sup>۶</sup>. (و فایل مشابهی با فرمت hex.) به همراه دستور کار در سایت قرار گرفته است. در صفحهی بعد این فایل را انتخاب کنید.
  - ۵) برای بقیه تنظیمات از مقادیر پیشفرض استفاده کنید.
- ۶) به منظور تست فایل ایجاد شده، آن را در یک ماژول نمونه گیری کنید. درگاه address را به سوئیچها و پورت q (خروجی) را به LEDها متصل کنید. پس از پروگرام کردن FPGA فایل MIF (یا فایل معادل hex) را باز کرده و از تطبیق مقادیر بر این فایل اطمینان حاصل کنید.

<sup>&</sup>lt;sup>6</sup> Memory Initialization File



شکل ۸ پیکربندی ورودی/خروجی بلوک حافظه

#### گام ۲

با اعمال تغییراتی در کد تکلیف کامپیوتری ۱ خود، حافظه تولیدی را با حافظه موجود در کد تکلیف کامپیوتری ۱ جایگزین کنید. با استفاده از تستبنچ مورد استفاده در تکلیف کامپیوتری ۱ از صحت عملکرد فیلتر مطمئن شوید. نکته مهم: حافظه تولید شده داده را یک کلاک بعد از درخواست آن به شما تحویل می دهد. در صورت نیاز، حتماً طرح فیلتر خود را متناسب با این موضوع تغییر دهید.

## ۳- راهاندازی و درستی سنجی کل سیستم

در این بخش، کل سیستم پیادهسازی و درستی سنجی خواهد شد. در حال حاضر تمامی اجزای شکل ۱ را به غیر از واحد Controller در اختیار داریم. مراحل زیر را انجام دهید تا واحد کنترلر نیز آماده گردد:

## گام ۱

واحد کنترلر را با یک ماشین حالت پیادهسازی کنید به طوری که فرآیند زیر را کنترل کند:

- (۱) در حالت بیکاری، کنترلر منتظر میماند تا دادهای از ورودی دریافت شود. هر وقت واحد گیرنده (Rx) سیگنال کنترلی سیگنال کانترلی و سیگنال کنترلی از منتشر کرد، کنترلر باید داده را به فیلتر FIR انتقال داده و سیگنال کنترلی input\_valid را به مدت یک سیکل فعال کند. چون محاسبات به صورت ۱۶ بیتی انجام میشود، باید ساختاری پیاده کنید که گیرنده پس از دو بار دریافت داده ۸ بیتی، ورودی فیلتر را فعال کند. ابتدا بسته داده ۸ بیتی با ارزش مکانی پایین ارسال می گردد.
- ۲) سپس کنترلر منتظر میماند تا محاسبات فیلتر FIR تمام شده و output\_valid فعال گردد. کنترلر باید داده خروجی ۱۶ بیتی را در قالب دو داده ۸ بیتی بفرستد و برای این کار باید از طریق سیگنالهای کنترلی tbusy و txD\_start و busy با واحد فرستنده (Tx) در ارتباط باشد. در این مرحله نیز ابتدا بسته داده ۸ بیتی با ارزش مکانی باین ارسال می گردد.
- ۳) پس از اتمام ارسال دو داده ۸ بیتی کنترلر به حالت اولیه باز می گردد و منتظر دریافت ورودی بعدی می شود.

# گام ۲

حال تمامی اجزای سیستم آماده است. در ابتدا برای یک داده از صحت کار مدار مطمئن شوید. این بدان معنی است که دوتا داده ۸ بیتی به وسیله نرمافزار (نرمافزار استفاده شده برای UART) فرستاده می شود و سپس باید جواب درست به نرم افزار برگردد. پس از آن کد متلبی که در اختیارتان قرار گرفته است را به دقت مطالعه کنید و عملکرد آن باید در گزارش شرح داده شود. سپس با استفاده از کد مطلب درستی سیستم کد را تحقیق کنید. باید خروجی فیلتر کاملا بدون نویز باشد.

برای عیبیابی سیستم می توانید از Signal Tap استفاده کنید. زمانی که سیستم دچار مشکل است و خروجی درستی ندارد، یکی از راههای رفع مشکل، استفاده از برنامهای است که بتوان به وسیله آن، سیگنالهای داخل FPGA را مشاهده کرد. به طور کلی برای مشاهده مقدار سیگنالهای داخلی، از نرم افزار های متفاوتی (analyzer) استفاده می شود. نرمافزار مورد استفاده در Quartus II ، نرمافزار مورد استفاده در استفاده در که یک سیگنال توسط کاربر به عنوان مبنا معرفی می شود و با توجه به این سیگنال، از وضعیت سایر سیگنالهای مشخص شده نمونه برداری می شود. این کار برای پیدا کردن محل خطا بسیار مناسب است. نحوه کار با Tap در سایت درس بارگذاری شده است. در صورت نیاز به اطلاعات بیشتر می توانید از منابع موجود در سایت شرکت اینتل استفاده کنید.

# ۴ - نكات پيشرفتهتر اما اساسي

#### گام ۱

برای آنکه ابزار سنتز بتواند زمانبندی مسیرهای ترکیبی بین فلیپفلاپهای مدار را به درستی در هنگام سنتز و جایابی مدار انجام دهد، نیاز به دانستن فرکانس کلاک دارد. کلاک ورودی به مدار شما فرکانس ۵۰ مگاهر تز دارد. (یک constraint file به نیاز به دانستن فرکانس کلاک ورودی ۵۰ مگاهر تز (یک عنید که فرکانس کلاک ورودی ۵۰ مگاهر تز می باشد.) برای این کار می توانید از رابط گرافیکی Quartus کمک بگیرید. بدین منظور از منوی Assignments گزینه ... TimeQuest Timing Analyzer Wizard را انتخاب کنید. در بخش Clock می توانید محدودیت مد نظر خود را اعمال کنید. محدودیت اعمال شده را در فایل sdc تولید شده مشاهده و گزارش نمایید و آن را توضیح دهید .چه محدودیتهای زمانی دیگری را می توان توسط این Wizard مشخص کرد؟

## گام ۲

Routing کلاک معمولاً با بقیه سیگنال ها متفاوت است (چرا؟). بنابراین باید به ابزار سنتز گفته شود که کدام سیگنال کلاک می باشد که آن را بر روی مسیرهای از پیش مشخص کلاک در FPGA سنتز نماید.

این کار در Quartus II به صورت خودکار انجام می شود (این ابزار سنتز چگونه کلاک را شناسایی می کند و این کار را انجام می دهد؟ اگر کلاک های شناسایی شده در مدار بیشتر از مسیرهای از پیش مشخص شده در FPGA باشد با چه منطقی مناسب ترین سیگنالها را برای انتقال روی شبکه های کلاک شناسایی می کند؟)

حال شما باید این کار را دستی انجام دهید. برای این کار باید خودکار Quartus II را خاموش کنید. (چگونه؟) سپس کلاک مورد نظر را به عنوان کلاک معرفی کنید. جهت راهنمایی به مرجع [1] مراجعه کنید. در بعضی از FPGA ها با توجه به محدودیتهای موجود در طراحی باید این کار را انجام داد.

#### خواستهها:

- توضیحات مربوط به عملکرد هر یک از ماژولها گزارش شود.
- کد پیادهسازی سختافزاری ماژول تولیدکننده baud را ارسال نمایید.
  - کد پیادهسازی سختافزاری ماژول گیرنده را ارسال نمایید.
  - کد پیادهسازی سختافزاری سیستم کلی را ارسال نمایید.
  - پاسخ مربوط به سوالات داخل متن در گزارش آورده شود.

#### نكات مهم:

۱) رعایت استایل کدنویسی ارائه شده در کلاس ضروری است.

۲) نیازی به گزارش تمامی مراحل انجام آزمایش نیست اما اهداف، کلیات، مقدار پارامترهای مختلف، شرایط
 درستی سنجی، نتیجه ی درستی سنجی و سایر نکات مهم را حتماً در گزارش خود قید نمایید.

۳) آپلود فایلهای شبیهسازی به همراه فایل گزارش ضروری است.

#### مراجع

[1] "How do I assign a clock in my design to use specific global, regional, dual-regional, or periphery clock networks?" Online: <a href="https://www.altera.com/support/support-resources/knowledge-base/solutions/rd09282011">https://www.altera.com/support/support-resources/knowledge-base/solutions/rd09282011</a> 171.html

موفق باشيد