



بسمه تعالى

درس طراحی سیستمهای نهفته مبتنی بر FPGA آزمایش ۴: طراحی یک شتابدهندهی سختافزاری با رابط Avalon

پردیس دانشکدههای فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده

دستياران آموزشي:

n.aghapour.s@gmail.com aflt1998@gmail.com bakhtazad.v@gmail.com نگار آقاپور علی فلاحتی وصال بخت آزاد

نيمسال اول ۱۴۰۲ - ۱۴۰۱

مدت آزمایش: چهار جلسه

اهداف آزمایش:

- √ آشنایی با رابط Avalon و مفاهیم پیشرفته در Nios II
 - ✓ آشنایی با طراحی یک شتابدهندهی سختافزاری
- √ آشنایی با چگونگی اضافه کردن یک جز جدید به سیستم در ابزار Qsys

مقدمه


در این آزمایش با مفهوم شتاب دهی سخت افزاری آشنا خواهید شد. شتاب دهنده های سخت افزاری مدارهایی هستند که به منظور برداشتن وظایف خاصی از دوش پردازنده طراحی شده اند. برای مثال انجام بی درنگ الگوریتم محاسبه FFT در اندازه های بزرگ توسط نرم افزار غیر ممکن است. با سپردن این کار به سخت افزار، اولاً سخت افزار می تواند همان کار را در زمان کمتری انجام دهد (مشابه روند مشاهده شده با دستورات اختصاصی) و ثانیاً نرم افزار همزمان به انجام سایر وظایف پردازشی خود می پردازد (بر خلاف روند دستورات اختصاصی).

.

¹ Hardware Acceleration

شرح آزمایش

شکل ۱ سیستم نمونه با شتابدهنده سختافزاری را نشان میدهد. تنها تفاوت این شکل با سیستم محلیات دستور انجام عملیات در وجود واحد شتابدهنده سختافزاری است. این شتابدهنده پس از دریافت دستور انجام عملیات مورد نظر، میتواند در صورت لزوم مستقیماً از طریق باس Avalon با سایر واحدهای سختافزاری نیز در ارتباط باشد.




شکل ۱ – یک سیستم نهفته با شتاب دهنده ی سخت افزاری.

بخشهای زیر را به ترتیب انجام دهید.

۱- طراحی سیستم مورد نظر به صورت نرمافزاری

در این بخش بر پایه سیستم DE2 Media Computer و نرمافزاری که در آزمایش دوم طراحی کردهاید، در Nios در این بخش بر پایه سیستم DE2 Media Computer سیستمی پیاده کنید که:

- با کلیک روی دکمه ی ۱۰، Record ثانیه از صدای ورودی ضبط شود. سپس متوسط اندازه دامنه سیگنال در N بازه با زمان ۱۰/N ثانیه، به صورت مستطیلهای کنار هم رسم شود. برای رسم این نمودار تابع در N بازه با زمان ۱۰/N ثانیه، به صورت مستطیلهای کنار هم رسم شود. برای رسم این نمودار تابع در Plot_Audio را بنویسید و آن را پس از اتمام ضبط صدا فراخوانی کنید. کد شما باید با هر N دلخواهی کار کند.
- با کلیک روی دکمه ی Play، همراه با پخش صدای ضبط شده، مستطیلهایی در زیر مستطیلهای میانگین نمایش داده شود که نشانگر مکان فعلی پخش صدا باشد (شکل ۲).



شکل ۲ - نمونهای از رابط گرافیکی سیستم مورد نظر.

توجه نمایید که نمونههای 7 بیتی صدا در بیتهای MSB از آرایههای 7 بیتی 1_{buf} و 1_{cut} دخیره شده است. بنابراین برای جمع اندازه نمونهها لازم است از متغیر با عرض بیت بالاتر (9 بیتی در نرمافزار) استفاده کنید. توجه زمان اجرای الگوریتم محاسبه دامنه متوسط را برای مقایسههای بعدی اندازه بگیرید و در گزارش ذکر کنید. توجه

کنید که این کار حتما و حتما با استفاده از کتابخانههای مرتبط با زمان انجام شده و روند طی شده برای به دست آوردن زمان به طور کامل گزارش شود.


نکته: یکی از HALهای استفاده شده برای اندازه گیری زمان timestamp_timer میباشد. توجه داشته باشید که برای استفاده از این HAL لازم است ابتدا در تنظیمات پروژه BSP در بخش نرمافزاری، سختافزاری که میخواهید با این HAL مرتبط شود (برای مثلا Timer Timer) را مشخص کنید. سپس میتوانید در کد خود با استفاده از توابع کتابخانه alt_timestamp.h زمان را محاسبه کنید.

۲- طراحی شتابدهنده سختافزاری

در این بخش به طراحی سختافزار شتابدهنده و انجام عملیات بخش ۱ با استفاده از این سختافزار خواهیم پرداخت. در شکل ۳ شمای کلی مدار جانبی سختافزار محاسبه متوسط دامنه رسم شده است که میبایست به سیستم DE2 Media Computer اضافه شود. این شتابدهنده شامل سه بخش است: مدار محاسبه دامنه، یک Avalon Slave سیستم Avalon Master فود. آدرس حافظه شروع بافر رابط Avalon Slave و یک رابط Avalon Master پردازنده از طریق رابط Master خود، آدرس حافظه شروع بافر صدای راست (Right Addr.) و چپ (Left Addr.) بآدرس مکان ذخیرهسازی جواب (Out Addr.) تعداد بازهها صدای راست (Size) و چپ (Size) را در اختیار رابط Slave مدار محاسبه دامنه قرار می دهد. با نوشتن مقدار یک در رجیستر Go مدار محاسبه دامنه، کار خود را شروع می کند. این مدار از طریق رابط Master خود، دادههای داخل بافرهای صدا را از حافظه خوانده و پردازش می کند. پس از اتمام پردازش، نتیجه را در آدرسی از حافظه که توسط پردازنده مشخص شده است (Out Addr.)، ذخیره کرده و سیگنال Done را فعال می کند. پردازنده به صورت golling مقدار این سیگنال را بررسی کرده و به محض یک شدن آن، مستطیلهای بیانگر دامنه سیگنال را رسم می کند. همانطور که مشاهده می شود، این روند مشابه عملیات Master است با این تفاوت که جهت سهولت کار از وقفه استفاده نشده و به جای آن از golling سیگنال عملیات بررسی زمان اتمام کار شتاب دهنده کار از وقفه استفاده نشده و به جای آن از golling سیگنال عملی و کنید. توجه کنید. توجه کنید که رعایت این ساختار ایل برست کد خود می توانید از کدهای پیوست شده استفاده کنید.

-

² Direct Memory Access



شكل ٣ - شماى كلى مدار جانبي محاسبهي متوسط دامنه.

۱-۲- رابط Avalon Memory-Mapped و رفتار آن

به منظور طراحی و درستی سنجی رابط Slave و Slave لازم است با پروتکل مورد استفاده در گذرگاه Avalon و مختلفی داشته باشید. گذرگاه Avalon یک رابط استاندارد و راحت برای اتصال واحدهای سختافزاری درون FPGA است که انواع مختلفی مانند Streaming و Streaming را شامل می شود. در این آزمایش از رابط FPGA استفاده خواهیم کرد. انتقال داده بین دو ماژول Master و Slave با استفاده از این Avalon Memory-Mapped استفاده خواهیم کرد. انتقال داده بین دو ماژول writedata و readdata write read waitrequest ،address انجام می گیرید. از آنجایی که آغاز گر عملیات خواندن و نوشتن، ماژول Master می باشد، از وضعیت ماژول Slave بی اطلاع بوده که ممکن است قادر به پاسخگویی نباشد. در این صورت سیگنالها در آزمایش چهارم، در ادامه توضیح داده خواهند هماهنگ کننده این ارتباط است. نحوه استفاده از این سیگنالها در آزمایش چهارم، در ادامه توضیح داده خواهند

با توجه به توضیحات داده شده مراحل زیر را به ترتیب انجام دهید:

Avalon Memory-Mapped Slave طراحي رابط

همانطور که در شکل ۴ نشان داده شده است، در سیستم مبتنی بر Nios II برای ارتباط میان پردازنده و سایر اجزا از گذرگاه Avalon استفاده می شود که در آن پردازنده ی Nios II نقش Avalon (پایه) را دارد. برای آنکه دستورات لازم توسط پردازنده به شتاب دهنده سخت افزاری ارسال شود، لازم است شتاب دهنده شامل یک رابط دستورات لازم توسط پردازنده به شتاب دهنده سخت افزاری ارسال شود، لازم است شتاب دهنده شامل یک رابط Slave (پیرو) باشد. در این بخش لازم است یک رابط Slave

قابلیت خواندن از رجیسترهای شکل ۴ و نوشتن در آنها را داشته باشد. این رجیسترها را در بخش بعد استفاده خواهیم کرد. این رابط و فایل testbench مربوطه را به کمک Modelsim (یا هر محیط شبیه سازی سختافزار دیگر) طراحی و درستی سنجی کنید.


Slave Address	31	3012	111	0	
00	Done	Size	Num	Go	Config. Reg.
01					Right Addr.
10					Left Addr.
11			_	•	Out Addr.

شکل ۴ - رجیسترهای مورد استفاده در رابط Slave.

نکته مهم: هنگام پیادهسازی رابط Slave جهت سهولت تشخیص واسطها توسط Qsys، اسامی تمامی سیگنالهای آن را با پیشوند _avs_avalonslave مانند avs_avalonslave انتخاب کنید (لیست کامل در اسلایدهای درس موجود است).

در این قسمت پروژه، رابط Slave شما نیازی به انتشار waitrequest ندارد، زیرا فرض بر این است که می تواند در این قسمت پروژه، رابط Slave شما نیازی به انتشار waitrequest یک کلاک یا تعداد کلاک ثابتی پاسخ دهد (و باید این کار را انجام دهد). شکل ۵ زمان بندی مورد نیاز در گذرگاه chipselect را (با عملکرد بدون waitrequest و با Wait Cycle=0) نشان می دهد. دقت کنید سیگنال Avalon که در طول انتقال خواندن/نوشتن فعال می شود، در این شکل نشان داده نشده است. همچنین بر خلاف این شکل، طرح شما می تواند Wait Cycle غیر صفر برای خواندن یا نوشتن داشته باشد. روند شکل ۵ بدین صورت است:

- ۱) Master سیگنالهای read و read را روی لبه بالارونده کلاک منتشر می کند. در همان سیکل، Slave سیگنالهای read می کند و decode می کند و readdata را ارائه می کند.
- ۲) readdata سیگنال readdata را روی لبه بالارونده کلاک میخواند و آدرس و سیگنالهای کنترلی را غیر فعال میکند. در این لحظه انتقال پایان مییابد.
 - ۳) هیچ سیگنال کنترلی منتشر نمیشود.
- ۴) write بسیگنالهای write address و write و write و write بالارونده کلاک منتشر می کند. سیگنالهای Master (۴ Master ثابت باقی مانده و Slave آنها را decode می کند.
- هddress ،writedata را روی لبه بالارونده کلاک می گیرد. Master سیگنالهای writedata را روی لبه بالارونده کلاک می گیرد. writedata را غیر فعال می کند و انتقال پایان می یابد.



شکل ۵ - زمانبندی Avalon برای انتقال خواندن و نوشتن بدون سیگنال waitrequest.

ا-۲-۲ درستی سنجی سیستم به کمک سوئیچها و ${ m LED}$ های روی برد (اختیاری و در صورت نیاز)


قسمت زیر خواسته اصلی آزمایش نیست و صرفا جهت درستیسنجی قرار گرفته است. لذا در صورتی که در انجام آزمایش به مشکلی خوردید که نتوانستید آن را رفع کنید به سراغ این قسمت بروید.

۲-۳ طراحی رابط Y-۳

در این بخش رابط Master را برای ارتباط با کنترلر حافظه SDRAM پیادهسازی خواهیم کرد. مدار بخش قبل را به گونهای تغییر دهید که با نوشتن در رجیستر Go (توسط پردازنده) به تعداد مشخص شده (Num) از آدرس به گونهای تغییر دهید که با نوشتن در رجیستر (Left Addr.) را خوانده و جمع کند و نتیجه را در آدرس خروجی (Right Addr.) بنویسد. پس از این کار سیگنال Done فعال می شود. پس از ساخت و انتقال سیستم به FPGA، با نوشتن نرمافزار مناسب، صحت عملکرد آن را تست کنید.

نکته: در طراحی رابط Master در نظر داشته باشید که سیگنال waitrequest می تواند توسط کنترلر Master تا Slave در واقع در ارتباط بین Master و Slave توسط Avalon Memory-Mapped و منتشر شود. در واقع در ارتباط بین Master و Master توسط پر waitrequest و اقبل از لبه بالارونده کلاک منتشر کند. بدین لبه کلاک قادر به پاسخ گویی نباشد، می تواند سیگنال waitrequest را قبل از لبه بالارونده کلاک منتشر کند. بدین ترتیب انتقال اطلاعات به تأخیر می افتد و Master، آدرس و سیگنال های کنترلی را تا غیرفعال شدن waitrequest ثابت نگه می دارد. برای آشنایی بیشتر با رابط Avalon به اسلایدهای درس و در صورت نیاز به فصل ۳ از مرجع کنید.


مشابه بخش قبل، اسامی سیگنالهای مربوط به رابط Master را با پیشوند [signal] وارد مشابه بخش فبل، اسامی سیگنال Avalon را برای انتقال خواندن و نوشتن به همراه سیگنال Avalon نشان می دهد.



شکل ۶ - زمانبندی Avalon برای انتقال خواندن و نوشتن به همراه سیگنال waitrequest.

در شکل ۷ یک نمونه زمانبندی سیگنالها برای ارتباط Master شتابدهنده با حافظه برای در ک بهتر رفتار این ارتباط آمده است. توجه کنید که رفتار ماژول شما می تواند متفاوت با این مثال بوده و این فقط یک نمونه است.

در این شکل left و right و داده بافرهای چپ و راست و out آدرس و داده خروجی میباشد. فرض شده است که تعداد دادهها در هر بازه (size) برابر ۲ میباشد. همچنین دقت شود که در این شکل فرض شده است که در که تعداد دادهها در هر بازه (component داخل ابزار وsys)، روش آدرسدهی برای رابط Master به جای در کد شتابدهنده و در تنظیمات component داخل ابزار وsys، روش آدرسدهی برای رابط Y۲ بیتی، با گامهای ۴تایی در Word به این است که در نتیجه، دسترسی به رجیسترهای ۲۲ بیتی، با گامهای ۴تایی در آدرس امکان پذیر خواهد بود (واحد آدرس یک Symbol ۸ بیتی است.).



شكل ۷ - زمانبندى رابط Master شتاب دهنده براى ارتباط با حافظه.

۲-۴ طراحی مدار محاسبه دامنه

مطابق توضیحات بخشهای قبل، مداری طراحی کنید که با دریافت آدرس بافر راست و چپ صدا، آدرس قرارگیری نتیجه عملیات، تعداد بازههای محاسبه ی دامنه و تعداد نقاط هر بازه، پس از نوشتن یک در رجیستر Go شروع به کار کرده، مجموع قدر مطلق دادهها را در هر بازه محاسبه کرده و در مکان مربوطه در آدرس نتایج بنویسد. در انتهای کار سیگنال Done، یک میشود. عملکرد این سیستم باید دقیقاً مشابه بخش ۱ (بخش طراحی نرمافزاری) باشد. با انتقال سیستم طراحی شده به FPGA، سرعت عملکرد سختافزار خود را نسبت به نرمافزار بسنجید و باشد. با انتقال سیستم طراحی شده به گزارش کنید. توجه نمایید که عملکرد و اعداد بدست آمده توسط نرمافزار و شتاب دهنده دقیقاً باید یکسان باشند. همچنین برای ارتباط با سختافزار نوشتن مستقیم در رجیسترها صحیح نبوده و منجر به کسر نمره خواهد شد.

ابتدا HAL مورد نیاز برای ارتباط با سختافزار خود را بسازید و سپس با استفاده از توابع آن، کد اصلی را بنویسید. تابعی که در نهایت باید در کد اصلی استفاده شود در پیوست با نام amplitude_calculation.c قرار داده شده است. کتابخانه خواسته شده را در یک فایل با نام amplitude_circute.h به صورت جداگانه بنویسید و به فایلهای پروژه اضافه کنید (این بخش خواسته ی آزمایش می باشد).

به صورت خلاصه در بخش ۲ قدمهای زیر باید انجام شوند:

• طراحی رابط Avalon Memory-Mapped Slave و قراردادن کد توصیف سختافزاری آن در فایل accelerator slave.v

- طراحی رابط Avalon Memory-Mapped Master و قراردادن کد توصیف سختافزاری آن در فایل accelerator master.v
 - طراحی مدار محاسبه دامنه و قراردادن کد توصیف سختافزاری آن در فایل accelerator.v
- ساخت HAL مورد نیاز برای ارتباط با شتاب دهنده سخت افزاری طراحی شده و قراردادن کد توابع مربوط به آن در کتابخانه با عنوان amplitude_circute.h
- استفاده از توابع داخل HAL ساخته شده در فایل amplitude_calculation.c برای راهاندازی شتاب دهنده سختافزاری طراحی شده
- سنتز و پیادهسازی سختافزار توصیف شده در قالب یک شتابدهنده برای پردازنده Nios II بر روی FPGA
 - نوشتن کد نرمافزاری و انجام عملیات زیر:
- o صدازدن تابع ()amplitude_operation برای راهاندازی شتابدهنده سختافزاری و محاسبه بازه زمانی از قبل از شروع راهاندازی شتابدهنده تا بعد از اتمام کار آن.
- انجام عملیات محاسبه دامنه به صورت نرمافزاری (بخش ۱) و محاسبه بازه زمانی لازم برای انجام
 آن
 - مقایسه زمان محاسبات به صورت سختافزاری با محاسبات به صورت نرمافزاری

بخش امتیازی (٪۲۰): رابط Master را به گونهای طراحی کنید که امکان Burst داشته باشد. از Burst بخش امتیازی (٪۲۰): رابط Master را به گونهای طراحی کنید که امکان Go تا صدور سیگنال Done را در هر حداکثر ۱۶ تایی برای انتقال داده استفاده کنید. فاصله بین گرفتن سیگنال Go تا صدور سیگنال Burst را در هر دو حالت با و بدون Burst با اضافه کردن یک شمارنده اندازه گرفته و باهم مقایسه نمایید.

خواستهها:

- کد تابع قسمت نرمافزاری به صورت پیوست جداگانه
- کد تابع قسمت سختافزاری به صورت پیوست جداگانه
- زمان اجرای کد نرمافزاری به همراه روش به دست آوردن آن
- زمان اجرای کد سختافزاری به همراه روش به دست آوردن آن
- کدهایی که به عنوان HAL برای ارتباط با سختافزار نوشته شدهاند به صورت پیوست جداگانه
 - کدهای سختافزاری نوشته شده

- تصاویری از نتایج شبیه سازی کدهای سخت افزاری (از طریق نرم افزارهای جداگانه مانند ModelSim)
 - پاسخ مربوط به سوالات داخل متن در گزارش آورده شوند.

نكات مهم:

پیروی از قالب خاصی در گزارش مد نظر نیست، اما ترجیحاً از قالب ارائه شده برای تکالیف کامپیوتری استفاده نمایید.

مراجع

[1] Altera, "Avalon Interface Specification", Chapter 3: Avalon Memory-Mapped Interfaces, May 2007. Available: http://www.altera.com/literature/manual/mnl_avalon_spec_1_3.pdf

موفق باشيد