## به نام خدا





دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر

# شبیه سازی شی گرای سیستم های الکترونیکی تمرین شماره ۱

محمد تقی زاده گیوری

زمستان ۱۴۰۱

### بخش A

ابتدا در یک حلقه با استفاده از دستور ()getline، خط به خط کد وریلاگ داده شده را می خوانیم:

بر اساس ابتدا خط خوانده شده، میفهمیم که در این خط از کد وریلاگ wire، گیت and ،not یا... تعریف شده است:

```
if(current_line_of_verilog_code.substr(0, 5) == "input")

if(current_line_of_verilog_code.substr(0, 4) == "wire")

if(current_line_of_verilog_code.substr(0, 3) == "not")

if(current_line_of_verilog_code.substr(0, 3) == "not")

if(current_line_of_verilog_code.substr(0, 4) == "nand")

if(current_line_of_verilog_code.substr(0, 4) == "nand")
```

سپس برای بدست آوردن اسامی سیم های تعریف شده یا سیم های ورودی و خروجی گیت ها، ادامه خط خوانده شده را با استفاده از تابع ()substr در نظر گرفته و سپس با استفاده از تابع ()strtok، اسامی که با حرف ',' از هم جدا شدند (که اسامی سیم ها یا سیم های ورودی خروجی گیت ها هستند) را بدست می آوریم:

```
vector<string> extract_gate_wires(string current_line_of_verilog_code)
{
    string gate io = current_line of_verilog_code.substr(current_line_of_verilog_char gate_inputs_output[gate_io.size() + 1];
    strcpy(gate_inputs_output, gate_io.c_str());

vector<string> gate_wires_names;

char *wire = strtok(gate_inputs_output, ",");

while(wire != NULL)
{
    string gate_wire = wire;
    gate_wires_names.push_back(gate_wire);

wire = strtok(NULL, ",");
}
return gate_wires_names;
}
```

حال هم نوع گیت بدست آمده است و هم اسامی سیم های ورودی خروجی گیت بدست آمده است، پس از گیت متناظر یک instance گرفته و سیم های ورودی خروجی آن را بر اساس اسامی سیم های ورودی و خروجی گیت که بدست آوردیم، مقداردهی می کنیم:

```
NOT new not gate = NOT();
new not gate.ios(&Wires[find(wires_names, gate_wires_names[0])], &Wir
not gates.push back(new not gate);

if(gate_wires_names.size() == 3)
{
    NAND new nand gate = NAND(2);
    new nand_gate.ios(&Wires[find(wires_names, gate_wires_names[0])],
    nand_gates.push_back(new_nand_gate);
}

else if(gate_wires_names.size() == 4)
{
    NAND new nand_gate = NAND(3);
    new nand_gate.ios(&Wires[find(wires_names, gate_wires_names[0])],
    nand_gates.push_back(new_nand_gate);
}

else
{
    NAND new nand_gate = NAND(4);
    new nand_gate.ios(&Wires[find(wires_names, gate_wires_names[0])],
    nand_gates.push_back(new_nand_gate);
}

NAND new nand_gate = NAND(4);
    new nand_gate.ios(&Wires[find(wires_names, gate_wires_names[0])],
    nand_gates.push_back(new_nand_gate);
}
```

این کار را آنقدر ادامه می دهیم تا به خطی برسیم که در انتها آن '; ' باشد که به معنای اتمام دستور می باشد:

```
144
145 | ile(current_line_of_verilog_code[current_line_of_verilog_code.size() - 2] != ';')
```

در آخر یک سری wire، گیت and ،not و ... بدست می آید که گیت های کد وریلاگ داده شده است و در vector ای از wire، گیت and ،not و ... ذخیره می شوند:

```
4  vector<string> wires_names;
5  vector<string> output_wires_names;
6  vector<Wire> Wires;
7
8  vector<AND> and_gates;
10  vector<XOR> xor_gates;
11  vector<NOR> nor gates;
12  vector<NAND> nand_gates;
12  vector<NAND> nand_gates;
```

## بخش B

بعد از تبدیل کردن کد وریلاگ داده شده به لیستی از گیت هایی که توسط ++C شناخته شده هستند. با فرخوانی متد(method) evl برای هر کدام از گیت های ساخته شده، کد وریلاگ داده شده شبیه سازی می شود. فراخوانی متد evl می تواند به ترتیب های مختلفی صورت گیرد که ۵ سناریو از ترتیب های مختلف آن در زیر بیان شده است:

#### سناريو ١

```
// initializing verilog module inputs(all inputs are set to 1)
char input values of verilog module[36];
for(int i = 0; i < 3\overline{6}; i + 4
     input values of verilog module[i] = '1';
convert verilog to cpp(input values of verilog module, "c432.v");
for(int i = 0; i < not gates.size(); i++)
    not_gates[i].evl();</pre>
     int i = 0; i < and and gates[i].evl()
for(int
                     < and gates.size(); i++)
for(int
                      < xor_gates.size(); i++)
     xor gates[i].evl()
for(int i = 0; i < nor gates.size(); i++)
    nor gates[i].evl();</pre>
for(int i = 0; i < nand gates.size(); i++)
     nand gates[i].evl();</pre>
// printing the values of output wires
for(int i = 0; i < output_wires names.size(); i++)
   cout << output_wires_names[i] << " = " << Wires[find(wires_names,</pre>
```

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_A_to_B$ ./a.out
N223 = X
N329 = X
N370 = X
N421 = X
N430 = X
N431 = X
N432 = X
```

همان طور که میبینید از جایی که ++C به صورت procedural است، در صورتی خروجی های مدار درست خواهند بود، که، ترتیب فراخوانی متد evl گیت ها، با ترتیب خاصی باشد. در نتیجه چون این ترتیب خاص در این سناریو رعایت نشده، خروجی ها درست ساخته نشده

و در نتیجه بعضی از خروجی ها مقدار شان نامعلوم (X) می شود.

#### سناریو ۲

```
int main ()
{
      // initializing verilog module inputs(all inputs are set to 1)
      char input values of verilog_module[36];
for(int i = 0; i < 36; i++)
   input_values_of_verilog_module[i] = '1';</pre>
      convert verilog to cpp(input values of verilog module, "c432.v");
     // gates evaluation in random order(scenario 2)
      for(int i = 0; i < and_gates.size(); i++)
    and_gates[i].evl();</pre>
      for(int i = 0; i < not gates.size(); i++)
    not gates[i].evl();</pre>
                              < xor_gates.size(); i++)
      for(int
            xor_gates[i].evl()
     for(int i = 0; i < nor gates.size(); i++)
    nor gates[i].evl();
for(int i = 0; i < nand gates.size(); i++</pre>
                           i < nand gates.size(); i++)
            nand gates[i].evl();
     // printing the values of output wires
      for(int i = 0; i < output_wires names.size(); i++)
    cout << output_wires_names[i] << " = " << Wires[find(wires_names,</pre>
      return 1:
```

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_A_to_B$ ./a.out
N223 = X
N329 = X
N370 = X
N421 = X
N430 = X
N431 = X
N432 = X
```

همان طور که میبینید از جایی که C++ به صورت procedural است، در صورتی خروجی های مدار درست خواهند بود، که، ترتیب فراخوانی متد evl گیت ها، با ترتیب خاصی باشد. در نتیجه چون این ترتیب خاص در این سناریو رعایت نشده، خروجی ها درست ساخته نشده و در نتیجه بعضی از خروجی ها مقدار شان نامعلوم (X) می شود.

```
int main ()
{
     // initializing verilog module inputs(all inputs are set to 1)
     char input values of verilog module[36];
     for(int i = 0; i < 36; i++)
   input_values_of_verilog_module[i] = '1';</pre>
     convert verilog to cpp(input values of verilog module, "c432.v");
     for(int i = 0; i < and gates.size(); i++)
    and_gates[i].evl();</pre>
     for(int i = 0; i < xor gates.size(); i++)
          xor gates[i].evl()
          (int i = 0; i < not
not gates[i].evl()
     for(int
                         < not gates.size(); i++)
     for(int i = 0;
                        i < nor gates.size(); i++)</pre>
          nor_gates[i].evl()
     for(int i = 0; i < nand gates.size(); i++)
          nand gates[i].evl();
     // printing the values of output wires
     for(int i = 0; i < output_wires names.size(); i++)
   cout << output_wires_names[i] << " = " << Wires[find(wires_names,</pre>
     return 1:
```

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_A_to_B$ ./a.out
N223 = X
N329 = X
N370 = X
N421 = X
N430 = X
N430 = X
N431 = X
N432 = X
```

همان طور که میبینید از جایی که C++ به صورت procedural است، در صورتی خروجی های مدار درست خواهند بود، که، ترتیب فراخوانی متد evl گیت ها، با ترتیب خاصی باشد. در نتیجه چون این ترتیب خاص در این سناریو رعایت نشده، خروجی ها درست ساخته نشده و در نتیجه بعضی از خروجی ها مقدار شان نامعلوم (X) می شود.

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_A_to_B$ ./a.out
N223 = X
N329 = X
N370 = X
N421 = X
N430 = X
N431 = X
N432 = X
```

همان طور که میبینید از جایی که C++ به صورت procedural است، در صورتی خروجی های مدار درست خواهند بود، که، ترتیب فراخوانی متد evl گیت ها، با ترتیب خاصی باشد. در نتیجه چون این ترتیب خاص در این سناریو رعایت نشده، خروجی ها درست ساخته نشده و در نتیجه بعضی از خروجی ها مقدار شان نامعلوم (X) می شود.

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work

1/Part_A_to_B$ ./a.out

N223 = 0

N329 = 0

N370 = 0

N421 = 0

N430 = 1

N431 = 1

N432 = 1
```

در این سناریو بر خلاف سناریو های قبلی، ترتیب گیت ها را مطابق با ترتیب گیت ها، در کد وریلاگ داده شده، در نظر گرفتیم. درنتیجه از جایی که ترتیب فراخوانی گیت ها مطابق با ترتیب درستشان است، این دفعه خروجی های درست دیده می شوند.

## بخش C

ابتدا در class گیت ها، یک flag به نام changed\_flag تعریف می کنیم. که بیان گر این است که خروجی گیت نسبت به آخرین مقدار خود(last\_value) تغییر کرده است یا خیر:

سپس در متد evl تمامی گیت ها، پس از محاسبه شدن خروجی گیت، ابتدا بررسی می کنیم که آیا خروجی محاسبه شده متفاوت از آخرین مقدار خروجی (last\_value) هست یا خیر، در صورتی که خروجی محاسبه شده متفاوت از خروجی قبلی گیت باشد، درنتیجه خروجی گیت تغییر کرده است و مقدار changed\_flag را برابر با 1 می کنیم و در غیر این صورت خروجی گیت تغییر نکرده است و مقدار changed\_flag را برابر با 0 قرار می دهیم:

95 changed\_flag = (o1->get\_value() != last\_value) ? 1 : 0;
در انتها، آخرین مقدار خروجی(last\_value) را آپدیت کرده و برابر با خروجی محاسبه شده در متد evl قرار می دهیم.

96 last\_value = o1->get\_value();

## بخش D

در یک حلقه متد evl گیت ها را فرخوانی می کنیم.

X یا 1 گیت هایی که ورودی آن ها آماده است، با فراخوانی evl، خروجی شان محاسبه شده و از X به X یا 1 تغییر می کند. درنتیجه changed\_flag آن ها برابر با 1 می شود.

سپس در تکرار بعدی حلقه، ورودی برخی از گیت ها (که در واقع خروجی گیت هایی بود که در تکرار قبلی حلقه محاسبه شد) آماده شده است و با فراخوانی evl خروجی برخی دیگر از گیت ها هم محاسبه می شود. در نتیجه پس از مدتی ورودی تمامی گیت ها آماده شده و خروجی گیت ها و مدار محاسبه می شود. در این حالت با فراخوانی evl مقدار خروجی گیت، دوباره همان مقدار قبلی شده و تغییر نمی کند. در نتیجه changed\_flag برابر با 0 می شود.

بنابر توضیحات فوق در یک حلقه آنقدر متد evl گیت ها را فراخوانی می کنیم تا changed\_flag تمامی گیت ها 0 شود و همه گیت ها خروجی شان محاسبه شده باشد.

## بخش Ε

سناريو ١

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_C_to_E$ ./a.out
N223 = 0
N329 = 0
N370 = 0
N421 = 0
N430 = 1
N431 = 1
N432 = 1
```

همان طور که مشاهده می کنید همان ترتیبی که در قسمت B برخی خروجی ها را برابر با X نشان داد در اینجا دیگر ترتیب مهم نبوده و خروجی های درست، بر اساس ورودی(که تمامش را برابر با A کردیم) محاسبه شده است.

سناریو ۲

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_C_to_E$ ./a.out
N223 = 0
N329 = 0
N370 = 0
N421 = 0
N430 = 1
N431 = 1
N432 = 1
```

همان طور که مشاهده می کنید همان ترتیبی که در قسمت B برخی خروجی ها را برابر با X نشان داد در اینجا دیگر ترتیب مهم نبوده و خروجی های درست، بر اساس ورودی(که تمامش را برابر با A کردیم) محاسبه شده است.

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_C_to_E$ ./a.out
N223 = 0
N329 = 0
N370 = 0
N421 = 0
N430 = 1
N431 = 1
N432 = 1
```

همان طور که مشاهده می کنید همان ترتیبی که در قسمت B برخی خروجی ها را برابر با X نشان داد در اینجا دیگر ترتیب مهم نبوده و خروجی های درست، بر اساس ورودی(که تمامش را برابر با A کردیم) محاسبه شده است.

#### سناريو ۴

```
artyataghtzadeh@artyataghtzadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_C_to_E$ ./a.out
N223 = 0
N329 = 0
N370 = 0
N421 = 0
N430 = 1
N431 = 1
N432 = 1
```

همان طور که مشاهده می کنید همان ترتیبی که در قسمت B برخی خروجی ها را برابر با X نشان داد در اینجا دیگر ترتیب مهم نبوده و خروجی های درست، بر اساس ورودی(که تمامش را برابر با A کردیم) محاسبه شده است.

```
ariyataghizadeh@ariyataghizadeh-VirtualBox:~/Object_Oriented - Navabi/Home Work
1/Part_C_to_E$ ./a.out
N223 = 0
N329 = 0
N370 = 0
N421 = 0
N430 = 1
N431 = 1
N432 = 1
```

همان طور که مشاهده می کنید خروجی ها برابر با خروجی هایی شد که هنگام اجرا با ترتیب درست در بخش B دریافت کردیم که نشان از درست بودن خروجی نشان داده شده در این حالت است.