### Universidad ICESI

## FACULTAD DE INGENIERÍA

## PERIODO ACADEMICO: 2024-1



FECHA ASIGNACIÓN: Semana 8

Docente: Ing. Juan Palacios M.Sc Taller 3.

elsif rising\_edge(clk) then



David Dulce A00398802 Santiago Gomez Robledo A00400756


ENTREGABLE: 07/11/2024

### MÁXIMO GRUPOS DE 2

1. Modifique el ejercicio del semáforo de la clase pasada, tal que la secuencia sea ROJO-AMARILLO-VERDE-AMARILLO-ROJO, los tiempos y el numero de estados debe conservarse. library ieee: use ieee.std\_logic\_1164.all; use ieee.numeric std.all; -- Creamos la entidad entity semaforo is port ( clk : in std\_logic; reset: in std logic; rojo : out std\_logic; amarillo: out std logic; verde : out std\_logic ); end semaforo; -- Arquitectura de la máguina de estados architecture Behavioral of semaforo is type state\_type is (S\_ROJO, S\_AMARILLO1, S\_VERDE, S\_AMARILLO2); signal state : state\_type := S\_ROJO; signal contador : integer := 0; constant SEGUNDO: integer := 50\_000\_000; constant TIEMPO\_ROJO : integer := 6; constant TIEMPO AMARILLO1 : integer := 2; constant TIEMPO\_VERDE : integer := 6; constant TIEMPO\_AMARILLO2 : integer := 2; begin process (clk, reset) begin if reset = '1' then state <= S ROJO; contador <= 0;

```
if contador < SEGUNDO * TIEMPO_ROJO - 1 and state = S_ROJO then
      contador <= contador + 1;
      elsif contador < SEGUNDO * TIEMPO_AMARILLO1 - 1 and state =
S AMARILLO1 then
      contador <= contador + 1;
      elsif contador < SEGUNDO * TIEMPO_VERDE - 1 and state = S_VERDE
then
      contador <= contador + 1;</pre>
      elsif contador < SEGUNDO * TIEMPO_AMARILLO2 - 1 and state =
S_AMARILLO2 then
      contador <= contador + 1;</pre>
      else
      contador <= 0;
      case state is
       when S_ROJO => state <= S_AMARILLO1;
      when S AMARILLO1 => state <= S VERDE;
      when S_VERDE => state <= S_AMARILLO2;
      when S_AMARILLO2 => state <= S_ROJO;
      end case;
      end if;
      end if;
 end process;
 process (state)
 begin
      case state is
      when S_ROJO =>
      rojo <= '0';
      amarillo <= '1';
      verde <= '1';
      when S AMARILLO1 =>
      rojo <= '1';
      amarillo <= '0';
      verde <= '1';
      when S VERDE =>
      rojo <= '1';
      amarillo <= '1';
      verde <= '0';
      when S_AMARILLO2 =>
      rojo <= '1';
      amarillo <= '0';
      verde <= '1';
      end case;
 end process:
end Behavioral;
```

#### Pines:



## **Tipos y Señales**

- type state\_type is (S\_ROJO, S\_AMARILLO1, S\_VERDE, S\_AMARILLO2);: Define los estados posibles del semáforo.
- signal state : state\_type := S\_ROJO;: Señal que mantiene el estado actual del semáforo, empezando en rojo.
- signal contador : integer := 0;: Contador para llevar la cuenta del tiempo.
- Constantes que definen el tiempo de los diferentes estados, utilizando un reloj de 50 MHz (SEGUNDO).

## Proceso de Máquina de Estados

El primer proceso monitorea el reloj y el reset:

- Al recibir un reset (reset = '1'), el estado se reinicia a S\_ROJO y el contador se restablece a 0.
- En el flanco ascendente del reloj (rising\_edge(clk)):

- Si el contador no ha alcanzado el tiempo correspondiente al estado actual, se incrementa.
- Si se alcanza el tiempo definido para el estado actual, el contador se reinicia y el sistema cambia al siguiente estado según la secuencia: Rojo → Amarillo1 → Verde → Amarillo2 → Rojo.

#### Proceso de Salidas

El segundo proceso determina el valor de las salidas según el estado actual:

- En cada estado, se establece el valor correspondiente para las luces (rojo, amarillo y verde):
  - o S\_ROJO: enciende rojo y apaga amarillo y verde.
  - S AMARILLO1: enciende amarillo y apaga rojo y verde.
  - o S VERDE: enciende verde y apaga rojo y amarillo.
  - o S AMARILLO2: enciende amarillo y apaga rojo y verde.
- 2. Implemente el siguiente contador de 00 a 99, de igual forma explique cuál es el funcionamiento del código, el cuál será sustentado el día de la entrega. (Código corregido)
- -- Implementación de hardware para mostrar el uso de los displays de 7 segmentos
- -- en un contador de 0 a 99 corriendo en una tarjeta Cyclone IV.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY counter99 IS
      PORT(
      CLK
                : IN STD_LOGIC;
         : IN STD LOGIC;
      INI
      RESET
                 : IN STD LOGIC;
                 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
      DISPLAY
      TRANSISTOR: OUT STD LOGIC_VECTOR(1 DOWNTO 0) -- dig1 & dig2 on the
EXCEL
      );
END counter99;
ARCHITECTURE AR 099 OF counter99 IS
      TYPE MAQUINA IS (UNIDADES, DECENAS);
      SIGNAL EDO_P, EDO_F: MAQUINA:= UNIDADES;
```


```
CONSTANT CONTA RETRASO FIN: INTEGER: = 49 999 999;
     CONSTANT CONTA_SW_FIN: INTEGER := 499_999;
     SIGNAL CONTA_UNIDADES, CONTA_DECENAS: INTEGER RANGE 0 TO 9 := 0;
     SIGNAL CONTA RETRASO: INTEGER RANGE 0 TO CONTA RETRASO FIN:= 0;
     SIGNAL CONTA_SWITCH: INTEGER RANGE 0 TO CONTA_SW_FIN := 0;
     SIGNAL CONTADOR PRINCIPAL: INTEGER RANGE 0 TO 99 := 0;
BEGIN
     PROCESS(CLK)
     BEGIN
     IF RISING_EDGE(CLK) THEN
     IF RESET = '1' THEN
            CONTA UNIDADES <= 0;
            CONTA DECENAS <= 0;
            CONTA_RETRASO <= 0;
     ELSIF INI = '1' THEN
            CONTA_RETRASO <= CONTA_RETRASO + 1;
            IF CONTA_RETRASO = CONTA_RETRASO_FIN THEN
            CONTA RETRASO <= 0;
            CONTA_UNIDADES <= CONTA_UNIDADES + 1;
            IF CONTA_UNIDADES = 9 THEN
                 CONTA UNIDADES <= 0;
                 CONTA_DECENAS <= CONTA_DECENAS + 1;
                 IF CONTA DECENAS = 9 THEN
                 CONTA_DECENAS <= 0;
                 END IF;
           END IF;
            END IF;
     END IF;
     END IF;
     END PROCESS;
     PROCESS(EDO P)
     BEGIN
     CASE EDO P IS
     WHEN UNIDADES =>
            EDO F <= DECENAS;
           TRANSISTOR <= "01";
     WHEN DECENAS =>
            EDO_F <= UNIDADES:
           TRANSISTOR <= "10";
     WHEN OTHERS => NULL;
     END CASE;
     END PROCESS:
     PROCESS(CLK)
```

```
BEGIN
     IF RISING EDGE(CLK) THEN
     CONTA SWITCH <= CONTA SWITCH + 1;
     IF CONTA SWITCH = CONTA SW FIN THEN
           CONTA SWITCH <= 0:
           EDO_P <= EDO_F;
     END IF:
     END IF;
     END PROCESS;
     CONTADOR_PRINCIPAL <= CONTA_UNIDADES WHEN EDO_P = UNIDADES ELSE
CONTA DECENAS;
     DISPLAY <= "0000001" WHEN CONTADOR PRINCIPAL = 0 ELSE
           "1001111" WHEN CONTADOR_PRINCIPAL = 1 ELSE
           "0010010" WHEN CONTADOR PRINCIPAL = 2 ELSE
           "0000110" WHEN CONTADOR PRINCIPAL = 3 ELSE
           "1001100" WHEN CONTADOR PRINCIPAL = 4 ELSE
           "0100100" WHEN CONTADOR PRINCIPAL = 5 ELSE
           "0100000" WHEN CONTADOR PRINCIPAL = 6 ELSE
           "0001111" WHEN CONTADOR PRINCIPAL = 7 ELSE
           "0000000" WHEN CONTADOR PRINCIPAL = 8 ELSE
           "0000100" WHEN CONTADOR PRINCIPAL = 9 ELSE
           "0000010":
END AR_099;
```

3. Implemente un código en VHDL que permita llevar a cabo el siguiente diagrama de estados.

La máquina de estados recibe dos entradas, "ready" que indica cuando la memoria está preparada, read/write (r\_w) que indica si se desea realizar una lectura o escritura y una señal de reset. La máquina de estados genera dos variables, oe "output enable" y we "write enable".

Tabla de Salida		
Estado	oe	we
idle	0	0
start	0	0
writing	0	1
reading	1	0




```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
```

```
entity memory is
  Port (
    clk: in STD LOGIC; -- Pin 23 (FPGA CLK)
    reset: in STD LOGIC; -- Pin 88 (KEY1) - Activo en bajo
    ready: in STD LOGIC; -- Pin 88 (ckey1) - Activo en bajo
    r w : in STD LOGIC; -- Pin 89 (ckey2) - Activo en bajo
    oe : out STD_LOGIC; -- Pin 87 (LED1) - Activo en bajo
        : out STD LOGIC -- Pin 86 (LED2) - Activo en bajo
  );
end memory;
architecture Behavioral of memory is
  type state type is (IDLE, START, WRITING, READING);
  signal current state, next state: state type;
  -- Señales internas para manejar la lógica invertida
  signal reset int, ready int, r w int: STD LOGIC;
begin
  -- Inversión de las señales de entrada
  reset int <= not reset; -- Convierte activo bajo a activo alto
  ready int <= not ready; -- Convierte activo bajo a activo alto
  r w int <= not r w; -- Convierte activo bajo a activo alto
  -- Proceso de registro de estado
  SYNC PROC: process(clk, reset_int)
  begin
    if reset int = '1' then
                              -- Reset activo en alto internamente
       current state <= IDLE;</pre>
    elsif rising edge(clk) then
       current state <= next state;
    end if:
  end process;
  -- Proceso combinacional para siguiente estado y salidas
  NEXT_STATE_DECODE: process(current_state, ready_int, r_w_int)
  begin
    -- Valores por defecto de las salidas (LEDs apagados - '1' debido a la lógica invertida)
    oe <= '1':
    we <= '1':
    case current state is
       when IDLE =>
         -- Ambos LEDs apagados en IDLE ('1' para apagado)
         oe <= '1':
         we <= '1':
         if ready int = '1' then
           next state <= START;</pre>
         else
           next_state <= IDLE;</pre>
         end if;
```

```
when START =>
         if ready_int = '1' then
            if r w int = '0' then -- Switch r w en posición de escritura
              next_state <= WRITING;</pre>
                             -- Switch r_w en posición de lectura
            else
              next_state <= READING;</pre>
            end if;
          else
            next state <= START;</pre>
          end if;
       when WRITING =>
          we <= '0'; -- LED2 encendido (activo bajo)
          if ready int = '1' then
            next_state <= IDLE;</pre>
          else
            next state <= WRITING;</pre>
          end if;
       when READING =>
          oe <= '0'; -- LED1 encendido (activo bajo)
          if ready int = '1' then
            next state <= IDLE;</pre>
          else
            next state <= READING;</pre>
          end if;
       when others =>
          next_state <= IDLE;</pre>
     end case;
  end process;
end Behavioral;
```


## Estado de reposo:

- LED1 (oe) = APAGADO
- LED2 (we) = APAGADO



## Operación de Lectura:

- Switches:
  - Switch ready (ckey1) = ON (1)
  - Switch r\_w (ckey2) = ON (1) para lectura
- LEDs:
  - LED1 (oe) = ENCENDIDO
  - o LED2 (we) = APAGADO




# Operación de Escritura:


- Switches:
  - Switch ready (ckey1) = ON (1)
  - Switch r\_w (ckey2) = OFF (0) para escritura


### LEDs:

- LED1 (oe) = APAGADO
- LED2 (we) = ENCENDIDO



4. Mediante flip flops implemente y verifique el funcionamiento de los registros de desplazamiento Serial Input - Serial Output (SISO) y Serial Input - Parallel Output (SIPO). Nota: Los datos serán los 4 bits de los botones, la salida será los leds.





## Entregable:

En un pdf subido en intu se debe entregar los siguientes ítems.

- Código en VHDL del punto 1 con evidencia de funcionamiento (fotos)
- Código en VHDL del punto 3 con evidencia de funcionamiento (fotos).

En la clase del 7 de noviembre se debe mostrar:

- Funcionamiento en la tarjeta del punto 2.
  Funcionamiento en la tarjeta del punto 4.