
RISC-V RV32I · segmentado en 5 etapas

Señales con los nombres del RTL (pipe/riscv_pipe.sv) · Zicsr y excepciones en modo M



- Ruta de datos (32 bits salvo indicación)
- Control (ancho entre corchetes)
- Excepciones y CSR (Zicsr)
- Conexión · los cruces sin punto no conectan
- Registro de segmentación (avanza con ce; en = habilitación, clr = vaciado)
- X → Entrada conectada por nombre a la señal X (sin dibujar el cable)
- Síncrono, flanco de subida de clk (rst_n omitido)

PCSelF: 00 PCPlus4F · 01 PCTargetE · 10 JalrTargetE · 11 RedirTargetM (excepción → mtvec, mret → mepc)

Forward: 00 banco (ID/EX) · 01 ResultW · 10 FwdValM. FwdValE = ImmExtE (lui, dir. CSR) · PCPlus4E (jal/jalr) · ALUResultE

WriteDataE: FwdBE (store) · PCTargetE (branch/jal, para mtval) · FwdAE (operando CSR)

ResultM = CsrM ? CsrRdataM : ResultSrcM = 01 ? ReadDataM : FwdValM → ResultW sale directamente de registro

Bypass en ID: si RegWriteW ∧ RdW ≠ 0 ∧ RdW = rs1D/rs2D, se toma ResultW en lugar de RD1D/RD2D (escritura y lectura en el mismo ciclo)

TvalM = dirección (ALUResultM) en accesos no alineados · destino del salto (WriteDataM o {ALUResultM[31:1],0} si JalrM) · 0 en el resto

Con excepción en MEM: dmem y el banco no se escriben (∧ ¬ExcM) y lo que viene detrás se anula (OkE, IssueD)

ce habilita todos los registros (y escrituras de banco, dmem y CSR); se omite en el dibujo