



Języki Opisu Sprzętu
Projekt: Elektroniczny Sejf Hotelowy
Dokumentacja

Arkadiusz Kasprzak
Jarosław Cierpich
Wydział Fizyki i Informatyki Stosowanej
Informatyka Stosowana

29 listopada 2019

Spis treści

1	Wstęp	3
2	Projekt	3
2.1	Założenia projektowe	3
2.2	Wymagana funkcjonalność	3
3	Dokumentacja użytkownika	3
4	Dokumentacja techniczna	3
4.1	Warstwa Hardware	3
4.2	Warstwa Software - architektura	3
4.3	Warstwa Software - moduły projektu	3
5	Analiza procesu syntezy	3
6	Testy	3
6.1	Moduły testujące	3
6.1.1	Testy modułu Bcd2Dec	5
6.1.2	Testy modułu ClkDiv	5
6.2	Testy manualne	5

1 Wstęp

Niniejszy dokument stanowi dokumentację projektu **Elektroniczny Sejf Hotelowy** wykonanego w ramach przedmiotu **Języki Opisu Sprzętu** (WFIS AGH) przez Jarosława Cierpicha i Arkadiusza Kasprzaka. Dokument ten zawiera m.in. założenia projektowe oraz opis wymaganej funkcjonalności, dokumentację przeznaczoną dla użytkownika projektu, dokumentację techniczną, analizę procesu syntezy oraz opis procedury testowania.

2 Projekt

Ten rozdział poświęcony został opisowi założeń projektowych oraz wymaganej funkcjonalności.

2.1 Założenia projektowe

2.2 Wymagana funkcjonalność

3 Dokumentacja użytkownika

4 Dokumentacja techniczna

4.1 Warstwa Hardware

4.2 Warstwa Software - architektura

4.3 Warstwa Software - moduły projektu

5 Analiza procesu syntezy

6 Testy

Ostatni rozdział poświęcony został procesowi testowania projektu - w tym przygotowanym modułom testowym oraz procesowi testowania manualnego.

6.1 Moduły testujące

Projekt zawiera **TUTAJ WSTAWIC ILE** modułów testowych (tzw. moduły *Testbench*). Umożliwiają one przeprowadzenie symulacji działania modułów projektu. Moduły testowane były za pomocą dwóch typów symulacji:

- symulacja behawioralna (*behavioral simulation*)
- symulacja po syntezie z uwzględnieniem parametrów czasowych (*post-synthesis timing simulation*)

TUTAJ WSTAWIC STRUKTURE TB Podstawowa struktura większości modułów *Testbench* jest podobna - składają się one z:

- deklaracji parametrów wejściowych modułu (jeśli takie są)
- deklaracji zmiennych stanowiących wejścia i wyjścia testowanego modułu oraz zmiennej odpowiadającej za *Global System Reset* - *GSR*

- instancji testowanego modułu (*UUT - Unit Under Test*)
- generacji sygnałów wejściowych testowanego modułu (w tym zwykle sygnału zegara i resetu)

Listing 1 ilustruje opisaną powyżej strukturę.

Listing 1: Uproszczona struktura wykonanych modułów testujących

```
module TbExample();

    // parametry
    localparam mod = 3;

    // wejscia
    reg clk, rst;
    reg in1;

    // wyjscia
    reg [3:0] out1;

    // ...

    // GSR - Global System Reset
    wire gsr = glbl.GSR;

    // UUT - Unit Under Test
    ExampleModule #(.mod(mod)) EXAMPLE (
        .clk(clk), .rst(rst), .in1(in1), .out1(out1));

    // generacja sygnalow wejsciowych

    // zegar
    initial begin
        clk = 1'b0;
        @(negedge gsr);
        forever #5 clk = ~clk;
    end

    // reset
    initial begin
        rst = 1'b1;
        @(negedge gsr);
        #5 rst = 1'b0;
    end


    // in1
    initial begin
        // kod generujacy wartosci sygnalu in1
    end

    // ...


endmodule
```

W dalszej części tego podrozdziału omówione zostaną poszczególne moduły testujące oraz wyniki przeprowadzonych symulacji behawioralnych.

6.1.1 Testy modułu Bcd2Dec



Rysunek 1: Tutaj dac opis



Rysunek 2: Tutaj dac opis

6.1.2 Testy modułu ClkDiv

6.2 Testy manualne