# معمارية الحاسوب Architecture Computer



د. رمزي القانوني

**ITGS 223** 

خريف 2022- 2023



# **Chapter 10 Internal Memory**

الذاكرة الداخلية

### **Semiconductor Memory**

ذاكرة اشباه الموصلات

#### (Random Access Memory) RAM

```
(semiconductor) تصنع من اشباه الموصلات (semiconductor)
```

```
القراءة والكتابة (Read/Write)
```

البيانات متطايرة إي يتم حذف البيانات عند إطفاء الجهاز (Volatile)

التخزين مؤقت (Temporary storage)

Static or dynamic ,

## **Memory Cell Operation**


عمل خلية الذاكرة

#### عملية الكتابة (Write)

يهم تحديث الخلية (Cell) ويأتي امر Control للكتابة ثم يتم إدخال البيانات إلى هذه الله المجلية.

#### ملية القراءة (Read<u>)</u>

يُؤُم تحديد الخلية ويأتي أمر Control للقراءة ويتم أخد البيانات الموجودة فيها.




## **Dynamic RAM**

ذاكرة الوصول العشوائي (متفاعلة /متغيرة)

- o يتم تخزين Bits علي شكل شحنات في capacitors أو الموسعات.
- و يكون هناك تسريب للشحنات بالتالي نحتاج إلى تحديث دائما إلي هذه الشحنات على يكون هناك تسريب للشحنات بالتالي نحتاج إلى تحديث دائما إلى هذه الشحنات على يكون هناك تسريب للنقوم بفقدها.
  - تكون الدائرة بسيطة يمكن بنائها بسهولة.
    - 🥞 لا تحتاج إلي الكثير من المكونات.
      - مِّ تركيبها بسيط.
      - ﴿ رخيصة الثمن.
  - .Refresh Circuits ق تحتاج إلى
    - و بطيئة.
    - o مثال عليها Main memory
  - o تكون الاشارات تماثلية (analogue).

## **Dynamic RAM Structure**

البنية النموذجية لخلية الذاكرة



• الترانزستور يقوم بإدخال الشحنات.

Capacitors o يقوم بعملية حفظ لهذه الشحنات.

Bit Line و Bit Line

في حالة عملية الكتابة

(a) Dynamic RAM (DRAM) cell

Bit Line يحمل الشحنة سواء 1 أو 0.

مناح يتم تفعيل Address Line وبالتالي الترانزستور يعمل كمفتاح يتم إدخال هذه والشحنة الي Capacitors ويتم الاحتفاظ بالشحنة سواء كانت 1 أو 0.

#### في حالة عملية القراءة

- عيتم تفعيل الترانزستور. Address Line
- عنه بيتم أخد الشحنة الموجودة في Capacitors إلي Bit Line ثم يتم مقارنتها من Reference للمعرفة هل هذه الشحنة تمثل Bit 0 أو Bit 1.

# DRAM Operation تنخیص عملیة DRAM

Address Line يكون مفعل في عملية القراءة والكتابة وبالتالي الترانزستور يعمل كمفتاح مغلق.

#### في عملية الكتابة


.Bit Line على Voltage

الله الله الكون High وإذا نريد أن نخزن 1 يكون High وإذا نريد أن نخزن الله الكون

- Address Line يكون مفعل.
- الشحنة الي Capacitors.

#### في عملية القراءة

- مفعل. Address Line 🗒 مفعل
  - الترانزستور يعمل.
- الشحنة تنتقل من Capacitors من خلال الترانزستور إلي Bit Line ويتم مقارنة من خلال المرجع ويتم تحديث هل هي 0 أو 1 وفي الحالتين يجب أن يكون مناك تفعيل أو تحديث مستمر حتي نحافظ على الشحنة الموجودة في Capacitors.



(a) Dynamic RAM (DRAM) cell

#### Static RAM

# ذاكرة الوصول العشوائي (ثابتة)

على مفاتيح لتخزين on/off switches على مفاتيح لتخزين • Bits يتم تخزين

السحات. علا تحتاج its الدارة معقدة. لا تحتاج Refresh Circuits لا نه لا يوجد تسريب للشحنات.

#### Larger per bit 🖡

عالية له

السرع.

- ومثال عليها Cache Memory.
  - الاشارات رقمية (Digital)

flip-flops وبالتالي نستخدم

# Stating RAM Structure البنية النموذجية لخلية الذاكرة (ثابتة)

تتكون من (T1,T2,T3,T4,T5,T6).

Address Line یکون علی T5,T6.

Bit Line و على T5 وBit Line على T6.

الأحالة الاولي

القال المحكس صحيح. **Bit Line B'=** 0 يكون **Bit Line B=** والعكس صحيح. **Address Line** ومن خلال عمليتي القراءة المحكم فيهم من خلال عليتي القراءة والكتابة.

في حالة كانت القيمة على =1 Bit Line B =1 مفعل بالتالي سوف في حالة كانت القيمة على =1 وسوف تكون قيمة =1 لان القيمة القادمة من =1 =1 وسوف تكون قيمة =1 لان القيمة القادمة من =1 =1 =1 =1 وسوف تكون قيمة =1

بالتالي B=1 (High) و C2=0 بما ان C1=1 رح يكون D=1 شاغل او متصل ايضا يكون T4=1 ويكون عندنا D=1 وبالتالي D=1 غير شاغل D=1 بالتالي عندنا D=1 بتالي غير شاغل أو منفصل على D=1 وعندنا D=1 يكون على D=1 بتالي بكون شاغل أو يعمل وبالتالي D=1 شاغل ويعمل

#### **Stating RAM Structure**

البنية النموذجية لخلية الذاكرة (ثابتة)

#### الحالة الثانية

Bit Line  $\mathbf{B} = \overline{\emptyset}$ 

C1=0 (Low)

C2=1 (High)

T4 = 0 ، سوف تكون قيمة T2 = 0 وبتالي منفصل أو لا يعمل T2 = 0 سوف تكون قيمة T3 = 0 وبتالي منصل Bit Line B'=

. بتالي  $\mathrm{T}1$ شاغل و $\mathrm{T}3$ غير شاغل أو لا يعمل  $\mathrm{C}2=\overline{1}$ 

# Static RAM Operation SRAM عملية

#### State 1

#### On Bit Line 1

C1 high, C2 low


T1 T4 off, T2 T3 on

State 0

#### **On Bit Line**

C2 high, C1 low

T2 T3 off, T1 T4 on



يكون Address Line بفعل يتحكم في T5 و T5 ك Address Line يكون B' ك Compliment على B' على B' على B' على B' كملية القراءة تكون Value موجودة على  $Bit\ line\ B$ 

#### **SRAM v DRAM**

#### الفرق بين الذاكرة الثابتة والمتغيرة

كليهما متطاير (volatile) يعني في حالة إطفاء الجهاز ستفقد جميع البيانات.

#### **DRAM**

- بنائها بسیط
- إ رخيصة الثمن
- .Refresh Circuits يظ تحتاج إلى
- يمكن استخدام كمية أو حجم بيانات كبيرة بما إنها رخيصة الثمن.
  - .Main Memory 🎚

#### **SRAM**

- معقدة البناء.
- غالية الثمن.
- . Refresh Circuits يل تحتاج إلى
  - 212ون أسرع.
  - .Cache Memory •

# Read Only Memory (ROM) ذاكرة القراءة فقط

الذاكرة لا تفقد بياناتها بعد إطفاء تشغيل الجهاز. يمكن برمجتها وتبرمج خلال التصنيع. معزن عليها عادة برامج النظام أو (BIOS) بحليما فيه تشغيل الجهاز. يخزن عليها عادة برامج النظام أو (BIOS) بحيث ترشد الجهاز إلى المكان الذي يبدا

## **Types of ROM**

## أنواع ذاكرة القراءة فقط

Written during manufacture > الكتابة خلال التصنيع تكون غالية الثمن.

Programmable (once) PROM >

تُورمج مرة واحدة وهي قابلة للبرمجة ولكن للمرة واحدة وتحتاج إلى مكونات خاصة.

﴿ ذاكرة القراءة غالبا (Read mostly)

قُنقسم إلى ثلاثة أنواع:

Erasable Programmable (EPROM)

قُابِلة للبرمجة والمسح عن طريق الاشعة فوق البنفسجية.

Electrically Erasable (EEPROM) •

قابلة للمسح والبرمجة كهربائي.

Flash memory<sub>14</sub>

الذاكرة الفلاش (الوميضية) وتمسح أيضا كهربائي وبشكل كامل.


# Dr. ramzi elghanuni\_Lecture-10


## **Semiconductor Memory Types**


أنواع الذاكرة الإلكترونية (اشباه الموصلات)


Memory Type	Category	Erasure	Write Mechanism	Volatility
Random-access memory (RAM)	Read-write memory	Electrically, byte-level	Electrically	Volatile
Read-only memory (ROM)	Read-only	Not possible	Masks	
Programmable ROM (PROM)	memory		Electrically	Nonvolatile
Erasable PROM (EPROM)		UV light, chip- level		
Electrically Erasable PROM (EEPROM)	Read-mostly memory	Electrically, byte-level		
Flash memory		Electrically, block-level		

#### **Organization**










(b) 
$$16 \times 4$$
 array

#### **Organization**


• The **expansion** of the  $8 \times 8$  (64-bit) array to a **64-byte** memory.

The address of a byte in the array is specified by the row and

column



(a) The  $8 \times 8$  bit array expanded to a  $64 \times 8$  bit array. This array forms a memory module.



(b) The address of the blue byte is row 5, column 8.

## **Organization in Detail**

#### التنظيم بالتفصيل

عملية التنظيم لذواكر RAM يوجد لدينا ذاكرة حجمها 16Mbit يمكن تنظيمها 1M في 16Bit for word

كلي موقع تخزيني عبارة عن Address في 1M من Address أفضل موقع تخزيني عبارة عن Address أفضل

انظیمها.  $2^{24}$  عبارة عن  $2^{24}$  کل عنوان عبارة عن **bit** کن یمکن تنظیمها.  $2048 \times 2048 \times 4bit$  array

بِهُ عني اخر 211 \* 211 \* 22 يمثل الصفوف (row) \* (column) الاعمدة كالمحمدة كالمحمدي اخرى يوجد لدينا 4 ذواكر.

كل ذاكرة عبارة عن 4M بدل أن يكون لدينا ذاكرة واحدة من 16M يكون لدينا 4 ذواكر في 4M.

#### Refreshing


#### التنشيط

- جميع DRAM تتطلب عملية تنشيط.
  - إتستغرق بعض الوقت.
    - ﷺ بطئ في الاداء.
- ﴿ خلال التنشيط تتم قراءة البيانات وإعادة كتابتها في نفس الموقع.
  - قي الصف .
- أُهناك تقنية بسيطة للتنشيط هي، في الواقع تعطيل شريحة DRAM في حين يتم تنشيط وَ البيانات في كل الخلايا.

# Typical 16 Mb DRAM (4M x 4) (4M X 4) التنظيم النموذجي الى 16ميغابت

عبارة عن ذاكرة. Memory Array (2048 X 2048 X4)


هنا توضح لنا كدائرة كاملة للعملية Refresh Circuitry للذاكرة فهي دائرة تفعيل أو



# Dr. ramzi elghanuni\_Lecture-10

#### **Packaging**

#### تغليف الشريحة



		_
Vcc —	1	24Vss
DI <b>↔</b> [	2	23 <b>→ </b> D4
D2 <b>→</b> ▶[	3	22 <b>→</b> D3
WE →	4	21 <b>◄</b> —CAS
RAS	5	20 <b>□←</b> OE
NC →	6	19 <b>◄</b> —A9
A10	7	18 <b>→</b> A8
A0	8	17 <b>◄</b> ∧7
Al →	9	16 <b>□</b> ◀─A6
A2 <b>→</b> [	10	15 <b>◄</b> —A5
A3 <b>→</b> [	11	14 <b>]</b> ← A4
Vcc —	12	13Vss
- 1		

# 256kByte Module Organization

في حالة Organization Module يوجد لدينا 256Kbit/word الاهي 218 لكل Chip


الله على عبارة عن 512\*512 نلاحظ 9bit تأتي على Decode الله على 9bit على 9bit يقطي 512 صف و 9bit ثانية للأعمدة الثانية للـ Decode بتعطي 512 مود بنايع على 256k وهو 256k

 $= 256 2^{18} 2^9 2^9 2^9$ 

لكلّ Chip تعطيني 1bit عندنا مجموع 8bit كنك 1bit لكلّ Chip 8 تحتاج لكل عمود الى 8 Chip 8 من 1 Chip حتى 8 Chip كل 2bit تعطي 3bit ف 0ne bit بتعطي 2bit

**M2R** تحتوى علي البيانات التي نريد قراءتها او كتابتها.

### 256kByte Module Organization



# Interleaved Memory الذاكرة المتداخلة

مجموعة من (DRAM chips).
مجمعة في بنك الذاكرة (memory bank).
Banks خدمة بشكل مستقل قراءة او كتابة الطلب.
Banks للمكان أن يطلب خدمة في وقت واحد.

# Error Correction تصحيح الأخطاء

في عملية نقل أو تخزين البيانات ممكن أن يحدث أخطأ. ألم المخطأ نوعين:

#### **Hard Failure**

#### Soft Error

خطا ناعم أو بسيط هناك خطا عشوائي غير مدمر للنظام بيتم تغير بعض Bits أو زيادة Bits وعادة يتم إصلاحها من خلال طريقة Bits

## **Error Correcting Code Function**

## دالة شفرة تصحيح الخطاء


من خلال Function يتم الكشف عن Error عندنا Data Input يتم تخزينها في Memory

نفس البيانات يتم إدخالها على Function هذا Function أو الاقتران يقوم بقيحص هذه البيانات و يصدر K من البت ويتم تخزين K في ذاكرة.

تُم يتم أخد الـ K الا تم تخزينها في الذاكرة إلى المقارنة ويتم إدخال البيانات التي خزنها في الذاكرة إلى نفس الاقتران ويتم أخد منه K اخري بتالي يصبح عندنا K1 تم تخزينه في الذاكرة و K2 الناتج من البيانات بعد تخزينها في الذاكرة.

إذا كانت النتيجة 1معنها هناك خطا بتالي يتم تصحيح الخطأ الموجود ويتم نقل أو أخراج هذه البيانات.

﴿ أَمَا إِذَا كَانَتَ نَتِيجَةَ الْمَقَارِنَةُ 0فَبِتَالَي تَكُونَ الْبِيانَاتَ صحيحة ويتم إخراجها وفي حالة الخطأ يتم إرسال Error signal.




# Advanced DRAM Organization تنظيم (DRAM)المتقدم

- o تحتاج الى Refresh Circuits دائما.
  - . Main Memory عليها و مثال عليها
  - 🧯 تكون كبيرة الحجم في التخزين, لكنها بطيئة.
- إضافة تحسينات عليها بإدخال Static RAM عليها كجزء صغير فمن حيث نحافظ على كمية البيانات الكبيرة التي من الممكن تخزينها لكن تزيد سرعة هذه الذاكرة.

# Synchronous DRAM (SDRAM) (SDRAM) المتزامنة

- تتبادل البيانات مع المعالج بالتزامن مع إشارة ساعة خارجية.
  - إعنوان يقدم الي RAM.
- التقليدية) ب $\mathbb{R}$  يجد البيانات (وحدة المعالجة المركزية ينتظر في  $\mathbb{R}$ التقليدية)
- المعالجة المركزية SDRAM تنقل البيانات في الوقت المناسب مع ساعة النظام، وحدة المعالجة المركزية المعالجة المركزية التعرف عندما تكون البيانات ستكون جاهزة
  - ﴿ يمكن للمعالج بأمان ان ينجز مهام أخرى اثناء قيام (SDRAM) بمعالجة الطلب.
  - مرة على مدار الساعة (مرة على مدار الساعة (مرة على DDR-SDRAM حافة ارتفاع نبض الساعة ومرة على حافة السقوط -
    - تستخدم SDRAM وضع الاندفاع لإلغاء زمن إعداد العنوان وزمن اعادة شحن خط الصود بعد الوصول الأول.

#### **SDRAM**



المنافس الرئيسي إلى (SDRAM).

شرائح (RDRAM) مغلفة رأسيا ، مع جميع المسامير على جانب واحد .

الشريحة تتبادل البيانات مع المعالج عبر 28 سلك لايتجاوز طولها 12سنتيمترا.


يمكن للناقل أن يتواصل مع عدد من (RDRAM) تصل إلى 320 شريحة و بسرعة

1.6 جيجابايت في الثانية.

ناقل خاص (RDRAM) يسلم العنوان ومعلومات التحكم باستخدام بروتوكول غير متزامن.

• زمن الوصول (access time).


# RAMBUS Diagram (RDRAM) بنیة



- ❖ SDRAM يمكن إرسال البيانات إلى المعالج مرة واحدة لكل دورة ساعة الناقل.
- \* الاصدار الجديد من (SDRAM) يشار اليها (SDRAM) بمعدل بيانات مضاعف بإمكانها إرسال البيانات مرتين في كل دورة ساعة.
  - مرة على حافة ارتفاع نبض الساعة ومرة على حافة السقوط.


# Dr. ramzi elghanuni\_Lecture-10

# DDR SDRAM Read Timing (DDR SDRAM) تزامن قراءة



RAS = row address select CAS = column address select DQ = data (in or out) DQS = DQ select

## **Simplified DRAM Read Timing**



# Cache DRAM (DRAM) الذاكرة السريعة

- o ميتسوبيشي (Mitsubishi)
- و تدمج (SRAM) سريعة (16 كيلو خانة) على شريحة (DRAM).
  - و یمکن استخدام ( SRAM) علی ( CDRAM) بطریقتین:
- استخدامها على انها ذاكرة سريعة حقيقية (Used as true cache).
  - ق تتكون من عدد 64 خانة خطوط.
  - ﴿ الوضع فعال للوصول العشوائي العادي إلى الذاكرة .
  - تستخدم كمخزن مؤقت لدعم وصول التسلسلي لكتل من البيانات.
    - o على سبيل المثال ، لتحديث خانات بيانات شاشة.
- يمكن أن (CDRAM) تجلب مسبقا البيانات من (DRAM)الى مخزن مؤقت (SRAM).