
### محاضرة

### الدوائر المنطقية التتابعية Sequential Logic Circuits (1) Flip Flops


By: Zahra Elashaal

المرجع: الوحدة الحامسة: الدوائر المنطقية التتابعية Sequential Logic Circuits

### الدوائر المتعاقبة Sequential Circuits



### الدوائر المنطقية التتابعية (Sequential Logic Circuits)



Block diagram of sequential circuit

	الدوائر المنطقية الترابطية	الدوائر المنطقية التتابعية
1. الخرج	يعتمد على القيم الحالية للدحل فقط	يعتمد على القيم الحالية للدخل و على
		القيم السابقة للخرج
2. الذاكرة (Memory)	ليس لها ذاكرة	لها ذاكرة
3. التغذية المرتدة (Feedback)	لا توجد بما تغذية مرتدة	توجد بما تغذية مرتدة
4. الزمن	لا يدخل الزمن فيها كمتغير	يدخل الزمن فيها كمتغير
5. إشارة النزامن (Clock)	لا توجد بما إشارة تزامن	توجد بما إشارة تزامن
6. أمثلة	الجوامع، فاك الشفرة، المشفر، الدامج،	المراجيح، المسجلات، العدّادات
	المفرق	

الفروقات ما بين الدوائر المنطقية الترابطية والدوائر المنطقية التتابعية

الدوائر المنطقية التتابعية فيها لا يعتمد الخرج فقط على القيم الحالية للدخل، وإنما يعتمد أيضاً على القيم السابقة للخرج.

- أي أن هذا النوع من الدوائر له ذاكرة (Memory) تستطيع اختزان القيم السابقة لخرج الدائرة بحيث تستطيع التأثير على خرجها الحالى.
- والسبب في ظهور هذه القدرة التخزينية هو وجود تغذية مرتدة (Feedback) من خرج الدائرة إلى دخلها.
- ونظراً لوجود ماضي وحاضر في الدوائر المنطقية التتابعية نستطيع القول أن الزمن (Time) يدخل فيها كمتغير.
- ودخول الزمن كمتغير يتطلب وجود إشارة التزامن (Clock Signal) في الدوائر المنطقية التتابعية للقيام بدور تنسيقي وتنظيمي هام في النظام الرقمي.

### القلابات او المراجيح (Flip Flops)

عبارة عن دائرة منطقية تتابعية لها القدرة على تخزين خانة ثنائية واحدة 1bit فقط.

للقلابات حالتين فقط two states تتأرجح بينهم وهما:


الحالة الأولى: حالة Set والتي يكون فيها القلاب محتفظاً فيها بالقيمة المنطقية 1. الحالة الثانية: حالة Reset والتي يكون فيها القلاب محتفظاً فيها بالقيمة المنطقية 0.

ممكن أن يتم بناء القلابات باستخدام البوابات NOT أو باستخدام NOR أو باستخدام

#### 1) قلاب من العواكس المنطقية NOT:

يتكون أبسط أنواع المراجيح من عاكسين منطقيين يقوم خرج كل منهما بتغذية دخل الآخر،

- لتخزين قيمة معينة في القلاب نقوم بتسليط الجهد الكهربائي الممثل لتلك القيمة من مصدر خارجي على الطرف Q لفترة زمنية قصيرة جداً (الفترة الزمنية اللازمة لظهور خرج العاكس المنطقي الثاني)،
- ثم نقوم بإزالة مصدر الدخل الخارجي، فيظل القلاب محتفظاً بتلك القديمة المخزنة به ما دامت تغذية بواباته المنطقية بالقدرة الكهربائية مستمرة،
  - ويفقد القيمة المخزنة به عند إنقطاع تلك التغذية.




### القلابات او المراجيح (Flip Flops)

#### 1) قلاب من العواكس المنطقية NOT قلاب من العواكس

يطلق على هذا المرجاح تسمية Static Latch. و مصطلح Static في الدوائر المنطقية يشير إلى غياب إشارة التزامن (Clock)، و المصطلح العكسي Dynamic يشير إلى وحود تلك الإشارة. و غياب إشارة التزامن هنا يعني عدم إمكانية تغير حالة الدائرة بمرور الزمن فقط، أي أن القيمة المخزنة في المرحاح ستظل كما هي حتى يتم استبدالها بقيمة أخرى. يستخدم هذا المرحاح كوحدة بناء أساسية في نوع من أنواع الذاكرة (Memory) يسمى Static RAM أو SRAM، كما سيتم توضيحه بالتفصيل في الوحدة التالية من المقرر.

ذكرنا أن المرجاح له القدرة على تخزين خانة ثنائية واحدة (bit-1) فقط من البيانات، فلتخزين معلومة مكونة من محموعة من الخانات الثنائية (bits) المطلوب تخزينها، كما هو موضح



و تسمى مجموعة المراجيح المستخدمة في تخزين معلومة مكونة من عدد من الخانات الثنائية بالمسجل (Register)

### القلابات او المراجيح (Flip Flops)

#### (Active High) SR Flip Flop و SET/RESET :NOR گلبات من البوابات المنطقية

بما ان بوابة NOR يمكن أن تعمل عمل العاكس المنطقي، لذلك يمكن استخدامها في بناء القلابات


- لإجراء عملية SET للقلاب نضع R=0
- لإجراء عملية RESET للقلاب نضع R=1 & S=0 & R=1
- في حالة الدخل R=0 & R=0 يبقى الخرج كما في الحالة السابقة

فإذا كانت الحالة السابقة SET يبقى خرج حالة SET والعكس صحيح.

#### Truth Table

- في حالة الدخل S=1 & R=1 يكون الخرج للطرفين 0 وهذه حالة غير صحيحة Invalid

S	R	$Q_{n+1}$							
0	0	$Q_n$	Keep	S	R	$Q_{n+1}$	$\overline{Q}_{n+1}$		
0	1	0	RESET	0	0	$Q_n$	$\overline{Q}_n$	Keep	
1	0	1	SET	0	1	0	1	RESET	
1	1	Invalid		1	0	1	0	SET	
1	. 1	mvand		1	_1	0	0	Invalid	




وتعرف بحالة الحفظ Keep or Save

### القلابات او المراجيح (Flip Flops)

3) قلابات من البوابات المنطقية SET/RESET : NAND او SR Flip Flop فلابات من البوابات المنطقية

بما ان بوابة NAND يمكن أن تعمل عمل العاكس المنطقى، لذلك يمكن استخدامها في بناء القلابات




- $ar{S}$ =0 &  $ar{R}$ =1 للقلاب نضع SET لإجراء عملية
- $ar{S}$ =1 &  $ar{R}$ =0 للقلاب نضع RESET للجراء عملية
- من الخرج للطرفين 1 من الخرج الطرفين 1 من حالة الدخل  $\bar{S}$ =0 هي حالة الدخل عن المنابع المناب

وهذه حالة غير صحيحة Invalid

- في حالة الدخل  $\bar{R}=1$  &  $\bar{R}=1$  وتعرف بحالة الحفظ Keep or Save


Truth Table

$\overline{S}$	$\overline{R}$	$Q_{n+1}$		$\bar{s}$	$\overline{R}$	$Q_{n+1}$	$\overline{Q}_{n+1}$	
0	0	Invalid		0	0	1	1	Invalid
0	1	1	SET	0	1	1	0	SET
1	0	0	RESET	1	0	0	1	RESET
1	1	$Q_n$	Keep	1	1	$Q_n$	$\overline{Q}_n$	Keep




### القلابات المتزامنة (Gated or Clocked Flip Flops)

القلابات المتزامنة Clocked Flip Flop تدخل على RS Flip Flop إشارة تسمى إشارة التزامن Clock Signal القلابات



#### ويسمى (Clocked SR Flip Flop).


- و إشارة التزامن Clock تشبه في عملها إلى حد كبير إشارة السماح Enable
- بمعني اذا كانت Clock=1 تمر الإشارتان R & S الى القلاب ويعمل كالمعتاد
- اما اذا كانت Clock=0 فيتم حجب الإشارتان R & S و يظل القلاب محتفظاً بحالته السابقة



#### Truth Table

C	S	R	$Q_{n+1}$	$\overline{Q}_{n+1}$					
0	×	×	$Q_n$	$\overline{Q}_n$	Keep				
1	0	0	$Q_n$	$\overline{Q}_n$	Keep				
1	0	1	0	1	RESET				
1	1	0	1	0	SET				
1	1	1	1	1	Invalid				
	C=Clock								

Logic Diagram




Active High Clocked SR Flip Flop

### قلاب D Flip Flop) D قلاب




- وفیه وضع SET یکون عندما D=1 وتکون S=1 , R=0 - ووضع RESET یکون عندما D=0 وتکون S=0 , R=1



# Truth TableLogic DiagramCD $Q_{n+1}$ 0 $\times$ $Q_n$ 100110


R



ويسمى D Flip Flop ب D Flip Flop ويسمى Registers

### أهمية التزامن (Timing)

لاحظنا ظهور إشارة التزامن (Clock) في الدوائر المنطقية التتابعية (Sequential Logic Circuits)، و لم نلاحظها من قبل في الدوائر المنطقية الترابطية (Combinational Logic Circuits)، فما أحمية التزامن بالنسبة لدوائر المنطقية التنابعية؟



سنقوم بتوضيح أهمية التزامن باستخدام الدائرة البسيطة التالية:


للدائرة ثلاثة متغيرات دخل هي A,B,C قيمة كلا منهم كما هو موضح بالشكل

المطلوب إيجاد خرج الدائرة z

كدائرة منطقية تتابعية: إذا تعاملنا مع الدائرة كدائرة منطقية تتابعية فلابد من أخذ عامل الزمن في الاعتبار، فلكل بوابة منطقية زمن تأخر إنتقال (Propagation Delay) هو عبارة عن الفترة الزمنية التي تمضي ما بين تسليط الدخل على البوابة و ظهور الإستجابة في خرجها. و زمن تأخر الإنتقال للبوابات المنطقية صغير جداً و يقاس بالنانوثانية (ns). و يختلف زمن تأخر الإنتقال من بوابة إلى أخرى، كما يختلف لنفس البوابة باحتلاف الطروف المحيطة بها مثل درجة الحرارة. أي أنه من الصعب تحديد زمن تأخر الإنتقال لبوابة معينة بدقة.  $x = \overline{AC}$  y = B + C  $z = xy = \overline{AC} (B + C)$  e = 0 A = 1  $z = \overline{1 \cdot C} (0 + C) = \overline{C} C = 0$ 

أي أن الخرج 7 يساوي 0 على الدوام بغض النظر عن التغير الحادث في قيمة المتغير C.


### أهمية التزامن (Timing)



OR هو  $\Delta t_1$  هو NAND في هذه الدائرة نفترض أن زمن تأخر الانتقال لبوابة

 $\Delta t_2$  هو

نلاحظ هنا أن الخرج  $\pi$  قد أصبح مساويا 1 لفترة زمنية قصيرة جدا تساوي  $\Delta t_1 - \Delta t_2$  ، و هو أمر غير متوقع. و يسمى مثل هذا الخرج غير المتوقع، و الناتج عن اختلاف زمن تأخر الإنتقال للبوابات المنطقية، بالـــ Hazard. و من الواضح أنه من الصعب جداً التنبوء بمكان أو زمان ظهور هذه الــ Hazards في الدوائر المنطقية، حيث أن



كان هذا ممكناً للدائرة البسيطة أعلاه فإنه يكاد يكون مستحياً بالنسبة للدوائر المعقدة.

#### السؤال الآن هو ما تأثير هذه ال Hazards على الدائرة المنطقية؟

بالنسبة للدوائر المنطقية الترابطية: •

نظراً لظهور ال Hazards لفترة زمنية غاية في القصر وتلاشيها بعد ذلك فإنها تكاد أن تمر دون أن تلاحظ، و لا يكون لها بالتالى أي تأثير على الدائرة المنطقية.

بالنسبة للدوائر المنطقية التتابعية: •

يوجد هنا احتمال أن يقوم أحد المراجيح بالتقاط ال Hazards أثناء فترة ظهورها القصيرة و تخزينها. عند ذلك لا يعود تأثير ال Hazards على الدائرة المنطقية تأثيراً وقتياً و إنما يصبح تأثيراً دائماً.

### أهمية التزامن (Timing)

#### إذن كيف نتلافي تأثير ال Hazards على الدوائر المنطقية التتابعية؟

لتلافي تأثير الــ Hazards على الدائرة المنطقية التتابعية يكفي الإنتظار لفترة زمنية كافية لتلاشي الــ Hazards قبل قراءة خرج الدائرة، بحيث نضمن أن ذلك الخرج خالي من الــ Hazards. و هنا يأتي دور إشارة التزامن (Clock) التي تقوم بتنظيم فترات الإنتظار هذه. فإشارة التزامن عبارة عن إشارة تتغير قيمتها بإنتظام ما بين 0 و 1، كما هو موضح بالشكل التالي



فالفترات التي تكون فيها إشارة التزامن منخفضة (Low) هي عبارة عن فترات إنتظار لضمان تلاشي الـ Hazards.


### **Master-Slave Flip Flop**

يتكون قلاب القائد-التابع من قلابين Clocked SR Flip Flop متصلين ببعضهما البعض بحيث يغذي خرج أولهما دخل الثاني

(Master) (Slave) S Q Q CLK CLK  $\overline{Q}$ R R


لاحظ أن إشارة Clock تدخل مباشرة إلى مرحلة القائد في 

- فعندما تكون إشارة التزامن مرتفعة High يستجيب القائد للدخل. ويكون التابع في ذلك الوقت مغلقاً ومحتفظاً بحالته
- وفى اللحظة التي تهبط فيها إشارة التزامن الي Low ينغلق مرجاح القائد وتنتقل حالته إلى مرجاح التابع وتظهر



أي أن مرجاح القائد-التابع يستجيب لأي تغير يحدث في طرفي الدخل S و R طالما كانت إشارة التزامن (Clock) مرتفعة (High)، و تظهر الإستجابة في خرجه لحظة هبوط إشارة الترامن من High إلى Low. و الإستجابة التي تظهر في الخرج هنا هي آخر حالة للمرجاح مباشرة قبل هبوط إشارة الترامن. و يظل خرج المرجاح ثابتاً بعد هبوط إشارة التزامن و ذلك حتى الهبوط الذي يليه.


### **Master-Slave Flip Flop**



لاحظ في المخطط المنطقي المثلث الصغير الموضوع عند طرف الدخل لإشارة التزامن (Clock) و الذي يدل على أن دخل المرجاح ينشط مع الحافة الصاعدة لنبضة التزامن، أي لحظة إنتقال إشارة التزامن من Low إلى High.

لاحظ أيضاً أن جدول الصواب لمرجاح القائد-التابع هو نفسه جدول الصواب لمرجاح SR المتزامن، أي أن كالا المرجاحين يستجيبان للدخل S و R بنفس الطريقة، و لكن الفرق بينهما يكون في لحظة ظهور الإستجابة في الخرج. ففي مرجاح SR المتزامن تظهر الإستجابة في الخرج فور حدوث التغير في الدخل، ما دامت إشارة التزامن (Clock) مرتفعة، أما في مرجاح القائد-التابع فلا تظهر الإستجابة في الخرج إلا لحظة هبوط نبضة التزامن من High إلى Low.


С	S	D	$Q_{n+1}$	$\overline{Q}_{n+1}$	
0	X	X	_	<u></u>	Keep
			$Q_n$	$U_n$	
1	0	0	$Q_n$	$Q_n$	Keep
1	0	1	0	1	RESET
1	1	0	1	0	SET
1	1	1	1	1	Invalid




**Master-Slave Flip Flop Logic Circuit** 

### مخططات التزامن Timing Diagrams

نظراً إلى أن الزمن (Time) يدخل كمتغير في الدوائر المنطقية التنابعية فلابد من وسيلة لمتابعة التغير الذي يحدث في حالة الدائرة مع الزمن. هذه الوسيلة هي مخطط التزامن (Timing Diagram). فمخطط التزامن يوضح التغير الذي يحدث في متغيرات الدخل و الخرج للدائرة المنطقية مع الزمن. على سبيل المثال يوضح الشكل التالي مخطط تزامن معطى فيه الإشارات الداخلة إلى مرجاح SR متزامن، و هي إشارة التزامن (Clock) و متغيري الدخل SR و SR، و معطى فيه أيضاً الحالة الإبتدائية للمرجاح و هي حالة RESET، و مطلوب إيجاد خرج المرجاح SR





### مخططات التزامن Timing Diagrams



### فلاب JK Flip Flop) JK

قلاب JK هو عبارة عن قلاب من نوع Master-Slave Flip Flop مزود بتغذية مرتدة Feedback إضافية،






- نلاحظ هنا أن جدول الصواب لقلاب JK يشبه إلى حد كبير جدول الصواب لمرجاح القائد-التابع، حيث يحل الطرف I محل الطرف S في إجراء عملية I و يحل الطرف I محل الطرف I محل الطرف I محل الطرف I محل الطرف I في إجراء عملية I

- و لكن يتميز القلاب JK عن القائد-التابع في عدم وجود دخل غير مسموح به أو غير مستخدم، حيث أن الدخل J=K=L يؤدي إلى عكس حالة المرجاح، و هي العملية التي تسمى Togale

C	J	K	$Q_{n+1}$	
0	×	X	$Q_n$	Keep
1	0	0	$Q_n$	Keep
1	0	1	0	RESET
1	1	0	1	SET
1	1	1	$\overline{Q}_n$	Toggle

### قلاب T Flip Flop) T


 $\mathsf{T}$  هنا هي إختصار لكلمة Toggle بمعنى عكس الحالة، كما سبق و أن أوضحنا. وقلاب  $\mathsf{T}$  هو عبارة عن قلاب  $\mathsf{JK}$  تقلاب  $\mathsf{JK}$  من الدخل له في طرف واحد هو الطرف  $\mathsf{T}$ 




С	T	$Q_{n+1}$	
0	×	$Q_n$	Keep
1	0	$Q_n$	Keep
1	1	$\overline{Q}_n$	Toggle

- لاحظ عدم إمكانية إجراء عملية SET أو عملية RESET للقلاب T بل يمكن فقط الإحتفاظ بحالته السابقة أو عكس تلك الحالة.
  - تستخدم قلابات T وقلابات JK في بناء العدادات

### (T and JK Flip Flop) T, JK امثلة على قلاب







### Flip-Flops edge-triggered

كذلك تم تطوير دوائر Controlled Latches للحصول على دوائر Flip-Flops بأنواعها المختلفة التي يشتغل عند لحظه صعود الساعة فقط ويسمى هذا النوع Positive Edge Trigger ونوع اخر يشتغل عند نزول الساعة فقط ويسمى هذا النوع .Negative Edge Trigger

Flip-Flops are edge-triggered







Clock response in latch and flip-flop

### Flip-Flops edge-triggered Example

 $Q_{n+1}(Negative\ Edge)$  و  $Q_{n+1}(Controlled\ Latches)$  لهذه المعطيات  $Q_{n+1}(Negative\ Edge)$  و  $Q_{n+1}(Negative\ Edge)$  لهذه المعطيات .D



### **Analysis of Clocked Sequential Circuits**



في الدوائر التتابعية المخرجات والحالة التالية هي دالة في المدخلات والحالة الحالية.

يتكون تحليل الدائرة المتسلسلة من الحصول على جدول أو رسم تخطيطي للتسلسل الزمنى للمدخلات والمخرجات والحالات الداخلية.

Circuit diagram → Equations → State table → State diagram

مثال: حلل الدائرة المنطقية Circuit diagram المعطاة واوجد State diagram لها.

#### أولا: نوجد معادلة الحالة State Equations


$$A(t+1) = A(t)x(t) + B(t)x(t) = Ax + Bx$$

$$B(t+1) = \bar{A}(t)x(t) = \bar{A}x$$

$$y(t) = [A(t) + B(t)]\bar{x}(t)$$
$$y = (A + B)\bar{x}$$

### **Analysis of Clocked Sequential Circuits**

Circuit diagram → Equations → State table → State diagram



1 0

0

ثانباً: نوجد جدول الحالة State table

 $y = (A + B)\bar{x}$ 

Dro	sent	Next State				Output		
	ate	x = 0		<i>x</i> = 1		x = 0	<i>x</i> = 1	
Α	В	Α	В	Α	В	y	y	
0	0	0	0	0	1	0	0	
0	1	0	0	1	1	1	0	
1	0	0	0	1	0	1	0	
1	1	0	0	1	0	1	0	

 $B(t+1) = \bar{A}x$ 

sequential circuit with m flip flops and n inputs needs 2<sup>m+n</sup> rows in the state table


1

1 1

Second Form of the State Table

### **Analysis of Clocked Sequential Circuits**

Dec	cont	N	lext	Stat	Output			
Present State		x = 0		<b>x</b> =	= 1	x = 0	<i>x</i> = 1	
Α	В	Α	В	Α	В	y	y	
0	0	0	0	0	1	0	0	
0	1	0	0	1	1	1	0	
1	0	0	0	1	0	1	0	
1	1	0	0	1	0	1	0	



Circuit diagram → Equations → State table → State diagram

$$A(t+1) = Ax + Bx$$
  $B(t+1) = \bar{A}x$   $y = (A+B)\bar{x}$ 

ثالثاً: نوجد الرسم البياني للحالة State diagram


The state diagram provides the same information as the state table and is obtained directly from state Table.

#### In the state diagram:

- a present state is represented by a circle, the binary number inside each circle identifies the state of the flip-flops.
- the (clock-triggered) transitions between states are indicated by directed lines connecting the circles.
- input value during the present state is labeled first, and the number after the slash gives the output during the present state with the given input. (0/1 → input is 0 / output is 1)

### **Analysis with D Flip-Flops**





### **Analysis for JK or T Flip-Flops**

A state table consists of four sections: present state, inputs, next state, and outputs.

- The first two are obtained by listing all binary combinations.
- The output section is determined from the output equations.
- The next-state values are evaluated from the state equations.


**For** *JK* **or** *T***,** it is necessary to refer to the corresponding characteristic table or characteristic equation to obtain the next-state values.

The next-state values of a sequential circuit that uses *JK* - or *T* -type flip-flops can be derived as follows:

- 1. Determine the flip-flop input equations in terms of the present state and input variables.
- 2. List the binary values of each input equation.
- **3.** Use the corresponding flip-flop characteristic table to determine the next-state values in the state table.

### **Analysis with JK Flip-Flops**

مثال: حلل الدائرة المنطقية Circuit diagram المعطاة واوجد State diagram لها.



The circuit has no outputs and the input Equations are:

$$J_A = BK_A = B \bar{x}$$

$$J_B = \bar{x}K_B = \bar{A}x + A\bar{x} = A \oplus x$$

State Table for Sequential Circuit with JK Flip-Flops

Present State		Input		ext ate		Flip- Inp	Flop uts	
A	В	x	A	В	JA	$K_A$	$J_B$	K
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0

### **Analysis with JK Flip-Flops**

JK I	Flip-Fl	حلل الدائرة المنطقية Circuit diagram المعطاة واوجد State diagram لها.						
J	K	Q(t + 1)						
0	0	Q(t) No chang	The circuit has no outputs					
0	1	0 Reset	•					
1	0	1 Set	The Input Equations					
1	1	Q'(t) Complem	$J_A = BK_A = B\bar{x}$					

The next-state values can also be obtained by evaluating the state equations from the characteristic equation. This is done by using the following procedure:

- 1. Determine the flip-flop input equations in terms of the present state and input variables.
- 2. Substitute the input equations into the flip-flop characteristic equation to obtain the state equations.
- 3. Use the corresponding state equations to determine the next-state values in the state table.

$$\label{eq:JA} \textit{J}_{\textit{A}} = \textit{B}\,\textit{K}_{\!\!\textit{A}} = \textit{B}\;\bar{\textit{x}}$$
 The Input Equations

$$J_B = \bar{x}K_B = \bar{A}x + A\bar{x} = A \oplus x$$

The Characteristic Equations

$$A(t+1) = J\bar{A} + \overline{K}A$$
$$B(t+1) = J\bar{B} + \overline{K}B$$

The State Equation are:

$$A(t+1) = B\bar{A} + \overline{B\bar{x}} A = \bar{A}B + A\bar{B} + Ax$$
  

$$B(t+1) = \bar{x}\bar{B} + \overline{(A \oplus x)}B = \bar{B} \bar{x} + ABx + \bar{A}B\bar{x}$$

### **Analysis with JK Flip-Flops**


The State Equation are:

$$A(t+1) = B\bar{A} + \overline{B\bar{x}} A = \bar{A}B + A\bar{B} + Ax$$


$$B(t+1) = \bar{x}\bar{B} + \overline{(A \oplus x)}B = \bar{B}\ \bar{x} + ABx + \bar{A}B\bar{x}$$


State Table	for Sec	nuential	Circuit	with	IK Eli	n-Elo	no
Julie Tuble	IUI JEL	juentuui	Circuit	VVILII	jis en	p-rio	$\mu$ $_{3}$

Present State		Input	Next nput State			Flip-Flop Inputs		
Α	В	x	Α	В	JA	$K_A$	$J_B$	K
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0



### **Analysis with T Flip-Flops**





The Characteristic Equation:  $O(t+1) = T \oplus O = \overline{T}O + T$ 


$$Q(t+1) = T \oplus Q = \bar{T}Q + T\bar{Q}$$

The next-state values Equations  $A(t+1) = \overline{Bx}A + Bx\overline{A} = A\overline{B} + A\overline{x} + \overline{A}Bx$   $B(t+1) = B \oplus x$ 

State Table for Sequential Circuit with T Flip-Flops


Present State A B		Input		ext	Output
		x	A B		y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

Input/Output equations  $T_A = Bx$   $T_B = x$  y = AB



### **Analysis with JK Flip-Flops**





### إجراءات التصميم Design Procedure

تحدد إجراءات أو منهجيات التصميم الأجهزة Hardware التي ستنفذ السلوك المطلوب. ,وسيتم تنفيذه بتتصميم الدوائر الصغيرة يدويًا، لبنة البناء التسلسلية sequential building block التي تستخدمها أدوات التوليف هي . D flip-flop جنبًا إلى جنب مع Logic gates الإضافي، يمكنه تنفيذ سلوك JK flip-flops و JK flip-flops

في الواقع، لا يهتم المصممون عمومًا بنوع القلاب؛ بدلاً من ذلك، ينصب تركيز هم على الوصف الصحيح للوظيفة المتسلسلة التي سيتم تنفيذها بواسطة أداة التجميع synthesis tool .

#### The procedure for designing synchronous sequential circuits:

- From the word description and specifications of the desired operation, derive a state diagram for the circuit.
- **2.** Reduce the number of states if necessary.
- **3.** Assign binary values to the states.
- 4. Obtain the binary-coded state table.
- **5.** Choose the type of flip-flops to be used.
- **6.** Derive the simplified flip-flop input equations and output equations.
- 7. Draw the logic diagram.

### إجراءات التصميم Design Procedure

مثال: صمم دائرة تكتشف تسلسلًا من ثلاثة أو أكثر من وحدات 1 متتالية في سلسلة من البتات التي تأتي عبر خط الإدخال (أي أن الإدخال عبارة عن دفق بتات تسلسلي). مثلا الدخل التسلسلي 100010011

Synthesis Using D Flip-Flops

We choose two D flipflops to represent the four states, and we label their outputs A and B.

D Flip-Flop Q(t + 1)0 Reset Set


The characteristic equation for D flip-flop

$$Q(t+1)=D_Q$$

#### State Table for Sequence Detector

Present State A B		Input	Ne Sta	xt ate	Output
		x	Α	В	у
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	1

State diagram for sequence detector



### إجراءات التصميم Design Procedure

1 متتالية في سلسلة من البتات التي -	تابع مثال: صمم دائرة تكتشف تسلسلًا من ثلاثة أو أكثر من وحدات
_	تأتي عبر خط الإدخال (أي أن الإدخال عبارة عن دفق بتات تسلسلي).

Assign binary

values to the

states

 $S_0 = 00$ 

 $S_1 = 01$ 

 $S_2 = 10$ 


 $S_3 = 11$ 


#### Present Next Output Input State State 0


#### input equations and output equations

By using sum-of-minterms 
$$A(t+1)=D_A(A,B,x)=\sum (3,5,7)$$
 
$$B(t+1)=D_B(A,B,x)=\sum (1,5,7)$$
 
$$y(A,B,x)=\sum (6,7)$$

#### The simplified Boolean equations








### إجراءات التصميم Design Procedure

#### Logic diagram of a sequence detector



تابع مثال: صمم دائرة تكتشف تسلسلًا من ثلاثة أو أكثر من وحدات 1 متتالية في سلسلة من البتات التي تأتي عبر خط الإدخال (أي أن الإدخال عبارة عن دفق بتات تسلسلي).

$$D_A = Ax + Bx$$

$$D_B = Ax + \bar{B}x$$

$$y = AB$$

### **Flip-Flop Excitation Tables**

The design of a sequential circuit with flip-flops other than the D type is complicated by the fact that the input equations for the circuit must be derived indirectly from the state table. When D -type flip-flops are employed, the input equations are obtained directly from the next state.

This is not the case for the *JK* and *T* types of flip-flops. In order to determine the input equations for these flip-flops, it is necessary to derive a functional relationship between the state table and the input equations.

Flip-Flop Characteristic Tables

D	Q(t	+ 1)	
0	0	R	eset
1	1	Se	et
JK	Flip-F	lop	
J	K	Q(t +	1)
0	0	Q(t)	No change
0	1	0	Reset
1	0	1	Set
1	1	Q'(t)	Complement

T	Flip-Flop	
T	Q(t + 1)	
0	Q(t)	No change
1	Q'(t)	Complement

#### (a) for JK Flip-Flop,

- When both Q(t)=Q(t+1)=0, must J=0 and can be K either 0 or 1.
- Similarly, when both Q(t)=Q(t+1)=1, must K=0, while J can be 0 or 1.
- If the flip-flop is to have a transition from the 0 to 1-state, must J=1, since the J sets the flip-flop.
- For a transition from the 1 to 0-state, must have K=1, since the K Resets the flip-flop.

#### (b) for the T flip-flop


- When the state of the flip-flop must remain the same, must T=0.
- When the state of the flip-flop has to be complemented, must T=1.

Q(t)	Q(t + 1)	J	K	Q(t)	Q(t + 1)	1
0	0	0	X	0	0	0
0	1	1	X	0	1	1
1	0	X	1	1	0	1
1	1	X	0	1	1	0

#### Flip-Flop Excitation Tables


Q(t)	Q(t + 1)	D	T	J	K
0	0	0	0	0	X
0	1	1	1	1	X
1	0	0	1	X	1
1	1	1	0	X	0

### **Synthesis Using JK Flip-Flops**



مثال: باستخدام JK. Flip-flops) صمم دائرة تتابعية المحددة بواسطة الجدول التالي:


Present State		Input		Next State		Flip-Flop Inputs			
A	В	X	A	В	JA	K <sub>A</sub>	<b>J</b> <sub>B</sub>	K <sub>B</sub>	
0	0	0	0	0	0	X	0	X	
0	0	1	0	1	0	X	1	X	
0	1	0	1	0	1	X	X	1	
0	1	1	0	1	0	X	X	0	
1	0	0	1	0	X	0	0	X	
1	0	1	1	1	X	0	1	X	
1	1	0	1	1	X	0	X	0	
1	1	1	0	0	X	1	X	1	



Maps for J and K input equations

### **Synthesis Using JK Flip-Flops**

تابع مثال: باستخدام JK.F.F) JK flip-flops) صمم دائرة تتابعية المحددة بواسطة الجدول التالي:



Present State				Flip-Flop Inp			uts	
Α	В	x	A	В	JA	$K_A$	J <sub>B</sub>	K
0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	X	1	X
0	1	0	1	0	1	X	X	1
0	1	1	0	1	0	X	X	0
1	0	0	1	0	X	0	0	X
1	0	1	1	1	X	0	1	X
1	1	0	1	1	X	0	X	0
1	1	1	0	0	X	1	X	1

$$J_A = B\overline{X}$$
  $K_A = Bx$   $J_B = x$   $K_B = \overline{A \oplus x}$ 

Logic diagram for sequential circuit with JK flip-flops

### **Synthesis Using T Flip-Flops**




مثال: باستخدام T.F.F) T flip-flops) صمم دائرة تتابعيةٌ تعمل كعداد ثنائي binary counter

An n -bit binary counter consists of n flip-flops that can count in binary from 0 to  $2^n$  - 1. The state diagram of a three-bit counter is shown

Present State			Next State			Flip-Flop Inputs			
A <sub>2</sub>	<i>A</i> <sub>1</sub>	<i>A</i> <sub>0</sub>	A <sub>2</sub>	<i>A</i> <sub>1</sub>	<i>A</i> <sub>0</sub>	T <sub>A2</sub>	<i>T</i> <sub>A1</sub>	<i>T</i> <sub>A0</sub>	
0	0	0	0	0	1	0	0	1	
0	0	1	0	1	0	0	1	1	
0	1	0	0	1	1	0	0	1	
0	1	1	1	0	0	1	1	1	
1	0	0	1	0	1	0	0	1	
1	0	1	1	1	0	0	1	1	
1	1	0	1	1	1	0	1	1	
1	1	1	0	0	0	1	1	1	







State diagram of three-bit binary counter

### **Synthesis Using T Flip-Flops**

تابع مثال: باستخدام T.F.F) T flip-flops) صمم دائرة تتابعيةً تعمل كعداد ثنائي binary counter






Logic diagram of three-bit binary counter


### **Synthesis Using T Flip-Flops**

مثال: باستخدام T. flip-flops (T.F.F) صمم دائرة تتابعيةٌ لها مدخل X في حالة X=0 الدائرة عبارة عن عداد تصاعدي من 0 الى 3 في حالة X=0 الدائرة عبارة عن عداد تنازل من 3 الى 0 حالة X=1 الدائرة عبارة عن عداد تنازل من 3 الى 0



### PROBLEMS p-245

5.8\* Derive the state table and the state diagram of the sequential circuit shown in Fig. P5.8. Explain the function that the circuit performs. (HDL—see Problem 5.36.)



## Thank you