### الوحدة الخامسة: الدوائر المنطقية التتابعية Sequential Logic Circuits

### محتويات الوحدة

تمهيد

أهداف الوحدة

- 1. الدوائر المنطقية التتابعية (Sequential Logic Circuits)
  - 2. المراجيح (Flip Flops)
    - 1-2 بناء المراجيح
  - (Clocked Flip Flops) المراجيح المتزامنة (2-2
- 3-2 مرجاح القائد-التابع (Master-Slave Flip Flop)
  - 4-2 أطراف الدخل المباشر (Direct Inputs)
  - Two-Phase Clocking) التزامن ثنائي الطور
    - (Registers) المسجلات
    - 1-3 بناء المسجلات
- (Write and Read Operations) الكتابة في المسجلات و القراءة منها 2-3
  - (Register-to-Register Transfer) نقل البيانات ما بين المسجلات
    - (Shift Registers) مسجلات الإزاحة 4-3
      - 4. العدّادات (Counters)
      - 1-4 بناء العدّادات
      - (Up Counting) العد تصاعدياً
      - (Down Counting) العد تنازلياً
    - (Up/Down Counting) العد في الإتجاهين 4-4
      - 5-4 العد ضمن نطاق معين
        - 6-4 العد بأي ترتيب

#### تمهيا

مرحباً بك عزيزي الدارس في الوحدة الخامسة من مقرر "أساسيات التصميم المنطقي". في ما سبق من المقرر تعاملنا مع دوائر منطقية ترابطية (Combinational Logic Circuits)، و فيها يعتمد خرج الدائرة فقط على القيم الحالية للدخل، أما في هذه الوحدة فسنتعرف على النوع الآخر من الدوائر المنطقية و هو الدوائر المنطقية التتابعية (Sequential Logic Circuits)، مثل المراجيح (Flip Flops) و المسجلات (Registers) و العدّادات (Counters)، و فيها لا يعتمد الخرج فقط على القيم الحالية للدخل، و إنما يعتمد أيضاً على القيم السابقة للخرج.

أي أن هذا النوع من الدوائر له ذاكرة (Memory) تستطيع اختزان القيم السابقة لخرج الدائرة بحيث تستطيع التأثير على خرجها الحالي. و السبب في ظهور هذه القدرة التخزينية هو وجود تغذية مرتدة (Feedback) من خرج الدائرة إلى دخلها. حيث سنقوم في هذه الوحدة بعرض مبسط لأهم أنواع الدوائر المنطقية التتابعية و أكثرها شيوعاً في الإستخدام، و لن نتعرض لتصميم الدوائر المنطقية التتابعية بالتفصيل، كما فعلنا بالنسبة للدوائر المنطقية الترابطية، بل سنترك هذه الدراسة التفصيلية لمقرر آخر متقدم في التصميم المنطقي. نبدأ هنا بدراسة الوحدة الأساسية في بناء الدوائر المنطقية التتابعية و هي المراجيح (Flip Flops)، حيث نقوم بتوضيح بنائها و طريقة عملها و أنواعها المختلفة و استخدامات كل نوع. ثم ننتقل للمسجلات (Registers) حيث نقوم بتوضيح بنائها و كيفية الكتابة فيها و القراءة منها و كيفية نقل البيانات بينها، كما نتعرف على مسجلات الإزاحة (Shift Registers) بأنواعها المختلفة. و في ألم الوحدة نتعرف على العدّادات (Counters)، حيث نتعرف على بنائها و أنواعها المختلفة و استخداماةا.

### أهداف الوحدة

عزيزي الدارس، بعد دراسة هذه الوحدة ينبغي أن تكون قادراً على:

- التفريق ما بين الدوائر المنطقية الترابطية و الدوائر المنطقية التتابعية.
  - تصميم المراجيح بأنواعها المختلفة و توضيح طريقة عملها.
    - إستخدام المراجيح في تصميم الأنظمة الرقمية.
  - استخدام مخططات التزامن في تحليل الدوائر المنطقية التتابعية.
  - تصميم المسجلات بأنواعها و استخدامها في الأنظمة الرقمية.
    - توضيح طريقة نقل البيانات بين المسجلات.
      - تصميم مسجلات الإزاحة.
- تصميم العدّادات بأنواعها المختلفة و شرح طريقة عملها و استخدامها في الأنظمة الرقمية.

### 1- الدوائر المنطقية التتابعية (Sequential Logic Circuits)

تنقسم الدوائر المنطقية إلى نوعين؛ دوائر منطقية ترابطية (Combinational Logic Circuits) و دوائر منطقية تتابعية (Sequential Logic Circuits). سميت الدوائر المنطقية الترابطية بهذا الإسم نظراً إلى أن وظيفة الدائرة هي ربط متغيرات الدخل بعمليات منطقية لتوليد متغيرات الخرج، و بالتالي فإن خرج هذا النوع من الدوائر يعتمد فقط على القيم الحالية للدخل، فمتى ما تغير الدخل تبع ذلك تغير الخرج، و إذا لم يتغير الدخل يظل الخرج كما هو. و جميع الدوائر المنطقية التي تعاملنا معها في هذا المقرر حتى الآن، مثل الجوامع (Adders) و فاك الشفرة (Decoder) و المشفر (Demultiplexer) و الدامج (Multiplexer) و المفرق (Encoder)، هي دوائر منطقية ترابطية. أما الدوائر المنطقية التتابعية فلا يعتمد خرجها على القيم الحالية للدخل فقط و إنما يعتمد بالإضافة إلى ذلك على القيم السابقة المنحرج، حيث أن هذا النوع من الدوائر له ذاكرة (Memory) تستطيع اختزان ماضي الدائرة بحيث يؤثر هذا الماضي

على الخرج الحالي. و السبب في ظهور القدرة التخزينية في الدوائر المنطقية التتابعية هو وجود تغذية مرتدة (Feedback)، حيث أن خرج الدائرة يتم أخذه عبر هذه التغذية المرتدة و إدخاله إلى الدائرة مرة أخرى مع متغيرات الدخل. و نظراً لوجود ماضي و حاضر في الدوائر المنطقية التتابعية نستطيع القول أن الزمن (Time) يدخل فيها كمتغير. و دخول الزمن كمتغير يتطلب وجود إشارة التزامن (Clock Signal) في الدوائر المنطقية التتابعية للقيام بدور تنسيقي و تنظيمي هام في النظام الرقمي. و الجدول التالي يلخص الفروقات ما بين الدوائر المنطقية الترابطية و الدوائر المنطقية الترابطية و الدوائر المنطقية الترابطية الدوائر المنطقية التتابعية

	الدوائر المنطقية الترابطية	الدوائر المنطقية التتابعية
1. الخوج	يعتمد على القيم الحالية للدخل فقط	يعتمد على القيم الحالية للدخل و على
		القيم السابقة للخرج
2. الذاكرة (Memory)	ليس لها ذاكرة	لها ذاكرة
3. التغذية المرتدة (Feedback)	لا توجد بما تغذية مرتدة	توجد بما تغذية مرتدة
4. الزمن	لا يدخل الزمن فيها كمتغير	يدخل الزمن فيها كمتغير
5. إشارة التزامن (Clock)	لا توجد بما إشارة تزامن	توجد بھا إشارة تزامن
6. أمثلة	الجوامع، فاك الشفرة، المشفر، الدامج،	المراجيح، المسجلات، العدّادات
	المفرق	

### -2 المراجيح (Flip Flops)


المرجاح (Flip Flop) عبارة عن دائرة منطقية تتابعية لها القدرة على تخزين خانة ثنائية واحدة (I-bit) فقط من البيانات. و يطلق عليه باللغة العربية أيضاً تسمية القلاب أو النطاط، و لكن سنستخدم هنا تسمية المرجاح نظراً لفصاحتها و لأدائها للمعنى المطلوب بدقة أكبر. حيث أن للمرجاح حالتين (two states) يتأرجح بينهما، أي ينتقل من إحداهما إلى الأخرى تحت تأثير متغيرات الدخل. تسمى الحالة الأولى للمرجاح و التي يكون محتفظاً فيها بالقيمة المنطقية 1 بحالة TESET، في حين تسمى الحالة الأخرى و التي يكون محتفظاً فيها بالقيمة المنطقية 0 بحالة TRESET أو CLEAR. هذا و يعتبر المرجاح وحدة البناء الأساسية لجميع الدوائر المنطقية التتابعية.

# 1-2 بناء المراجيح

من الممكن أن يتم بناء المراحيح باستخدام العواكس المنطقية أو باستخدام بوابات NOR أو باستخدام بوابات NAND.

## مرجاح من العواكس المنطقية:


يتكون أبسط أنواع المراجيح من عاكسين منطقيين يقوم خرج كل منهما بتغذية دخل الآخر، كما هو موضح بالشكل التالي



يسمى الطرف  $\overline{Q}$  بالخرج غير المعكوس للمرجاح، في حين يسمى الطرف  $\overline{Q}$  بالخرج المعكوس.

لتخزين قيمة معينة في المرجاح نقوم بتسليط الجهد الكهربائي الممثل لتلك القيمة من مصدر خارجي على الطرف Q لفترة زمنية قصيرة جداً (الفترة الزمنية اللازمة لظهور خرج العاكس المنطقي الثاني)، ثم نقوم بإزالة مصدر الدخل الخارجي، فيظل المرجاح محتفظاً بتلك القيمة المخزنة به ما دامت تغذية بواباته المنطقية بالقدرة الكهربائية مستمرة، ويفقد القيمة المخزنة به عند إنقطاع تلك التغذية.


يمكن رسم دائرة المرجاح البسيط المكون من عاكسين منطقيين بالصورة التالية



نلاحظ هنا وجود التغذية المرتدة (Feedback) من طرفي الخرج للعاكسين المنطقيين إلى طرفي الدخل لهما.

يطلق على هذا المرحاح تسمية Static Latch. و مصطلح Static في الدوائر المنطقية يشير إلى غياب إشارة التزامن (Clock)، و المصطلح العكسي Dynamic يشير إلى وجود تلك الإشارة. و غياب إشارة التزامن هنا يعني عدم إمكانية تغير حالة الدائرة بمرور الزمن فقط، أي أن القيمة المخزنة في المرجاح ستظل كما هي حتى يتم استبدالها بقيمة أخرى. يستخدم هذا المرجاح كوحدة بناء أساسية في نوع من أنواع الذاكرة (Memory) يسمى Static RAM أو SRAM، كما سيتم توضيحه بالتفصيل في الوحدة التالية من المقرر.


ذكرنا أن المرجاح له القدرة على تخزين حانة ثنائية واحدة (1-bit) فقط من البيانات، فلتخزين معلومة مكونة من مجموعة من الخانات الثنائية (bits) المطلوب تخزينها، كما هو موضح بالشكل التالى



و تسمى مجموعة المراجيح المستخدمة في تخزين معلومة مكونة من عدد من الخانات الثنائية بالمسجل (Register).

### مرجاح من بوابات NOR:

بما أن بوابة NOR يمكن أن تعمل عمل العاكس المنطقي، لذلك يمكن استخدامها في بناء المراجيح كما هو موضح أدناه




S و التي يمكن عن طريقها التحكم في حالة المرجاح. في S هو إختصار لكلمة SET وهي حالة المرجاح التي S و التي يمكن عن طريقها التحكم في حالة المرجاح. في S هو إختصار لكلمة RESET وهي حالة المرجاح التي تكون فيها القيمة المنطقية S مخزنة فيه، و S هو إختصار لكلمة RESET و هي حالة المرجاح التي تكون فيها القيمة المنطقية S مخزنة فيه. أي أن المرجاح يكون في حالة S إذا كانت القيمة المخزنة فيه هي S علماً بأن القيمة المخزنة في المرجاح هي القيمة التي تظهر في طرف الخرج غير المعكوس S.

يطلق على هذا المرجاح تسمية مرجاح SET/RESET أو مرجاح SR Flip Flop) SR إختصاراً.

# • إحراء عملية SET للمرجاح:


SET للمرجاح نضع القيمة المنطقية SET في الطرف المقابل للعملية المطلوب إحراؤها، أي الطرف SET و نضع القيمة المنطقية SET في الطرف الآخر، أي الطرف SET، كما هو موضح أدناه



 $\overline{Q}$  الموجودة بالأسفل يحدد خرجها بــ  $\overline{Q}=0$  . و بمعلومية قيمة  $\overline{Q}$  الموجودة بالأعلى بــ Q=1 . Q=1 الموجودة بالأعلى بــ Q=1 .

# • إجراء عملية RESET للمرجاح:


لا الطرف الما RESET للمرجاح نضع القيمة المنطقية 1 في الطرف المقابل للعملية المطلوب إحراؤها، أي الطرف R، و نضع القيمة المنطقية R في الطرف الآخر، أي الطرف R، كما هو موضح أدناه



Q=0 . و بمعلومية قيمة Q=0 . و بالأعلى يحدد خرجها بـ Q=0 . و بمعلومية قيمة Q=0 . و بعلومية قيمة Q=0 . الموجودة بالأسفل بـ Q=0 .


يوجد احتمالي دخل آخرين للطرفين S و S ، الاحتمال الأول هو S=0 و S=0 ، و الاحتمال الثاني هو S=1 و S=1 . المطلوب الآن إيجاد حالة المرجاح لكل احتمال دخل منهما

### R=0 و S=0 احتمال الدخل •




لا نستطيع هنا تحديد حالة المرجاح الجديدة دون معرفة حالته السابقة، لأنه إذا كانت القيمة الموجودة على أحد طرفي الدخل لبوابة NOR هي 0 فلا يمكن تحديد خرجها دون معرفة القيمة الموجودة على طرف الدخل الآخر.

 $\overline{Q}=0$  و Q=1 أولاً: إذا كان المرجاح في حالة SET أي أن المرجاح أولاً:



نجد أن الحالة الجديدة للمرجاح هي أيضاً حالة SET، أي أن المرجاح احتفظ بحالته السابقة.


 $\overline{Q}=1$  و Q=0 أي أن أن المرجاح في حالة RESET، أي أن المرجاح في حالة



نجد أن الحالة الجديدة للمرجاح هي أيضاً حالة RESET، أي أن المرجاح احتفظ بحالته السابقة.

و عليه نستنتج أنه في حالة الدخل S=0 و S=0 يحتفظ المرجاح بحالته السابقة.

R=1 و S=1



يؤدي إحتمال الدخل هذا إلى جعل كلا طرفي الخرج Q و  $\overline{Q}$  مساويين 0، و هو أمر غير مسموح به. كما أنه عند عودة القيمة الموضوعة على طرفي الدخل S و R من 1 إلى 0 في وقت واحد فإن حالة المرجاح تكون غير محددة، أي لا يمكن التكهن بها، لأنها تعتمد على أي الطرفين S و R تغير قبل الآخر. لذلك فإن احتمال الدخل S و S غير مستخدم أو غير مسموح به (Invalid).

هذا و يمكن تلخيص النتائج السابقة في حدول الصواب (Truth Table) التالي

S	R	$Q_{n+1}$	
0	0	$Q_n$	Keep
0	1	0	RESET
1	0	1	SET
1	1	Invalid	


-حيث  $Q_{n+1}$  هي الحالة الجديدة للمرجاح، و  $Q_n$  هي الحالة السابقة للمرجاح.

كما يمكن أن نقوم في حدول الصواب بإدراج الخرج المعكوس  $\overline{Q}$  إضافة إلى الخرج غير المعكوس Q ، و ذلك لتوضيح ما يحدث في حالة الدخل S=1 و S=1 ، كما هو موضح أدناه

S	R	$Q_{n+1}$	$\overline{Q}_{n+1}$	
0	0	$Q_n$	$\overline{Q}_n$	Keep
0	1	0	1	RESET
1	0	1	0	SET
1	1	0	0	Invalid


### مرجاح من بوابات NAND:

بما أن بوابة NAND، مثلها في ذلك مثل بوابة NOR، يمكن أن تعمل عمل العاكس المنطقي، لذلك يمكن استخدامها في بناء المراجيح كما هو موضح أدناه




المرجاح هنا أيضاً عبارة عن مرجاح SET/RESET أو مرجاح SR (SR Flip Flop)، إلا أن دخله نشط منخفض (Active Low)، أي أن العملية المطلوبة يتم إجراؤها بوضع 0 في الطرف المقابل لها.

• إحراء عملية SET للمرجاح:  $\overline{S} = 0 \quad \overline{S} = 0$ يتم ذلك بجعل  $\overline{S} = 0$  و  $\overline{S} = 0$  ، كما هو موضح أدناه



• إجراء عملية RESET للمرجاح:  $\overline{R} = 0 \quad \text{if } \overline{S} = 0$ يتم ذلك بجعل  $\overline{R} = 0$  و  $\overline{S} = 1$  ، كما هو موضح أدناه




هذا و يمكن بسهولة إثبات أن الدخل  $\overline{S}=1$  و  $\overline{R}=1$  يؤدي لاحتفاظ المرجاح بحالته السابقة، و الدخل  $\overline{S}=0$  هذا و يمكن بسهولة إثبات أن الدخل  $\overline{S}=0$  مساويين للقيمة  $\overline{R}=0$ 


و يمكن تلخيص هذه النتائج في حدول الصواب التالي

$\overline{S}$	$\overline{R}$	$Q_{n+1}$	
0	0	Invalid	
0	1	1	SET
1	0	0	RESET
1	1	$Q_n$	Keep

$\overline{S}$	$\overline{R}$	$Q_{n+1}$	$\overline{Q}_{n+1}$	
0	0	1	1	Invalid
0	1	1	0	SET
1	0	0	1	RESET
1	1	$Q_n$	$\overline{Q}_{\scriptscriptstyle n}$	Keep


و الشكل التالي يوضح المخطط المنطقي (Logic Diagram) لمرحاح SR






# (Clocked or Gated Flip Flops) المراجيح المتزامنة 2-2


المرجاح المتزامن (Clocked Flip Flop) تدخل عليه إشارة تسمى إشارة التزامن (Clock Signal) أو Clock المرجاح المتزامن (Clock Signal) بالطريقة الموضحة بالشكل التالي



و يطلق على المرجاح هنا تسمية مرجاح SR المتزامن (Clocked SR Flip Flop).

و إشارة التزامن (Clock) تشبه في عملها إلى حد كبير إشارة السماح (Enable)، فإذا كانت إشارة التزامن مرتفعة (High)، أي مساوية 1، تمر الإشارتان S و R إلى المرجاح و يستجيب لهما بالصورة المعتادة، أما إذا كانت إشارة التزامن منخفضة (Low)، أي مساوية S0، فيتم حجب الإشارتين S0 و S1 عن المرجاح و يظل المرجاح محتفظاً بحالته السابقة. كما هو موضح أدناه






و في ما يلي حدول الصواب لمرجاح SR المتزامن

C	S	R	$Q_{n+1}$	$\overline{Q}_{n+1}$	
0	×	×	$Q_n$	$\overline{Q}_{\scriptscriptstyle n}$	Keep
1	0	0	$Q_n$	$\overline{Q}_n$	Keep
1	0	1	0	1	RESET
1	1	0	1	0	SET
1	1	1	1	1	Invalid

.(Clock) حيث المتغير C يمثل قيمة إشارة التزامن C


لاحظ أن دخل مرجاح SR المتزامن نشط مرتفع (Active High).

الشكل التالي يمثل المخطط المنطقي لمرجاح SR المتزامن




### (D Flip Flop) D مرجاح

و D هنا إختصار لكلمة Data أي أن الأسم الكامل للمرجاح هو Data Flip Flop. و مرجاح D عبارة عن مرجاح S متزامن تم ربط طرفي الدخل S و S له في طرف دخل واحد هو S باستخدام عاكس منطقي، كما هو موضح بالشكل التالي




فإذا وضعنا القيمة المنطقية 0 في الطرف D يكون S=0 و S=1 فتحدث عملية RESET للمرجاح، أي يتم إختزان القيمة S=1 فيه. و إذا وضعنا القيمة المنطقية S=1 في الطرف S=1 و S=1 فتحدث عملية SET للمرجاح، أي يتم إختزان القيمة S=1 فيه. أي أن القيمة التي يتم وضعها على الطرف S=1 يتم إختزانها داخل المرجاح.

لاحظ ارتباط إنتقال القيمة الموضوعة على الطرف D و إختزالها داخل المرجاح بإشارة التزامن (Clock)، حيث تنتقل القيمة إلى داخل المرجاح و تختزن في اللحظة التي تتغير فيها إشارة التزامن من Low إلى High، كما هو موضح أدناه



و في ما يلي المخطط المنطقي و حدول الصواب لمرجاح D




С	D	$Q_{n+1}$
0	×	$Q_n$
1	0	0
1	1	1

هذا و يطلق على مرحاح D أيضاً تسمية Dynamic Latch، و يستخدم أساساً في بناء المسجلات (Registers).

### أهمية التزامن (Timing)

لاحظنا ظهور إشارة التزامن (Clock) في الدوائر المنطقية التتابعية (Sequential Logic Circuits)، و لم نلاحظها من قبل في الدوائر المنطقية الترابطية (Combinational Logic Circuits)، فما أهمية التزامن بالنسبة لدوائر المنطقية الترابطية؟

سنقوم بتوضيح أهمية التزامن باستخدام الدائرة البسيطة التالية



للدائرة ثلاثة متغيرات دخل هي A و B و C. المتغير A ثابت دوماً في القيمة B، و المتغير B ثابت دوماً في القيمة D، المتغير D فتتغير قيمته في لحظة معينة من D إلى D. و المطلوب إيجاد خرج الدائرة D.

#### • كدائرة منطقية ترابطية:

إذا تعاملنا مع الدائرة كدائرة منطقية ترابطية وللم نأخذ عامل الزمن في الاعتبار نجد أن


$$x = \overline{AC}$$
 $y = B + C$ 
 $z = xy = \overline{AC} (B + C)$ 
 $z = xy = \overline{AC} (B + C)$ 
 $z = 1 \cdot \overline{C} (0 + C) = \overline{C} C = 0$ 

.C على الدوام بغض النظر عن التغير الحادث في قيمة المتغير z

#### • كدائرة منطقية تتابعية:

إذا تعاملنا مع الدائرة كدائرة منطقية تتابعية فلابد من أخذ عامل الزمن في الاعتبار، فلكل بوابة منطقية زمن تأخر انتقال (Propagation Delay) هو عبارة عن الفترة الزمنية التي تمضي ما بين تسليط الدخل على البوابة و ظهور الإستجابة في خرجها. و زمن تأخر الإنتقال للبوابات المنطقية صغير جداً و يقاس بالنانو ثانية (ns). و يختلف زمن تأخر الإنتقال من بوابة إلى أخرى، كما يختلف لنفس البوابة باختلاف الظروف المحيطة بما مثل درجة الحرارة. أي أنه من الصعب تحديد زمن تأخر الإنتقال لبوابة معينة بدقة.

في الدائرة أعلاه نفترض أن زمن تأخر الإنتقال لبوابة NAND هو  $\Delta t_1$ ، و زمن تأخر الإنتقال لبوابة OR هو  $\Delta t_2$ ، كما نفترض أن  $\Delta t_2 > \Delta t_1$ . و عليه فإن التغير في خرج بوابة NAND، أي التغير في قيمة المتغير  $\Delta t_1 > \Delta t_2$ ، كما نفترض أن  $\Delta t_2 > \Delta t_1$  و عليه فإن التغير في خرج بوابة OR، أي يحدث بعد التغير في دخلها، أي التغير في قيمة المتغير في قيمة المتغير في مقداره  $\Delta t_1 > \Delta t_1$ . كما هو التغير في قيمة المتغير  $\Delta t_2 > \Delta t_1$ ، بزمن مقداره  $\Delta t_2 > \Delta t_1$ . كما هو موضح بالشكل التالي



نلاحظ هنا أن الخرج z قد أصبح مساوياً 1 لفترة زمنية قصيرة حداً تساوي  $\Delta t_1 - \Delta t_2$ ، و هو أمر غير متوقع. و يسمى مثل هذا الخرج غير المتوقع، و الناتج عن اختلاف زمن تأخر الإنتقال للبوابات المنطقية، بالــ Hazard. و من الواضح أنه من الصعب حداً التنبوء بمكان أو زمان ظهور هذه الــ Hazards في الدوائر المنطقية، حيث أن ذلك يتطلب تحليلاً غاية في الدائرة المنطقية، يؤخذ فيه في الإعتبار زمن تأخر الإنتقال لكل بوابة منطقية. و إن كان هذا ممكناً للدائرة البسيطة أعلاه فإنه يكاد يكون مستحيلاً بالنسبة للدوائر المعقدة.

السؤال الآن هو ما تأثير هذه الـ Hazards على الدائرة المنطقية؟

- بالنسبة للدوائر المنطقية الترابطية: نظراً لظهور الــ Hazards لفترة زمنية غاية في القصر و تلاشيها بعد ذلك فإنحا تكاد أن تمر دون أن تلاحظ، و لا يكون لها بالتالي أي تأثير على الدائرة المنطقية.
  - النسبة للدوائر المنطقية التتابعية: يوجد هنا احتمال أن يقوم أحد المراجيح بالتقاط الــ Hazard أثناء فترة ظهورها القصيرة و تخزينها. عند ذلك لا يعود تأثير الــ Hazards على الدائرة المنطقية تأثيراً وقتياً و إنما يصبح تأثيراً دائماً.

إذن كيف نتلافي تأثير الـ Hazards على الدوائر المنطقية التتابعية؟


لتلافي تأثير الــ Hazards على الدائرة المنطقية التتابعية يكفي الإنتظار لفترة زمنية كافية لتلاشي الــ Hazards قبل قراءة خرج الدائرة، بحيث نضمن أن ذلك الخرج خالي من الــ Hazards. و هنا يأتي دور إشارة التزامن (Clock) التي تقوم بتنظيم فترات الإنتظار هذه. فإشارة التزامن عبارة عن إشارة تتغير قيمتها بإنتظام ما بين 0 و 1، كما هو موضح بالشكل التالي



فالفترات التي تكون فيها إشارة التزامن منخفضة (Low) هي عبارة عن فترات إنتظار لضمان تلاشي الــ Hazards.


### 3-2 مرجاح القائد-التابع (Master-Slave Flip Flop)

يتكون مرجاح القائد-التابع من مرجاحي SR متزامنين متصلين ببعضهما البعض بحيث يغذي خرج أولهما دخل الثاني، كما هو موضح بالشكل التالي




يسمى المرجاح الأول بالقائد (Master) و يسمى المرجاح الثاني بالتابع (Slave).

لاحظ أن إشارة التزامن (Clock) تدخل مباشرة إلى مرحلة القائد في حين تدخل معكوسة إلى مرحلة التابع، و معنى هذا أن إستجابة المرجاحين لا تتم في وقت واحد. فعندما تكون إشارة التزامن مرتفعة (High) يستجيب مرجاح القائد للدخل S و R، في حين يكون مرجاح التابع في ذلك الوقت مغلقاً و محتفظاً بحالته السابقة، و في اللحظة التي تمبط فيها إشارة التزامن من High إلى Low ينغلق مرجاح القائد و تنتقل حالته إلى مرجاح التابع و تظهر في الخرج. كما هو موضح بالشكل التالي



أي أن مرحاح القائد-التابع يستجيب لأي تغير يحدث في طرفي الدخل S و R طالما كانت إشارة التزامن (Clock) مرتفعة (High)، و تظهر الإستجابة في خرجه لحظة هبوط إشارة التزامن من High إلى Low. و الإستجابة التي تظهر في الخرج هنا هي آخر حالة للمرجاح مباشرة قبل هبوط إشارة التزامن. و يظل خرج المرجاح ثابتاً بعد هبوط إشارة التزامن و ذلك حتى الهبوط الذي يليه.

### و في ما يلي المخطط المنطقي و حدول الصواب لمرجاح القائد-التابع




С	S	R	$Q_{n+1}$	$\overline{Q}_{n+1}$	
0	×	×	$Q_n$	$\overline{Q}_{\scriptscriptstyle n}$	Keep
1	0	0	$Q_n$	$\overline{\overline{Q}}_n$	Keep
1	0	1	0	1	RESET
1	1	0	1	0	SET
1	1	1	1	1	Invalid

لاحظ في المخطط المنطقي المثلث الصغير الموضوع عند طرف الدخل لإشارة التزامن (Clock) و الذي يدل على أن دخل المرجاح ينشط مع الحافة الصاعدة لنبضة التزامن، أي لحظة إنتقال إشارة التزامن من Low إلى High.


لاحظ أيضاً أن حدول الصواب لمرجاح القائد-التابع هو نفسه حدول الصواب لمرجاح SR المتزامن، أي أن كلا المرجاحين يستجيبان للدخل S و S بنفس الطريقة، و لكن الفرق بينهما يكون في لحظة ظهور الإستجابة في الخرج. ففي مرجاح SR المتزامن تظهر الإستجابة في الخرج فور حدوث التغير في الدخل، ما دامت إشارة التزامن (Clock) مرتفعة، أما في مرجاح القائد-التابع فلا تظهر الإستجابة في الخرج إلا لحظة هبوط نبضة التزامن من High إلى SR

الشكل التالي يوضح الدائرة المنطقية لمرجاح القائد-التابع




#### مخططات التزامن (Timing Diagrams) مخططات

i نظراً إلى أن الزمن (Time) يدخل كمتغير في الدوائر المنطقية التتابعية فلابد من وسيلة لمتابعة التغير الذي يحدث والدائرة مع الزمن. هذه الوسيلة هي مخطط التزامن (Timing Diagram). فمخطط التزامن يوضح التغير الذي يحدث في متغيرات الدخل و الخرج للدائرة المنطقية مع الزمن. على سبيل المثال يوضح الشكل التالي مخطط تزامن معطى فيه الإشارات الداخلة إلى مرجاح SR متزامن، و هي إشارة التزامن (Clock) و متغيري الدخل SR و SR، و معطى فيه أيضاً الحالة الإبتدائية للمرجاح و هي حالة RESET، و مطلوب إيجاد خرج المرجاح SR




(ملاحظة: لتسهيل متابعة الشرح قمنا بترقيم نبضات التزامن)

أن S=0 و S=0 مما يؤدي إلى احتفاظ المرجاح بحالته، أي حالة SET، و ذلك حتى منتصف النبضة رقم S=0 تقريباً، حيث تتحول قيمة S=0 من S=0 إلى S=0 يصبح دخل المرجاح هو S=0 و S=0 و يؤدي هذا لحدوث عملية RESET للمرجاح، و يستمر ذلك حتى نحاية النبضة رقم S=0 ما بين النبضة رقم S=0 و النبضة رقم S=0 النبضة رقم S=0 أي تغير في حالة المرجاح. في بداية النبضة رقم S=0 أن S=0 و S=0 مما يؤدي لاحتفاظ المرجاح بحالته، أي حالة المرجاح. كما و يستمر ذلك حتى نحاية النبضة. و بعد نحاية النبضة رقم S=0 لا يحدث أي تغير في حالة المرجاح. كما هو موضح بالشكل التالي



ماذا لو كان مطلوباً إكمال نفس مخطط التزامن و لكن لمرجاح من نوع القائد-التابع (Master-Slave Flip Flop)؟


نعلم أن مرحاح القائد-التابع يستجيب للدخل S و R بنفس الطريقة التي يستجيب بها مرحاح SR المتزامن، إلا أن استجابة مرحاح القائد التابع لا تظهر في خرجه إلا لحظة هبوط نبضة التزامن من SR إلى SR و عليه يكون شكل مخطط التزامن لمرجاح القائد-التابع هو




لاحظ أن الإستجابة لعملية SET التي حدثت في بداية النبضة رقم 0 لم تظهر في خرج المرحاح إلا في نهاية النبضة، لحظة الهبوط من High إلى Low. و لم يحدث أي تغيير في خرج المرحاح بين ذلك الهبوط و الهبوط الذي يليه في نهاية النبضة رقم 1. ففي منتصف النبضة رقم 1 حدثت عملية RESET و لكن لم تظهر الإستجابة لها في الخرج إلا لحظة الهبوط في نماية النبضة رقم 1. و لم يحدث أي تغيير في خرج المرحاح بين ذلك الهبوط و الهبوط التالي في نماية النبضة رقم 2. ففي منتصف النبضة رقم 2 حدثت عملية SET و لكن لم تظهر في الخرج إلا لحظة الهبوط في نماية النبضة رقم 3. و لم يحدث أي تغيير في خرج المرجاح بين ذلك الهبوط و الهبوط التالي في نماية النبضة رقم 3. ففي منتصف النبضة رقم 3 حدثت عملية RESET و لكن لم تظهر في الخرج إلا لحظة الهبوط في نماية النبضة رقم 3. و لم يحدث أي تغيير في خرج المرجاح بين ذلك الهبوط و الهبوط التالي في نماية النبضة رقم 4. و في لحظة الهبوط في نماية النبضة رقم 4 لم يحدث تغيير في خرج المرجاح لأن المرجاح ظل طوال تلك النبضة محتفظاً بآخر حالة وصل إليها.

### مثال:


\_\_\_\_ أكمل مخطط التزامن التالي و ذلك:



<u>الحل:</u> (أ) مرجاح SR متزامن




# (ب) مرجاح القائد-التابع




# (JK Flip Flop) JK مرجاح

مرجاح JK هو عبارة عن مرجاح من نوع القائد-التابع مزود بتغذية مرتدة (Feedback) إضافية، كما هو موضح بالشكل التالي



و في ما يلي المخطط المنطقي و حدول الصواب لمرحاح JK




C	J	K	$Q_{n+1}$	
0	×	×	$Q_n$	Keep
1	0	0	$Q_n$	Keep
1	0	1	0	RESET
1	1	0	1	SET
1	1	1	$\overline{Q}_{\scriptscriptstyle n}$	Toggle


نلاحظ هنا أن حدول الصواب لمرجاح JK يشبه إلى حد كبير حدول الصواب لمرجاح القائد-التابع، حيث يحل الطرف S في إجراء عملية SET للمرجاح و يحل الطرف S محل الطرف S في إجراء عملية SET للمرجاح و يحل الطرف S محل الطرف S في إحراء عملية S للمرجاح. و لكن يتميز مرجاح S عن مرجاح القائد-التابع في عدم وجود دخل غير مسموح به أو غير مستخدم، حيث أن الدخل S و S يؤدي إلى عكس حالة المرجاح، و هي العملية التي تسمى S S يؤدي إلى عكس حالة المرجاح، و هي العملية التي تسمى S

### مرجاح T Flip Flop) T مرجاح

و T هنا هي إختصار لكلمة Toggle، يمعنى عكس الحالة، كما سبق و أن أوضحنا. و مرجاح T هو عبارة عن مرجاح T تم ربط طرفي الدخل له في طرف واحد هو الطرف T، كما هو موضح بالشكل التالي



و في ما يلي المخطط المنطقي و حدول الصواب لمرجاح T




C	T	$Q_{n+1}$	
0	×	$Q_n$	Keep
1	0	$Q_n$	Keep
1	1	$\overline{Q}_n$	Toggle


لاحظ عدم إمكانية إجراء عملية SET أو عملية RESET لمرجاح T، بل يمكن فقط الإحتفاظ بحالته السابقة أو عكس تلك الحالة.

. (Counters) بناء العدّادات JK و مراجيح T في بناء العدّادات


مثال: أكمل مخطط التزامن التالي لمرجاح JK




# الحل:



<u>مثال:</u> أكما مخطط التنام: التالي لم جاح




### الحل:



# 4-2 أطراف الدخل المباشر (Direct Inputs)

في بعض الأحيان قد يكون مطلوباً تغيير حالة المرجاح بصورة استثنائية، بغض النظر عن حالة إشارة التزامن. فعلى سبيل المثال قد يكون مطلوباً وضع حالة إبتدائية في المرجاح في غياب إشارة التزامن، بحيث يبدأ المرجاح العمل من تلك الحالة عندما تبدأ نبضات التزامن، أو قد يكون مطلوباً تغيير التسلسل الطبيعي الذي تمر به حالات المرجاح و وضع حالة معينة فيه بصورة استثنائية. تستخدم لهذا الغرض أطراف الدخل المباشر (Direct Inputs)، التي تسمى أيضاً بأطراف الدخل غير المتزامن (Asynchronous Inputs)، و التي يرمز لها ب $\overline{R}_d$  و  $\overline{R}_d$ . و الشكل التالي يمثل مرجاحاً من نوع القائد-التابع مزود بأطراف دخل مباشر



حيث يستخدم الطرف  $\overline{S}_d$  في إجراء عملية SET للمرجاح بصورة مباشرة، و يستخدم الطرف  $\overline{S}_d$  في إجراء عملية RESET للمرجاح بصورة مباشرة. أحياناً يرمز لأطراف الدخل المباشر بـ  $\overline{\text{CLEAR}}$  و  $\overline{\text{CLEAR}}$ .

لاحظ أن أطراف الدخل المباشر نشطة منخفضة (Active Low)، يمعنى أن العملية المطلوبة يتم إجراؤها بوضع 0 في الطرف المقابل لها. فلإجراء عملية SET بصورة مباشرة نضع القيمة 0 على الطرف  $\overline{R}_d$  و القيمة 1 على الطرف  $\overline{R}_d$  ، و لإجراء عملية RESET بصورة مباشرة نضع القيمة 0 على الطرف  $\overline{R}_d$  و القيمة 1 على الطرف  $\overline{R}_d$  ، و العملية المطلوبة هنا تتم بغض النظر عن حالة إشارة التزامن. أما إذا تم وضع القيمة 1 على كلا الطرفين  $\overline{R}_d$  و  $\overline{R}_d$  و الصواب التالي


$\overline{S}_d$	$\overline{R}_d$	$Q_{n+1}$	
0	0	Not Used	
0	1	1	SET Direct
1	0	0	RESET Direct
1	1	لدخل المتزامن	استجابة ل

لاحظ أن أي طرف من أطراف الدخل المباشر مطلوب وضع القيمة المنطقية 1 فيه يمكن تركه دون توصيل، أي تركه مفتوحاً (Open). فمثلاً لإجراء عملية SET نضع  $\overline{S}_d$  على الطرف  $\overline{S}_d$  و نترك الطرف  $\overline{R}_d$  بدون توصيل، و لجعل المرجاح يستجيب للدخل المتزامن نترك كلا الطرفين  $\overline{S}_d$  و  $\overline{R}_d$  بدون توصيل. و السبب في ذلك هو أنه في الدوائر المنطقية المنتمية لعائلة  $\overline{T}_d$  (Transistor Transistor Logic)، و هي من أكثر عائلات المنطق شيوعاً في الاستخدام، ترك الطرف دون توصيل يكافيء وضع القيمة المنطقية 1 فيه.


و في ما يلي حدول الصواب لمرجاح SR متزامن (أو مرجاح القائد-التابع) مزود بأطراف دخل مباشر

$\overline{S}_d$	$\overline{R}_d$	С	S	R	$Q_{n+1}$	$\overline{Q}_{n+1}$	
0	0	×	×	×	1	1	Invalid
0	1	×	×	×	1	0	SET Direct
1	0	×	×	×	0	1	RESET Direct
1	1	0	×	×	$Q_n$	$\overline{\overline{Q}}_n$	Keep
1	1	1	0	0	$Q_n$	$\overline{Q}_n$	Keep
1	1	1	0	1	0	1	RESET
1	1	1	1	0	1	0	SET
1	1	1	1	1	1	1	Invalid


أي نوع من أنواع المراجيح المتزامنة التي درسناها يمكن أن يكون مزوداً بأطراف دخل مباشر (Direct Inputs)، و يرمز لأطراف الدخل المباشر في هذه الحالات دائماً ب $\overline{S}_d$  و  $\overline{R}_d$  بغض النظر عن نوع المرجاح، كما هو موضح أدناه



الشكل التالي يوضح كيفية ظهور أطراف الدخل المباشر في الدائرة المنطقية لمرجاح SR المتزامن



الشكل التالي يوضح كيفية ظهور أطراف الدخل المباشر في الدائرة المنطقية لمرجاح القائد-التابع




### تدریب 1:

ارسم الدائرة المنطقية لمرجاح JK مزود بأطراف دخل مباشر.


## 5-2 التزامن ثنائي الطور (Two-Phase Clocking)

في معظم الأنظمة الرقمية تستخدم مراجيح من نوع القائد-التابع (Master-Slave Flip Flops). وفي هذا النوع من المراجيح، كما نعلم، تدخل إشارة التزامن (Clock) مباشرة إلى مرحلة القائد (Master)، و تدخل معكوسة إلى مرحلة التابع (Slave)، و يتم عكس إشارة التزامن باستخدام عاكس منطقي موجود داخل كل مرجاح. و يمكن الإستغناء عن كل هذه العواكس المنطقية إذا قمنا بعكس إشارة التزامن عند مصدرها باستخدام عاكس منطقي واحد، كما هو موضح أدناه




فنحصل على إشارتين؛ إشارة التزامن C و معكوسها  $\overline{C}$ . يتم بعد ذلك توزيع الإشارتين على أجزاء النظام الرقمي بحيث تدخل الإشارة C إلى مرحلة القائد (Master) و الإشارة  $\overline{C}$  إلى مرحلة التابع (Slave) من كل مرجاح.


و لكن تظهر هنا مشكلة ناتجة عن شكل إشارة التزامن (Clock)، و الموضح أدناه



نلاحظ أن إشارة التزامن (Clock) عبارة عن سلسلة من النبضات الضيقة تفصل بينها فترات إنتظار واسعة نسبياً، أي أن الفترة الزمنية  $T_1$  التي تكون فيها أن الفترة الزمنية  $T_1$  التي تكون فيها إشارة التزامن مرتفعة (High) أقصر بكثير من الفترة الزمنية  $T_2$  التي تكون فيها الإشارة منخفضة (Low). فإذا ما قمنا بعكس هذه الإشارة باستخدام عاكس منطقي نحصل على النتيجة الموضحة بالشكل التالي




نلاحظ أن الإشارة  $\overline{C}$  هنا مكونة من نبضات واسعة و فترات إنتظار ضيقة، و مثل هذه الإشارة قد لا تصلح كإشارة تزامن نظراً إلى أن فترات الإنتظار الضيقة قد لا تكون كافية لتلاشي الـــ Hazards. لذلك لا يتم عادة الحصول على الإشارة  $\overline{C}$  بعكس الإشارة  $\overline{C}$  بعكس الإشارة  $\overline{C}$  بعكم هو موضح أدناه للإشارة  $\overline{C}$  . كما هو موضح أدناه



تسمى الإشارة C بالطور الأول (Phase 1) من إشارة التزامن، و يرمز لها بالرمز  $f_1$ ، و تسمى الإشارة  $\overline{C}$  بالطور الثاني (Phase 2) من إشارة التزامن، و يرمز لها بالرمز  $f_2$ . و يطلق على هذا الأسلوب في التزامن تسمية التزامن ثنائي الطور (Two-Phase Clocking).

### (Registers) المسجلات -3

المسجل (Register) هو عبارة عن موقع تخزيني له القدرة على اختزان معلومة مكونة من عدة خانات. و الشكل التالي يوضح المخطط المنطقي لمسجل مكون من أربعة خانات (4-bit Register)




و العمليات التي يمكن إحراؤها على المسجلات هي:

- 1. الكتابة (Write)، أي تخزين معلومة في المسجل.
- 2. القراءة (Read)، أي إسترجاع معلومة مخزنة في المسجل.
- 3. نقل البيانات ما بين المسجلات (Register-to-Register Transfer).

### 1-3 بناء المسجلات

يتم بناء المسجلات باستخدام مراجيح D Flip Flops) D)، و نحتاج عدداً من المراجيح بعدد الخانات الثنائية (bits) المطلوب تخزينها. الشكل التالي يوضح الدائرة المنطقية لمسجل مكون من أربعة خانات (4-bit Register)


#### أطراف الدخل للبيانات



أطراف الخرج للبيانات


### (Write and Read Operations) الكتابة في المسجلات و القراءة منها

عند إحراء عملية كتابة (Write) في المسجل فإن المعلومة المطلوب تخزينها عادة ما تصل إلى المسجل من خلال ناقل بيانات (Data Bus)، و عند إحراء عملية قراءة (Read) من المسجل فإن المعلومة التي تم إسترجاعها عادة ما تنقل من المسجل إلى الجهة المقصودة عبر ناقل البيانات (Data Bus) أيضاً. و ناقل البيانات هذا هو عبارة عن مجموعة من الموصلات المتوازية كل منها يحمل bit واحد فقط من البيانات، و الشكل التالي يوضح ناقل بيانات ذو أربعة حانات (4-bit Data Bus)




لاحظ أنه من الناحية الكهربائية لابد من وجود موصل حامس في ناقل البيانات ذو الأربعة خانات الموضح أعلاه، و هذا الموصل الخامس هو الموصل الأرضي (GND) الذي يعتبر مرجع قياس الجهود بالنسبة لبقية الموصلات. و لكن لا يتم عادة توضيح هذا الموصل الأرضى و إنما يُفهم وجوده ضمناً، و ذلك كنوع من التبسيط.

هذا و يتم ربط كل من أطراف الدخل للبيانات و أطراف الخرج للبيانات للمسجل بناقل البيانات باستخدام عوازل ثلاثية الحالة (Tristate Buffers)، كما هو موضح أدناه



x و العازل ثلاثي الحالة (Tristate Buffer) هو عبارة عن بوابة منطقية لها طرف دخل A و طرف خرج x و طرف خرج A كما هو موضح أدناه




عند وضع القيمة 1 في طرف التحكم C يمر الدخل كما هو إلى الخرج، أي يكون x = A أما عند وضع القيمة 0 في طرف التحكم C تدخل البوابة في الحالة الثالثة أي حالة المعاوقة العالية (High Impedance) ، و فيها يتم عزل خرج البوابة عن دخلها بمعاوقة عالية.

- لإحراء عملية كتابة (Write) للبيانات الظاهرة على الناقل (Bus) في المسجل نقوم بجعل الإشارة Write مساوية 1، فيتم توصيل أطراف الدخل للمسجل مع الناقل، و تنتقل البيانات الموجودة على الناقل إلى داخل المسجل و يتم إختزالها. بعد ذلك يجب إعادة الإشارة Write إلى 0 مرة أخرى لفصل أطراف الدخل للمسجل عن الناقل، و ذلك لإخلاء الناقل بحيث يكون متاحاً للاستخدام في عمليات نقل بيانات أخرى.
  - لإحراء عملية قراءة (Read) للبيانات المخزنة في المسجل نقوم بجعل الإشارة Read مساوية 1، فيتم توصيل أطراف الخرج للمسجل مع الناقل، و تظهر البيانات المخزنة في المسجل على الناقل و تكون متاحة لقراءتها من الناقل بواسطة أي جهة طالبة لها. بعد ذلك يجب إعادة الإشارة Read إلى 0 مرة أحرى لفصل أطراف الخرج للمسجل عن الناقل، و ذلك لإخلاء الناقل بحيث يكون متاحاً للاستخدام في عمليات نقل بيانات أحرى.

## (Register-to-Register Transfer) نقل البيانات بين المسجلات 3-3


لنقل البيانات بين مجموعة من المسجلات يتم ربط تلك المسجلات بناقل مشترك (Common Bus)، كما هو موضح أدناه



لنقل البيانات من مسجل إلى آخر يتم إستخدام الناقل (Bus) كوسيط، حيث يتم قراءة محتويات المسجل الأول لتظهر تلك المحتويات على الناقل، بعد ذلك يتم قراءتما من الناقل بواسطة المسجل الثاني. مثلاً

- $\P$  للمسجل  $\P$  للمسجل  $RA \to RB$  (أي نسخ محتويات المسجل RA للمسجل RA).
  - . أبخعل الإشارة RA 
    ightarrow Bus مساوية 1 فتظهر محتويات المسجل RA 
    ightarrow Bus على الناقل.
- . RB مساوية 1 فتنتقل البيانات الظاهرة على الناقل إلى المسجل Bus 
  ightarrow RB . 2
  - . نعيد الإشارتين RA 
    ightarrow Bus و Bus 
    ightarrow RB إلى 0 مرة أخرى لإخلاء الناقل.
- . ( RC و RA للمسجلين RB للمسجلين RB للمسجلين RB و RB المسجلين RB و RC و RC .
  - .1 نجعل الإشارة RB o Bus مساوية 1 فتظهر محتويات المسجل RB o Bus على الناقل.
- 2. نجعل الإشارتين  $Bus \to RA$  و  $Bus \to RC$  مساويتين 1 فتنتقل البيانات الظاهرة على الناقل إلى كلا المسجلين RC . RC المسجلين RC و RC
  - . نعيد الإشارات  $Bus \to RA$  و  $Bus \to RA$  و  $Bus \to RA$  إلى 0 مرة لإخلاء الناقل.

هذا و من الشائع في الأنظمة الرقمية إستخدام ناقل مشترك (Common Bus) لنقل البيانات بين الأجزاء المختلفة للنظام الرقمي، كما هو موضح أدناه




هذا و يعتبر عرض الناقل، أي عدد الــ bits التي يحملها، من العوامل الهامة جداً في تحديد سرعة عمل النظام الرقمي، فكلما زاد عرض الناقل أمكن نقل كمية أكبر من البيانات عبره في عملية النقل الواحدة.

### (Shift Registers) مسجلات الإزاحة

مسجل الإزاحة (Shift Register) هو عبارة عن مسجل يستطيع، إضافة إلى العمليات السابقة، عمل إزاحة للبيانات الموجودة بداخله بمقدار خانة واحدة أو أكثر يميناً أو يساراً. و هناك عدة أنواع من الإزاحة


### • الإزاحة إلى اليمين (Shift Right):

 $B_2$  هنا تتم الإزاحة بمقدار حانة واحدة إلى اليمين حيث تُفقد الخانة الدنيا  $B_0$  و تحل الخانة  $B_1$  محلها، و تحل الخانة  $B_3$  على الخانة  $B_$ 




## • الإزاحة إلى اليسار (Shift Left):

 $B_1$  هنا تتم الإزاحة بمقدار حانة واحدة إلى اليسار حيث تُفقد الخانة العليا  $B_3$  و تحل الخانة  $B_2$  محلها، و تحل الخانة  $B_3$  على الخانة  $B_3$  على الخانة  $B_3$  على الخانة  $B_3$  على الخانة  $B_4$  على الخانة  $B_5$  على الخانة  $B_5$  على الخانة  $B_6$  على الخانة  $B_$ 




# • الإزاحة الدورانية إلى اليمين (Rotate Right):

هنا تتم الإزاحة بمقدار خانة واحدة إلى اليمين و لكن لا يحدث أي فقد أو إدخال من الخارج، حيث أن الخانة الدنيا  ${\bf B}_0$  تحل محل الخانة العليا  ${\bf B}_3$ . كما هو موضح أدناه



### • الإزاحة الدورانية إلى اليسار (Rotate Left):

هنا تتم الإزاحة بمقدار خانة واحدة إلى اليسار بدون أي فقد أو إدخال من الخارج، حيث أن الخانة العليا  ${\bf B}_3$  تحل الخانة الدنيا  ${\bf B}_0$ . كما هو موضح أدناه




لاحظ أن كل أنواع الإزاحة الموضحة أعلاه تحدث بصورة متزامنة، أي مرتبطة بإشارة التزامن (Clock)، فمع كل نبضة من نبضات التزامن تحدث إزاحة بمقدار خانة واحدة في الإتجاه المحدد، و تستمر الإزاحة ما دامت إشارة التزامن مستمرة.

و هناك عمليات أخرى، بخلاف عملية الإزاحة بأنواعها، يمكن إجراؤها على مسجلات الإزاحة مثل:


### • التوقف (Hold):

المقصود هنا هو إيقاف عملية الإزاحة الجارية بصورة مؤقتة، و يمكن أن يتم ذلك بالطبع بإيقاف إشارة التزامن (Clock)، حيث أن الإزاحة مرتبطة بإشارة التزامن كما ذكرنا من قبل، و لكن الأسلوب الأفضل هنا هو أن يتم ذلك بأن تحل كل خانة من خانات المسجل محل نفسها، كما هو موضح أدناه



## • التعبئة على التوازي (Parallel Load):


المقصود هنا هو تعبئة المسجل بالبيانات من الخارج إستعداداً للبدء بعملية الإزاحة، كما هو موضح أدناه




#### بناء مسجلات الإزاحة

كما ذكرنا من قبل فإن بناء المسجلات يتم باستخدام مراحيح D Flip Flops))، و نحتاج عدداً من المراحيح بعدد الخانات الثنائية (bits) المكونة للمسجل. و في مسجلات الإزاحة يتم ربط المراحيح مع بعضها البعض على التوالي بحيث يكون خرج كل مرجاح دخلاً للمرجاح المجاور له و ذلك حسب إتجاه الإزاحة المطلوب.


الشكل التالي يوضح المخطط المنطقي و الدائرة المنطقية لمسجل إزاحة إلى اليمين، مع الملء بأصفار، مكون من أربعة خانات (4-bit Shift Right Zero-Fill Register)




الشكل التالي يوضح المخطط المنطقي و الدائرة المنطقية لمسجل إزاحة إلى اليسار، مع الملء بأصفار، مكون من أربعة خانات (4-bit Shift-Left Zero-Fill Register)



نلاحظ أن الأسلوب المستخدم في رسم الدائرة أعلاه يجعل من الصعب متابعتها و فهم عملها، حصوصاً إذا كانت الدائرة أكبر و أكثر تعقيداً. لذلك سنستخدم في رسم دوائر مسجلات الإزاحة أسلوباً أفضل يجعل من السهل متابعتها و فهم عملها، بل و يسهل بنائها في المعمل أيضاً، و نستخدم في هذا الأسلوب ناقلاً محلياً (Local Bus) في ربط المراجيح المكونة للمسجل مع بعضها البعض. و نؤكد هنا على أن الناقل المستخدم هنا هو ناقل محلي (Local)، يمعنى أنه مضمن داخل دائرة مسجل الإزاحة، و يختلف عن الناقل المشترك (Common Bus) المستخدم في نقل البيانات بين أجزاء النظام الرقمي الذي أشرنا إليه من قبل. و الشكل التالي يوضح الدائرة المنطقية لمسجل الإزاحة إلى اليسار، مع الملاء بأصفار، المكون من أربعة خانات (4-bit Shift-Left Zero-Fill Register) بعد إعادة رسمها بالأسلوب



و بتعديل طفيف على الدائرة الموضحة أعلاه يمكن تحويل المسجل إلى مسجل إزاحة دورانية إلى اليسار مكون من أربعة خانات (4-bit Rotate Left Register)، كما هو موضح بالشكل التالي




### الإزاحة في الإتجاهين

المطلوب الآن تصميم مسجل إزاحة مكون من أربعة خانات و يستجيب لإشارة تحكم M، بحيث يقوم بالإزاحة الدورانية إلى اليمين (Rotate Left) عندما تكون M=0، و بالإزاحة الدورانية إلى اليسار (Rotate Left) عندما تكون M=1.

نعلم أن الإزاحة إلى اليمين تتطلب ربط المراجيح مع بعضها البعض بطريقة معينة، و الإزاحة إلى اليسار تتطلب ربطها بطريقة أخرى مختلفة. فكيف يمكن ربط المراجيح بكلا الطريقتين في وقت واحد ثم إختيار إحداهما بناء على قيمة إشارة التحكم M?

يتم ذلك باستخدام دوائر دامج من نوع 1 إلى 2 (2-to-1 MUX's) كما هو موضح بالشكل التالي



استخدمنا هنا دوائر دامج من نوع 1 إلى 2 بعدد المراحيح المكونة للمسجل، حيث يحدد كل دامج دخل المرحاح المقابل له بناء على قيمة إشارة التحكم M التي تدخل إلى طرف الإختيار (Select Line) لكل دامج. فعندما تكون M=0 يتم توصيل الطرف  $I_0$  لكل دامج مع طرف الدخل للمرحاح المقابل، و يؤدي هذا لربط المرجاح بحيث تكون الإزاحة لليمين، و عندما تكون M=1 يتم توصيل الطرف  $I_1$  لكل دامج مع طرف الدخل للمرحاح المقابل، و يؤدي هذا لربط المراحيح بحيث تكون الإزاحة لليسار.

#### تدریب 2:


صمم مسجل إزاحة من أربعة خانات (4 bits) يستجيب لإشارة تحكم M ، فيقبل دخلاً متوازياً عندما تكون M=0 ، و يقوم بالإزاحة إلى اليمين مع الملء بأصفار عندما تكون M=1 .

### مسجل الإزاحة العام (Universal Shift Register)


مسجل الإزاحة العام هو عبارة عن مسجل إزاحة يمكن أن يقبل دخلاً متوازياً (Parallel Input) أو دخلاً متتالياً  $M_1$  و  $M_1$  و كما هو موضح بالجدول التالي

$M_1$	$M_0$	Operation
0	0	Hold
0	1	Shift Right
1	0	Shift Left
1	1	Parallel Load


و الشكل التالي يوضح المخطط المنطقي لمسجل إزاحة عام ذو أربعة خانات (4-bit Universal Shift Register)



الدخل المتوازي (Parallel Input) يتم عبر أطراف الدخل المتوازي  $PL_1$ ،  $PL_1$ ،  $PL_1$  و  $PL_2$ . أما الدخل المتنالي (Serial Input) فيتم أثناء عملية الإزاحة إلى اليمين عبر طرف الدخل  $S_R$  إلى الخانة العليا (MSB) من المسجل، و أثناء عملية الإزاحة إلى اليسار عبر طرف الدخل  $S_L$  إلى الخانة الدنيا (LSB) من المسجل، كما هو موضح بالشكل التالي



نظراً إلى أن لدينا في هذا المسجل أربع طرق مختلفة لربط المراحيح، يجب أن تكون جميعاً موجودة و أن يتم إختيار واحدة منها بناء على قيم إشارتي التحكم  $M_0$  و  $M_1$  فإنه يتم استخدام دوائر دامج من نوع 4 إلى 1 (4-to-1 MUX's) كما هو موضح بالشكل التالي الذي يمثل الدائرة المنطقية لمسجل إزاحة عام ذو أربعة خانات




هذا و يمكن استخدام مسجل الإزاحة العام في تحويل البيانات من توازي إلى تتالي المسجل الله (Serial to Parallel) أو من تتالي يتم إدخال السلم bits المسجل على التوازي إلى توازي إلى تتالي يتم إدخال السلم bits المسجل على التوازي (Parallel Load) أثم يتم إجراء إزاحة إلى اليمين و الحصول على السلم bits على التتالي واحداً تلو الآخر بدءً بالخانة الدنيا (LSB) عبر طرف الخرج  $B_0$  أو إجراء إزاحة إلى اليسار و الحصول على التتالي واحداً تلو الآخر بدءً بالخانة العليا (MSB) عبر طرف الخرج  $B_0$  و عند التحويل من تتالي إلى السلم واحداً تلو الآخر بدءً بالخانة العليا (LSB) عبر الطرف  $B_0$  أثناء عملية توازي يتم إدخال السلم bits إلى المسجل واحداً تلو الآخر بدءاً بالخانة الدنيا (LSB) عبر الطرف  $B_0$  أثناء عملية الإزاحة إلى اليمين، أو بدءاً بالخانة العليا (MSB) عبر الطرف  $B_0$  أثناء عملية الإزاحة إلى اليمين، و بعد إكتمال دخول السلم bits المسجل.

#### (Counters) -4

العدّاد (Counter) هو عبارة عن دائرة منطقية تتابعية لها القدرة على العد ثنائياً بترتيب معين. و ترتيب العد قد يكون ترتيباً تتابعياً (Down Counting)، أو قد يكون بأي ترتيب آخر. كل قيمة يصل إليها العدّاد أثناء عملية العد تسمى حالة (State)، و ينتقل العدّاد من حالة إلى أخرى من حالاته مع نبضات التزامن (Clock) و بترتيب معين. أي أن كل نبضة من نبضات التزامن تنقل العدّاد من الحالة التي هو فيها إلى الحالة التي تليها في ترتيب العد. و يمكن أن يبدأ العدّاد العد من أي حالة من حالاته، و يطلق على الحالة التي يبدأ العد منها تسمية الحالة الإبتدائية (Initial State).

الشكل التالي يوضح المخطط المنطقي لعدّاد تصاعدي ذو ثلاثة خانات (3-bit Up Counter)




و الجدول التالي يوضح تسلسل العد (Counting Sequence) للعدّاد

C	В	A	State
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	2 3 4 5
1	0	1	5
1	1	0	6
1	1	1	7
0	0	0	0
0	0	1	1
0	1	0	2
M	M	M	M


لاحظ أن للعدّاد ثمانية حالات هي 0، 1، 2، 3، 4، 5، 6، 7 يمر بها العدّاد بترتيب تصاعدي إبتداءاً من الحالة 0 التي تعتبر الحالة الإبتدائية (Initial State) للعدّاد. لاحظ أيضاً أن الخانة الدنيا (LSB) للعدّاد A تعكس حالتها مع كل نبضة من نبضات التزامن، في حين أن الخانة الثانية B تعكس حالتها كل نبضتين، و الخانة الثالثة C تعكس حالتها كل أربعة نبضات. لاحظ أيضاً أنه بعد وصول العدّاد إلى آخر حالة من حالاته في تسلسل العد يعود مرة أخرى إلى الحالة

الإبتدائية و يكرر العملية طالما كانت نبضات التزامن (Clock) مستمرة. هذا و يمكن توضيح حالات العدّاد و ترتيب المرور بما باستخدام مخطط يسمى بمخطط الحالات (State Diagram)، كما هو موضح أدناه




### 1-4 بناء العدّادات

يستخدم في بناء العدّادات مراجيح JK أو مراجيح T في وضع عكس الحالة (Toggle Mode)، كما هو موضح أدناه



و في هذا الوضع يقوم المرجاح بعكس حالته مع كل نبضة من نبضات التزامن، كما هو موضح أدناه




لاحظ أن الإشارة Q الخارجة من المرجاح يمكن إعتبارها أيضاً إشارة تزامن، و لكن إشارة التزامن الخارجة من المرجاح ترددها هو نصف تردد إشارة التزامن الداخلة إليه. أي أن المرجاح قد قام بقسمة تردد إشارة التزامن على 2، أو


$$f_Q = \frac{1}{2} f_C$$

-حيث  $f_c$  هو تردد إشارة التزامن (Clock)، و  $f_Q$  هو تردد الإشارة Q الخارجة من المرجاح.

# (Up Counting) العد تصاعدياً

إذا قمنا بإدخال الإشارة الخارجة من المرجاح الأول كإشارة تزامن إلى مرجاح ثاني من نفس النوع فإن المرجاح الثاني سيقوم بقسمة تردد تلك الإشارة على 2 أيضاً، كما هو موضح أدناه






$$f_B = \frac{1}{2} f_A = \frac{1}{4} f_{Clock}$$

لاحظ أن المرجاح الأول A يعكس حالته مع كل نبضة من نبضات التزامن، و المرجاح الثاني B يعكس حالته كل نبضتين. و بناء عليه تصلح A أن تكون الخانة الدنيا (LSB)، و تصلح B أن تكون الخانة الثانية، في عدّاد تصاعدي ذو خانتين (2-bit Up Counter)، أي أن الدائرة المنطقية أعلاه تمثل دائرة عدّاد تصاعدي ذو خانتين.


هذا و يمكن الحصول على تسلسل العد للعدّاد من مخطط التزامن (Timing Diagram) له كالتالي



و عليه يكون تسلسل العد (Counting Sequence) للعدّاد هو


В	A	State
0	0	0
0	1	1
1	0	2
1	1	3
0	0	0
0	1	1
1	0	2
M	M	M

و مخطط الحالات (State Diagram) للعدّاد هو



مثال: صمم عدّاداً تصاعدياً ذو ثلاثة خانات (3-bit Up Counter) و أرسم مخطط التزامن له، ثم وضح تسلسل العد و


الحل: نحتاج عدداً من مراجيح T بعدد خانات العدّاد، أي ثلاثة مراجيح، و نقوم بإدخال الخرج غير المعكوس لكل مرجاح بير المعكوس بالكل عنداً عندا كإشارة تزامن للمرجاح الذي يليه، كما هو موضح أدناه



لرسم مخطط التزامن نحتاج لمعرفة الحالة الإبتدائية لكل مرجاح من المراجيح الثلاثة، و يمكن معرفتها من الحالة الإبتدائية للعدّاد كالتالي

$$C B A$$
 $3 = (0 1 1)_{2}$ 

أي أن الحالة الإبتدائية لكل من A و B هي 1، و الحالة الإبتدائية لــ C هي 0. و عليه يمكن رسم مخطط التزامن للعدّاد كالتالي




و من مخطط التزامن يمكن إيجاد تسلسل العد (Counting Sequence)

C	В	A	State
0	1	1	3
1	0	0	3 4 5 6
1	0	1	5
1	1	0	6
1	1	1	7
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3 4
1	0	0	4
M	M	M	M

لاحظ أنه رغم أن العدّاد قد بدأ العد من الحالة 3 إلا أن ترتيب العد تصاعدي كما هو مطلوب.

### و مخطط الحالات (State Diagram) هو




#### ندريب 3:

صمم عدّاداً تصاعدياً ذو أربعة خانات (4-bit Up Counter) و أرسم مخطط التزامن له، ثم وضح تسلسل العد و مخطط الحالات، و ذلك إذا بدأ العدّاد العد من الحالة 10.


# 3-4 العد تنازلياً (Down Counting)

إذا استخدمنا الخرج المعكوس لكل مرجاح كإشارة تزامن للمرجاح الذي يليه فإن العدّاد الناتج يقوم بالعد تنازلياً.

الشكل التالي يوضح الدائرة المنطقية لعدّاد تنازلي مكون من ثلاثة خانات (3-bit Down Counter)




فإذا قمنا برسم مخطط التزامن للعدّاد مفترضين أنه بدأ العد من الحالة و(111) = 7 نحصل على



و من مخطط التزامن نجد أن تسلسل العد للعدّاد هو


C	В	A	State
1	1	1	7
1	1	0	6 5
1	0	1	
1	0	0	4 3 2
0	1	1	3
0	1	0	2
0	0	1	1
0	0	0	0
1	1	1	7
1	1	0	6
M	M	M	M

أي أن العدّاد يقوم فعلاً بالعد تنازليا،ً كما هو متوقع، ومخطط الحالات (State Diagram) له هو




تدريب 4: صمم عدّاداً تنازلياً ذو أربعة خانات (4-bit Down Counter) و أرسم مخطط التزامن له، ثم وضح تسلسل العد و مخطط الحالات، و ذلك إذا بدأ العدّاد العد من الحالة 12.

أرسم مخطط التزامن للعدّاد الموضحة دائرته المنطقية أدناه إذا بدأ العد من الحالة 0، ثم وضح تسلسل العد و أرسم مخطط الحالات له.



الحل: من الواضح أن العدّاد هنا ليس عدّاداً تصاعدياً و لا هو عدّاد تنازلي.


 $0=(000)_2$  الحالة الإبتدائية هنا هي




و من مخطط التزامن نجد أن تسلسل العد للعدّاد هو

C	В	A	State
0	0	0	0
0	0	1	1
1	1	0	6 7
1	1	1	7
1	0	0	4
1	0	1	4 5 2 3
0	1	0	2
0	1	1	3
0	0	0	0
0	0	1	1
M	M	M	M

ومخطط الحالات (State Diagram) للعدّاد هو






نلاحظ في جميع العدّادات التي قمنا بدراستها حتى الآن أن إشارة التزامن الداخلة للمراجيح المختلفة المكونة للعدّاد ليست واحدة، لذلك يسمى هذا النوع من العدّادات بالعدّادات غير المتزامنة (Asynchronous Counters)، و تسمى أيضاً Ripple Counters. هذا و يوجد نوع آخر من العدّادات هي العدّادات المتزامنة (Synchronous Counters)، و فيها تكون إشارة التزامن مشتركة ما بين جميع المراجيح المكونة للعدّاد، و دراسة هذا النوع من العدّادات خارج نطاق هذا المقرر.

### (Up/Down Counting) العد في الإتجاهين 4-4


المطلوب الآن هو تصميم عدّاد يستطيع العد في الإتجاهين، أي العد تصاعدياً أو العد تنازلياً، بناء على قيمة إشارة تحكم M، فيقوم بالعد تصاعدياً عندما تكون M=0 و تنازلياً عندما تكون M=1.

نعلم أن العد تصاعدياً يتطلب ربط المراحيح بطريقة معينة، و العد تنازلياً يتطلب ربطها بطريقة أخرى مختلفة. فكيف يمكن ربط المراجيح بكلا الطريقتين في وقت واحد ثم إختيار إحداهما بناء على قيمة إشارة التحكم M?

يتم ذلك باستخدام دوائر دامج من نوع 1 إلى 2 (2-to-1 MUX's)، مثلما فعلنا من قبل بالنسبة لمسجلات الإزاحة. حيث يدخل كل من الخرج المعكوس و الخرج غير المعكوس للمرجاح لطرفي الدخل للدامج الذي يحدد أيهما يمر كإشارة تزامن للمرجاح التالي بناء على قيمة الإشارة M، فعندما تكون M=0 يمر الخرج غير المعكوس و بالتالي يوضح الدائرة يكون العد تصاعدياً، أما عندما تكون 1=M يمر الخرج المعكوس فيكون العد تنازلياً. و الشكل التالي يوضح الدائرة المنطقية لعدّاد تصاعدي/تنازلي ذو ثلاثة خانات (3-bit Up/Down Counter)



و يمكن رسم مخطط الحالات (State Diagram) لهذا العدّاد بالصورة التالية




### تدريب 6:

صمم عدّاداً ذو أربعة خانات (4-bit Counter) يستجيب لإشاريّ تحكم M و E. الإشارة E عبارة عن إشارة للعدّاد فيقوم بالعد تصاعدياً عندما تكون مساوية E0، و تنازلياً عندما تكون مساوية E1، و الإشارة E3 عبارة عن إشارة سماح (Enable) تسمح للعدّاد بالعمل عندما تكون مساوية E1 و توقف العدّاد عن العد عندما تكون مساوية E1.

#### 4-5 العد ضمن نطاق معين

جميع العدّادات التي قمنا بتصميمها حتى الآن تمر أثناء عملية العد بجميع حالاتها، فمثلاً العدّاد ذو الثلاثة خانات يعد تصاعدياً من 0 إلى 7 أو تنازلياً من 7 إلى 0 و يمر دائماً بكل حالة من حالاته الثمانية. المطلوب الآن هو جعل العدّاد يقوم بالعد ضمن نطاق معين لا يتضمن جميع حالاته، مثلاً جعل العدّاد ذو الثلاثة خانات يقوم بالعد تصاعدياً من 1 إلى 5 فقط. يتم ذلك بالتدخل في عمل العدّاد و تغيير التسلسل الطبيعي لحالاته باستبدال حالة معينة من حالاته بحالة أخرى بصورة غير متزامنة عن طريق أطراف الدخل المباشر (Direct Inputs). فإذا بدأ العدّاد العد من الحالة 1 فإنه سيسير بالترتيب المطلوب حتى يصل إلى الحالة 5، و هي آخر حالة في تسلسل العد المطلوب، و بعد ذلك سينتقل إلى الحالة 6. ويجب عندها إستبدال الحالة 6 بصورة فورية بالحالة 1 عن طريق أطراف الدخل المباشر للمراجيح. تسمى الحالة 6، و هي أول حالة في نطاق العد المطلوب، بالحالة المؤقتة، في حين تسمى الحالة 1، و هي أول حالة في نطاق العد المطلوب، بالحالة المؤقتة، في حين تسمى الحالة 1، و هي أول حالة في نطاق العد المطلوب، بالحالة المؤقتة، المالية المؤلوب، بالحالة البديلة. و يمكن توضيح ذلك بمخطط الحالات التالي



لاحظ أن الإنتقال من الحالة المؤقتة إلى الحالة البديلة هو إنتقال غير متزامن لأنه يتم بصورة سريعة عبر أطراف الدخل المباشر، بحيث لا تظهر الحالة المؤقتة و إنما تظهر بدلاً عنها الحالة البديلة.

# • إكتشاف وصول العدّاد للحالة المؤقتة:

يتم ذلك باستخدام بوابة AND أو بوابة NAND كما هو موضح أدناه

$$\frac{C}{A}$$
  $P$ 

مساوياً 1. P AND عند الوصول للحالة المؤقتة يصبح خرج بوابة


$$\frac{C}{B}$$
  $\overline{P}$ 

.0 مساوياً  $\overline{P}$  NAND عند الوصول للحالة المؤقتة يصبح خرج بوابة

# • إستبدال الحالة المؤقتة بالحالة البديلة:

يتم ذلك، كما ذكرنا، عن طريق أطراف الدخل المباشر (Direct Inputs) للمراجيح، حيث تستخدم الإشارة P الخارجة من بوابة AND، أو الإشارة  $\overline{P}$  الخارجة من بوابة AND، في إحراء عمليات SET أو RESET للمراجيح بصورة مباشرة بحيث تُستبدل الحالة المؤقتة بالحالة البديلة، كما هو موضح أدناه


أي أننا نحتاج لإحراء عملية SET للمرحاح A و عملية RESET لكل من المرحاحين B و C . نقوم بذلك عن طريق إدخال الإشارة  $\overline{P}$  إلى الطرف  $\overline{S}_d$  في المرحاح  $\overline{R}_d$  في المرحاح  $\overline{R}_d$  في المرحاحين  $\overline{S}_d$  و كما هو موضح بالشكل التالي



لاحظ أننا قد تركنا الطرف  $\overline{R}_d$  في المرجاح A و الطرف  $\overline{S}_d$  في المرجاحين B و C دون توصيل، و هذا يعادل إدخال القيمة D إدخال القيمة D إدخال الأطراف (راجع طريقة استخدام أطراف الدخل المباشر في المراجيح).


لاحظ أنه طالما كانت الإشارة  $\overline{P}$  مساوية 1 لا يكون لها أي تأثير على المراجيح، و يقوم العدّاد بالعد تصاعدياً بالصورة SET المعتادة، و لكن فور وصول العدّاد للحالة المؤقتة  $\overline{P}$  تتغير قيمة الإشارة  $\overline{P}$  من 1 إلى  $\overline{P}$ 0، فتقوم بإجراء عملية RESET للمرحاحين  $\overline{P}$ 1 للمرحاحين  $\overline{P}$ 2 للمرحاحين  $\overline{P}$ 3 ما يؤدي لاستبدال الحالة المؤقتة  $\overline{P}$ 4 بالحالة البديلة  $\overline{P}$ 3 عند ذلك تعود الإشارة  $\overline{P}$ 4 إلى 1 مرة أخرى و لا يعود لها أي تأثير على المراحيح و يعود العدّاد للعد تصاعدياً.

لاحظ إنه إذا بدأ العدّاد العد من إحدى الحالات الواقعة حارج نطاق العد المطلوب فإنه يقوم بالعد تصاعدياً حتى يدخل ضمن النطاق المطلوب و بعد ذلك لا يخرج منه. مثلاً إذا بدأ العدّاد العد من الحالة 7 فإنه يعد كالتالي




مثال: صمم عدّاداً يقوم بالعد تنازلياً من 9 إلى 0.

سنقوم أولاً ببناء عدّاد ذو أربعة خانات يعد تنازلياً من 15 إلى 0، ثم نقوم بإجراء تعديل على دائرته بحيث يكون العد من 9 إلى 0. لإجراء التعديل اللازم على الدائرة يجب أن نقوم برسم مخطط الحالات للعدّاد المطلوب تصميمه لمعرفة الحالة المؤقتة و الحالة البديلة.



. C و B للمرجاحين RESET لاستبدال الحالة المؤقتة بالحالة البديلة نحتاج لإجراء عملية





### مثال:


0 الى M=1 و تنازلياً من M فيقوم بالعد تصاعدياً من M إلى M=1 و تنازلياً من M=1 عندما تكون M=1 و تنازلياً من M=1 عندما تكون M=1 .


# الحل:

نقوم أولاً ببناء عدّاد تصاعدي/تنازلي ذو أربعة خانات، ثم نقوم بإجراء تعديل على دائرته بحيث يكون العد التصاعدي من 0 إلى 9 و العد التنازلي من 9 إلى 0. لإجراء التعديل اللازم على الدائرة يجب أن نقوم برسم مخطط الحالات للعدّاد المطلوب تصميمه لمعرفة الحالة المؤقتة و الحالة البديلة عند العد تصاعدياً و عند العد تنازلياً.









 $\overline{M}$ 


M

لاحظ أننا استخدمنا هنا بوابة NAND لاكتشاف الحالة المؤقتة في حالة العد التصاعدي، و خرجها هو  $\overline{P}_u$ ، و بوابة NAND أخرى لاكتشاف الحالة المؤقتة في حالة العد التنازلي، و خرجها هو  $\overline{P}_d$ . كما قمنا بإدخال إشارة التحكم NAND أخرى لاكتشاف الحالة المؤقتة في حالة العد التنازلي، و خرجها هو  $\overline{P}_d$ . كما قمنا بإدخال إشارة التحكم M إلى بوابتي NAND (معكوسة لبوابة NAND الحاصة بالعد الخاص بحا. التصاعدي) لضمان أن تنشط كل بوابة فقط في حالة ترتيب العد الحاص بحا.


. B في المرجاح  $\overline{R}_d$  في إدخال كلا الإشارتين  $\overline{P}_d$  و  $\overline{P}_d$  إلى الطرف  $\overline{R}_d$  في المرجاح  $\overline{R}_d$ 

### 6-4 العد بأى ترتيب

المطلوب الآن تصميم عدّاد يقوم بالعد بتسلسل معين، و لكن بترتيب عد ليس تصاعدياً و لا تنازلياً. مثلاً مطلوب تصميم عدّاد ذو ثلاثة خانات يعد بالترتيب التالي



أبسط حل هنا هو أن نقوم بتصميم عدّاد تصاعدي ذو ثلاثة خانات (يقوم بالعد تصاعدياً من 0 إلى 7)، ثم نقوم بإدخال خرج هذا العدّاد إلى دائرة منطقية ترابطية تقوم بتحويل تسلسل العد إلى التسلسل المطلوب




$$A$$
 حرج العدّاد  $A$   $B$   $C$   $Z$   $Z$   $Z$   $Z$   $Z$   $Z$   $Z$   $Z$ 


#	C	В	A	Z	у	х	Dec.
0	0	0	0	0	0	1	1
1	0	0	1	0	1	1	3
2	0	1	0	1	0	1	5
3	0	1	1	1	1	1	7
4	1	0	0	1	1	0	6
5	1	0	1	1	0	0	4
6	1	1	0	0	1	0	2
7	1	1	1	0	0	0	0

عادة ما يتم تصميم الدائرة المنطقية الترابطية هنا باستخدام فاك شفرة و مشفر (Decoder & Encoder)

$$z = \sum m (2,3,4,5)$$
$$y = \sum m (1,3,4,6)$$
$$x = \sum m (0,1,2,3)$$



كما يمكن الحصول على مجموعة من تسلسلات العد المختلفة في وقت واحد، و ذلك باستخدام عدّاد تصاعدي واحد و فاك شفرة (Decoder) واحد و مجموعة من المشفرات (Encoders)، كل مشفر منها لتوليد تسلسل عد معين، كما هو موضح بالشكل التالي



#### الخلاصة


قمنا في هذه الوحدة بتوضيح المقصود بالدوائر المنطقية التتابعية، و الفرق ما بينها و بين الدوائر المنطقية الترابطية. كما تعرفنا على بعض أنواع الدوائر المنطقية التتابعية الشائعة الإستخدام في الأنظمة الرقمية مثل المراجيح (Registers) و العددات (Counters). حيث قمنا بعرض مختلف أنواع المراجيح، و وضحنا أهمية التزامن (Timing Diagrams) بالنسبة للدوائر المنطقية التتابعية، و استخدمنا مخططات التزامن (Timing Diagrams) في تحليل تلك الدوائر. بعد ذلك إنتقلنا للمسجلات فوضحنا طريقة بنائها و العمليات المختلفة التي يمكن إجراؤها عليها من كتابة (Register-to-Register Transfer). كما تعرفنا على مسجلات الإزاحة بأنواعها المختلفة و وضحنا طريقة بنائها و بعض استخداماقا. و أخيراً قمنا بعرض مبسط لبعض أنواع العدّادات و وضحنا كيفية بنائها و استخدامها لتوليد تسلسل (Sequence) معين.

## لمحة مسبقة عن الوحدة التالية


نقوم في الوحدة التالية، و هي الوحدة السادسة و الأخيرة في هذا المقرر، بدراسة أهم تقنيات التخزين (Storage) المستخدمة في الأنظمة الرقمية. فنبدأ بتوضيح التنظيم المنطقي للذاكرة (Memory)، ثم ننتقل لدراسة شرائح الذاكرة (Memory Chips) و أطراف التوصيل لها و طرق ربطها مع بعضها البعض. بعد ذلك ندخل إلى شريحة الذاكرة نفسها و نقوم بتوضيح البناء الداخلي لها، و نبدأ في ذلك بذاكرة الــــ RAM حيث نوضح بنائها الداخلي و خصائصها و أنواعها المختلفة و استخدامات كل نوع منها، ثم ننتقل إلى ذاكرة الــــ ROM و نقوم أيضاً بتوضيح البناء الداخلي لها و حصائصها و خصائصها و أنواعها. و في نهاية الوحدة نقوم بعرض أهم تقنيات التخزين الثانوي (Secondary Storage) مثل و الأشرطة الممغنطة و الأقراص الممغنطة و الأقراص الضوئية.

# إجابات التدريبات


# تدريب 1:




# تدريب 2:




تدریب 3:







D	C	В	A	State
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	2 3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
M	M	M	M	M




تدریب 4:







D	С	В	A	State
1	1	0	0	12
1	0	1	1	11
1	0	1	0	10
1	0	0	1	9
1	0	0	0	8
0	1	1	1	7
0	1	1	0	6
0	1	0	1	5
0	1	0	0	4
0	0	1	1	3
0	0	1	0	2
0	0	0	1	1
0	0	0	0	0
1	1	1	1	15
1	1	1	0	14
1	1	0	1	13
1	1	0	0	12
1	0	1	1	11
M	M	M	M	M



تدريب 5:



D	C	В	A	State
0	1	0	1	5
0	1	0	0	4
0	1	1	1	7
0	1	1	0	6
0	0	0	1	1
0	0	0	0	0
0	0	1	1	3
0	0	1	0	2
1	1	0	1	13
1	1	0	0	12
1	1	1	1	15
1	1	1	0	14
1	0	0	1	9
1	0	0	0	8
1	0	1	1	11
1	0	1	0	10
0	1	0	1	5
0	1	0	0	4
M	M	M	M	M



تدريب 6:

