گزارش آزمایش ۳


ارسلان فیروزی ۹۷۱۰۲۲۲۵

۱- الف) بنابر رابطه (lc = Is * exp(Vbe/VT با افزایش دما که منجر به افزایش Is می شود، جریان یک شاخه افزایش می یابد.با فرض ثابت بودن جمع جریان دو ترانزیستور، جریان دیگری کاهش می یابد. افزایش جریان یک شاخه باعث کاهش ولتاژ خروجی یک سر و افزایش سر دیگر می شود. که این یعنی خروجی دیفرانسیل در حالت کامن مود بیش تر خواهد شد.

ب) به دلیل اینکه جریان آن رابطه مستقیم با ولتاژ دو سر آن دارد، به ازای ورودی های مشترک متفاوت، جریان گذرنده از متفاوت خواهد بود و در نتیجه خروجی تک سر وابسته خواهد بود به ولتاژ کامن مود. برای رفع این وابستگی باید از منبع جریان در Tail استفاده کرد به جای مقاومت. زیرا حداقل وابستگی به ولتاژ دو سر را خواهد داشت پس خروجی تک سر به ولتاژ کامن مود وابستگی کم تری خواهد داشت و CMRR بیش تر خواهد بود.


ج) از یک مقاومت استفاده شده است که بهره ی مناسب را به ما بدهد و سویینگ را نیز حفظ کند. با استفاده از آینه جریان می توان به دلیل مقاومت ac بزرگ بهره بزرگتری بدست آورد در حالیکه به سویینگ خروجی تغییر زیادی اعمال نکرد. از طرفی با این ساختار با افزایش دمای یکی از ترانزیستور ها به دلیل کپی جریان جریان دو طرف باید برابر باشد پس تفاوتی در ولتاژ تک سر با تغییر دمای یکی از آن ها نخواهیم داشت. که این برخلاف الف است.

به ازای ورودی دیفرانسیل:



با توجه به شکل بالا به ازای ورودی دیفرانسیل بهره برابر با ۳۸۴٫۳ است.

به ازای ورودی مشترک:



بر اساس شکل بالا بهره کامن مود برابر ۷۵,۰ است.

بر این اساس CMRR برابر ۵۱۲٫۴ است.

٣- نحوه بدست آوردن مقاومت ها و پاسخ موارد الف و ب و ج:

$$VEE = -10 + REXIM = -9,90 V (3)$$

$$VEE = -10 + REXIM = -9,90 V (3)$$

$$VEE = -10 + REXIM = -9,90 V (3)$$

$$Ree = \frac{R_1}{Ree + \frac{V_0}{B}}$$

$$Ree = \frac{R_1}{Ree + \frac{V_0}{B}}$$

$$Ree = \frac{R_1}{Ree + \frac{V_0}{B}}$$


$$= \frac{R_1}{Ree + \frac{V_0}{B}}$$

$$V_{CV} = V_{CE} = -0.05 + \frac{10}{6} = 4.40$$

$$R_1 = R_Y = \frac{10 - 4.70}{110} = 4.00 \times 0.$$


$$A_{TA} = \frac{4}{7} \frac{1}{70} \times 4.00 \times 0.$$

به ازای ورودی دیفرانسیل: خروجی های تک سر نمایش داده شده اند.



با توجه به شکل بالا به ازای ورودی دیفرانسیل بهره برابر با ۲۵۹-است.

به ازای ورودی مشترک:





بر اساس شکل بالا بهره کامن مود برابر ۰٫۰۳ است.

بر این اساس CMRR برابر ۸۶۳۳٫۳ است.


برای تایید CMR ولتاژ های -۱۰ و -۹ و -۸ و -۷ و ۳ و ۴ ولت را تست میکنم:

:-1•







: -****




: -٧



۳ ولت:




۴ ولت:



بر اساس نتایج بالا از حدود -۸ ولت تا ۳ ولت ولتاژ کامن مود می تواند تغییر کند.

ه)




بر اساس نتیجه بالا فرکانس بالای مدار که از آن به بعد میتوان گفت بهره افت می کند برابر ۱۳ کیلو هرتز است.

۴- الف)

این مدار از طریق VLO carrier سیگنال Vm را مدوله می کند. این سیگنال بر روی جریان جریان ورودی ترانزیستور طبقه دیفرانسیل تاثیر میگذارد که در نهایت منجر به این مدولاسیون می شود.

ب)



ج)

نمیتوان مقادیر RB1 و RB2 را تا حد دلخواه زیاد کرد چرا که در

 $V_{o}=A(1+mV_{m})\cos(2\pi\times1^{MHz}t)$ فریب m در اینصورت از یک بزرگتر می شود و در این نوع از مدولاسیون عملکرد مطلوب نخواهیم داشت.

(১

در صورتی مدولاسیون انجام می شود که ترانزیستور های دیفرانسیل در ناحیه خطی خود عمل کنند تا با توجه به جریان tail بتوانند مدولاسیون مناسب را انجام دهند که این ایجاب می کند دامنه ورودی دیفرانسیل کم باشد تا شرط خطی رفتار کردن ترانزیستور ها صادق باشد.

ه) مقاومت R2 برای داشتن مقداری متناظر با مقاومت درونی منبع ورودی که به عنوان Carrier است، استفاده می شود. که چون الان مقاومت درونی منبع صفر است، این مقاومت هم صفر است، اما اگر مقاومت درونی صفر نبود باید همان مقدار به عنوان R2 نیز در نظر گرفته میشد.

مدار استفاده شده:

