```
به نام خدا
```

ارسلان فیروزی – ۹۷۱۰۲۲۲۵

پروژه فاز ۳ – FPGA

کد های وریلاگ به تمامی کامنت گذاری شده است و عملکرد آن در کد مشخص شده است.

Specification:

۱. ساختار Interleaver: به صورت شکل زیر است:

در این ماژول با این ترتیب در بلوک های به اندازه N_{cbps} با توجه به روابط زیر هر بیت در جایگاه k در این ماژول با این ترتیب در بلوک های به اندازه ورودی را به جایگاه j تبدیل می شود:

```
i = (N_{CBPS}/16) (k \mod 16) + floor(k/16) k = 0,1,...,N_{CBPS} - 1

j = s \times floor(i/s) + (i + N_{CBPS} - floor(16 \times i/N_{CBPS})) \mod s i = 0,1,...N_{CBPS} - 1
```

ورودی و خروجی های Interleaver:

```
// Instantiate the module
Interleaver instance_name (
    .Clk(Clk),
    .Reset(Reset),
    .Start(Start),
    .x(x),
    .y(y),
    .Rate(Rate),
    .Valid(Valid),
    .Ncbps(Ncbps)
);
```

در این ماژول برای اینترلیو کردن ورودی، بایستی به صورت سریال از همان سیکلی که سیگنال N_{cbps} ، N_{cbps} ، می شود، ورودی ها داده شود. خروجی با توجه به Rate تعیین شده، به اندازه مقدار N_{cbps} ، Latency دارد و سپس با نرخ N_{cbps} با نرخ N_{cbps} که در خروجی دیتا موثق خواهیم داشت.

با پیاده سازی این بخش به مشخصات زیر از لحاظ توان و RTL و میزان استفاده از منابع FPGA رسیدم:

Selected Device : 6vcx75tff484-2 Slice Logic Utilization: Number of Slice Registers: 588 out of 93120 0% 1246 out of 46560 2% 1246 out of 46560 2% Number of Slice LUTs: Number used as Logic: Slice Logic Distribution: Number of LUT Flip Flop pairs used: 1255 Number with an unused Flip Flop: 667 out of 1255 53% Number with an unused LUT: 9 out of Number of fully used LUT-FF pairs: 579 out of 1255 1255 46% Number of unique control sets: IO Utilization: Number of IOs: 19 17 out of 240 Number of bonded IOBs: 7% Specific Feature Utilization: 1 out of 3 out of 3% Number of BUFG/BUFGCTRLs: 32 288 Number of DSP48Els: 1%

Device	
Family	Virtex6
Part	xc6vcx75t
Package	ff484
Temp Grade	Commercial
Process	Typical
Speed Grade	-2
Environment	
Ambient Temp (C)	50.0
Use custom TJA?	No V
Custom TJA (C/W)	NA
Airflow (LFM)	250 🗸
Heat Sink	Medium Profile 🔍
Custom TSA (C/W)	NA
Board Selection	Medium (10"x10") 🔍
# of Board Layers	8 to 11 🔍
Custom TJB (C/W)	NA
Board Temperature (C	NA


On-Chip	Power (W)	Used	Available	Utilization (%)
Clocks	0.000	1		_
Logic	0.000	1174	46560	3
Signals	0.000	1337	-	_
DSPs	0.000	3	288	1
IOs	0.000	17	240	7
Leakage	1.293			
Total	1.293			


Thermal Properties	Effective TJA	Max Ambient	Junction Temp
	(C/W)	(C)	(C)
	2.7	81.5	53.5

Supply	Summary	Total	Dynamic	Quiescent
Source	Voltage	Current (A)	Current (A)	Current (A)
Vccint	1.000	0.619	0.000	0.619
Vccaux	2.500	0.045	0.000	0.045
Vcco25	2.500	0.001	0.000	0.001
MGTAVcc	1.000	0.303	0.000	0.303
MGTAVtt	1.200	0.213	0.000	0.213

	IOLAI	Dynamic	Quiescent
Supply Power (W)	1.293	0.000	1.293

:RTL





۲. ساختار دی اینترلیور:(DeInterleaver)

ورودی و خروجی ها:

```
// Instantiate the module
DeInterleaver instance_name (
    .Clk(Clk),
    .Reset(Reset),
    .Start(Start),
    .x(x),
    .y(y),
    .Rate(Rate),
    .Valid(Valid),
    .Ncbps(Ncbps)
);
```

در این ماژول برای دی اینترلیو کردن ورودی، بایستی به صورت سریال از همان سیکلی که سیگنال N_{cbps} ، N_{cbps} ها داده شود. خروجی با توجه به Rate تعیین شده، به اندازه مقدار Start یک می شود، ورودی ها داده شود. N_{cbps} یک در خروجی دیتا موثق خواهیم داشت.

با پیاده سازی این بخش به مشخصات زیر از لحاظ توان و RTL و میزان استفاده از منابع FPGA رسیدم:

Selected Device : 6vcx75tff484-2

```
Slice Logic Utilization:
Number of Slice Registers:
                                      588 out of 93120
                                                             0%
Number of Slice LUTs:
                                      1198 out of 46560
                                                              2%
   Number used as Logic:
                                      1198 out of 46560
                                                              2%
Slice Logic Distribution:
Number of LUT Flip Flop pairs used:
                                      1210
  Number with an unused Flip Flop:
                                                     1210
                                                             51%
                                      622 out of
                                       12 out of
  Number with an unused LUT:
                                                     1210
                                                             0%
  Number of fully used LUT-FF pairs:
                                      576 out of
                                                             47%
  Number of unique control sets:
IO Utilization:
Number of IOs:
                                        17 out of
Number of bonded IOBs:
                                                     240
                                                             7%
Specific Feature Utilization:
Number of BUFG/BUFGCTRLs:
                                         1 out of
                                                       32
                                                              3%
Number of DSP48Els:
                                         3 out of
                                                      288
                                                              1%
```


ramily	Virtex6
Part	xc6vcx75t
Package	ff484
Temp Grade	Commercial
Process	Typical
Speed Grade	-2
Environment	
Ambient Temp (C)	50.0
Use custom TJA?	No 🗸
Custom TJA (C/W)	NA
Airflow (LFM)	250 ~
Heat Sink	Medium Profile 🔍
Custom TSA (C/W)	NA
Board Selection	Medium (10"x10") 🔍
# of Board Layers	8 to 11 🔍
Custom TJB (C/W)	NA
Board Temperature (C	NA

On-Chip	Power (W)	Used	Available	Utilization (%)
Clocks	0.000	1		
Logic	0.000	1134	46560	2
Signals	0.000	1241		
DSPs	0.000	3	288	1
IOs	0.000	17	240	7
Leakage	1.293			
Total	1.293			

	Effective TJA	Max Ambient	Junction Temp
Thermal Properties	(C/W)	(C)	(C)
	2.7	81.5	53.5

Supply	Supply Summary		Dynamic	Quiescent
Source	Voltage	Current (A)	Current (A)	Current (A)
Vecint	1.000	0.619	0.000	0.619
Vccaux	2.500	0.045	0.000	0.045
Vcco25	2.500	0.001	0.000	0.001
MGTAVcc	1.000	0.303	0.000	0.303
MGTAVtt	1.200	0.213	0.000	0.213

	lotal	Dynamic	Quiescent
Supply Power (W)	1.293	0.000	1.293



Design:

Start در این ماژول در ورودی به صورت سریال در همان سیکلی که سیگنال Interleaver . $N_{\rm cate}$ یک می شود، ورودی داریم. طراحی پایپ لاین است. به این صورت که با توجه به سیگنال $N_{\rm cate}$ در ورودی $N_{\rm cate}$ تعیین می شود، و دقیقا به تعداد $N_{\rm cate}$ داریم و بعد از این تعداد سیکل کلاک در خروجی مقدار موثق خواهیم داشت.

Out1 برای پایپ لاین کردن پردازش از ۲ رجیستر Out1 و Out2 استفاده کردم. از رجیستر Out2 برای پر کردن در جایگاه هایی که بیت ها قرار است قرار بگیرند استفاده کردم. و از Out2 برای خروجی دادن استفاده کردم.(یک شیفت رجیستر است که هر بار به تعداد N_{cbps} سایکل می گذرد پر می شود.

برای پیاده سازی این مدار از یک رجیستر Counter برای state مدار استفاده کردم که تعیین می کند در این سیکل چندمین بیت در فریمی به اندازه N_{cbps} را داریم بررسی می کنیم. از طریق مدار ترکیبی جایگاه جایگشت اول و جایگشت دوم را بدست می آورم و در همان سیکل در Out1 بیت را در جایگاه جایگشت دوم ذخیره می کنم.

پس از N_{cbps} سایکل کلاک، مقادیر Out2 را با Out1 جایگزین می کنم.

این ماژول در ورودی سیگنال های Reset, Start, Clk را برای قسمت ترتیبی مدار و ورودی N_{cbps} و N_{cbps} را برای تعیین N_{cbps} و N_{cbps} از طریق N_{cbps} و N_{cbps} به صورت سریال ورودی های

موثق از زمان یک شدن Start باید داشته باشد، را دارد. در خروجی پس N_{cbps} سایکل کلاک خروجی موثق خواهیم داشت.

جهت محاسبه در مدار ترکیبی متناظر با زیر:

$$j = s \times floor(i/s) + (i + N_{CBPS} - floor(16 \times i/N_{CBPS})) \mod s$$
 $i = 0, 1, ... N_{CBPS} - 1$

نیاز به تقسیم بود که من با استفاده از جدول زیر به طور تقریبی با توجه به جدول زیر در یک عدد ضرب میکنم و شیفت به راست میدم:

Ncpbs	Denominator	1/Denominator		Equivalent	Precsie
				Mult.	Denominator
48	3	0.33333333	85.33333333	86	2.976744186
96	6	0.166666667	42.66666667	43	5.953488372
192	12	0.083333333	21.33333333	22	11.63636364
288	18	0.05555556	14.2222222	15	17.06666667

Factor	256
--------	-----

۲. DeInterleaver: در این ماژول در ورودی به صورت سریال در همان سیکلی که سیگنال N_{cbps} Latency عنداد N_{cbps} Latency تعیین می شود، و دقیقا به تعداد N_{cbps} Latency در ورودی N_{cbps} تعیین می شود، و دقیقا به تعداد N_{cbps} داریم و بعد از این تعداد سیکل کلاک در خروجی مقدار موثق خواهیم داشت.

Out1 برای پایپ لاین کردن پردازش از ۲ رجیستر Out1 و Out2 استفاده کردم. از رجیستر Out2 برای پر کردن در جایگاه هایی که بیت ها قرار است قرار بگیرند استفاده کردم. و از Out2 برای خروجی دادن استفاده کردم.(یک شیفت رجیستر است که هر بار به Out2 سایکل می گذرد پر می شود.

برای پیاده سازی این مدار از یک رجیستر Counter برای state مدار استفاده کردم که تعیین می کند در این سیکل چندمین بیت در فریمی به اندازه N_{cbps} را داریم بررسی می کنیم. از

طریق مدار ترکیبی جایگاه برعکس جایگشت اول و برعکس جایگشت دوم را بدست می آورم و در همان سیکل در Out1 بیت را در جایگاه جایگشت دوم ذخیره می کنم.

پس از N_{cbps} سایکل کلاک، مقادیر Out2 را با N_{cbps}

این ماژول در ورودی سیگنال های Reset, Start, Clk را برای قسمت ترتیبی مدار و ورودی Reset, Start, Clk و ورودی N_{cbps} را برای تعیین N_{cbps} و N_{cbps} از طریق N_{cbps} از طریق N_{cbps} باید داشته باشد، را دارد. در خروجی پس N_{cbps} سایکل کلاک خروجی موثق خواهیم داشت.

جهت محاسبه در مدار ترکیبی متناظر با زیر:

$$i = s \times \text{floor}(j/s) + (j + \text{floor}(16 \times j/N_{CBPS})) \mod s$$
 $j = 0,1,... N_{CBPS} - 1$

$$k = 16 \times i - (N_{CBPS} - 1)floor(16 \times i/N_{CBPS})$$
 $i = 0,1,...N_{CBPS} - 1$

نیاز به تقسیم بود که من با استفاده از جدول زیر به طور تقریبی با توجه به جدول زیر در یک عدد ضرب میکنم و شیفت به راست میدم:

Ncpbs	Denominator	1/Denominator		Equivalent	Precsie
				Mult.	Denominator
48	3	0.33333333	85.33333333	86	2.976744186
96	6	0.166666667	42.66666667	43	5.953488372
192	12	0.083333333	21.33333333	22	11.63636364
288	18	0.05555556	14.2222222	15	17.06666667

Factor	256
--------	-----

User Documents:

- ۱. Interleaver برای شروع اینترلیو کردن بایستی در یک سیکل سیگنال Start یک شود و در Latency ، N_{cbps} ممان سیکل ورودی به صورت سریال به پورت x داده شود. به اندازه مقدار Throughput یک در خروجی دیتا موثق خواهیم داشت.
- ۲. DeInterleaver برای شروع اینترلیو کردن بایستی در یک سیکل سیگنال Start یک شود و Latency ، N_{cbps} مقدار x داده شود. به اندازه مقدار x داده صورت سریال به پورت x داده شود. به اندازه مقدار x داده و سپس با نرخ Throughput یک در خروجی دیتا موثق خواهیم داشت.

Testing:

: Interleaver → Interleaver_tb


در این تست بنچ من از دو فایل که در کد متلب ساخته شده میخوانم:

Out_Encoder.txt:انکود شده است:Preamble کی فریم که به جز ۱۲۰۰۰ انکود شده است

۷. شامل خروجی اینترلیو در متلب است. Out_Interleaver.txt

خروجی ماژول را با Out_ Interleaver مقایسه میکنم.

با توجه به عکس زیر به تطابق ۱۰۰ ٪ رسیدم:



: DeInterleaver 🛨 DeInterleaver_tb

در این تست بنچ من از دو فایل که در کد متلب ساخته شده میخوانم:

- اً. شامل خروجی اینترلیو در متلب است. Out_Interleaver.txt
- ۲. شامل کل بیت های یک فریم که به جز Preamble انکود شده است:Preamble

خروجی ماژول را با Out_ Encoder مقایسه میکنم.

با توجه به عکس زیر به تطابق ۱۰۰ ٪ رسیدم:

