ارسلان فیروزی — ۹۷۱۰۲۲۲۵

پروژه فاز ۴ – FPGA

کد های وریلاگ به تمامی کامنت گذاری شده است و عملکرد آن در کد مشخص شده است.

Specification:

۱. ساختار Main؛ در این ماژول تنها ۲ ماژول ماژول Receiver و Main؛ در این ماژول تنها ۲ ماژول ماژول ورودی و خروجی گرفته شده شده است و سیگنال های ورودی و خروجی این دو ماژول ورودی و خروجی گرفته شده است. به همین دلیل توضیحی برای Design در مورد این ماژول وجود ندارد. نحوه استفاده از این ماژول دقیقا یکسان با نحوه استفاده توضیح داده شده در ۲ ماژول بعدی است.



ورودی و خروجی های این ماژول:

```
// Instantiate the module
Main instance_name (
    .Clk(Clk),
    .Reset(Reset),
    .Start(Start),
    .TranAntenna(TranAntenna),
    .RecAntenna(RecAntenna),
    .TransFrame(TransFrame),
    .RecFrame(RecFrame),
    .Valid_Rec(Valid_Rec),
    .Valid_Tra(Valid_Tra),
    .num_pads_rec(num_pads_rec),
    .num_pads_tra(num_pads_tra));
```

مشخصات طراحى:

Device Utilization Summary (estimated values)				
Logic Utilization	Used	Available	Utilization	
Number of Slice Registers	3530	93120	3%	
Number of Slice LUTs	9318	46560	20%	
Number of fully used LUT-FF pairs	2982	9866	30%	
Number of bonded IOBs	19	240	7%	
Number of BUFG/BUFGCTRLs	1	32	3%	
Number of DSP48E1s	6	288	2%	

Part	xc6vcx/5t		
Package	ff484		
Temp Grade	Commercial		
Process	Typical		
Speed Grade	-2		
Environment			
Ambient Temp (C)	50.0		
Use custom TJA?	No V		
Custom TJA (C/W)	NA		
Airflow (LFM)	250 🗸		
Heat Sink	Medium Profile 🔍		
Custom TSA (C/W)	NA		
Board Selection	Medium (10"x10") 🗸		
# of Board Layers	8 to 11 🔍		

Virtex6


On-Chip	Power (W)	Used	Available	Utilization (%)
Clocks	0.000	1	-	-
Logic	0.000	7803	46560	17
Signals	0.000	9044		-
DSPs	0.000	6	288	2
IOs	0.000	19	240	8
Leakage	1.293			
Total	1.293			

Thermal Properties	Effective TJA (C/W)	Max Ambient (C)	Junction Temp (C)
	2.7	81.5	53.5

Supply	Summary	Total	Dynamic	Quiescent
Source	Voltage	Current (A)	Current (A)	Current (A)
Vccint	1.000	0.619	0.000	0.619
Vccaux	2.500	0.045	0.000	0.045
Vcco25	2.500	0.001	0.000	0.001
MGTAVcc	1.000	0.303	0.000	0.303
MGTAVtt	1.200	0.213	0.000	0.213

	Total	Dynamic	Quiescent
Supply Power (W)	1.293	0.000	1.293

:RTL



۲. ساختا, Transmitter 2:

در این ماژول بایستی بر روی قسمت های مختلف فریم ورودی پردازش مناسب انجام شود. فیلد Signal بایستی تنها با ریت ۱/۲ انکود شود.


فیلد DATA بایستی با توجه به Rate و Length موجود در Signal پیاده سازی شود. فیلد Preamble بایستی اضافه شود و پیش از بقیه بیت ها ارسال شود.(۱۲ بیت ۱)

البته تنها rate = 6 MBits/s در ویتربی دیکودر و انکودر پیاده سازی شد. اما در فاز چهارم یا ممان Integration جوری پیاده سازی شده است که اگر ماژول ویتربی دیکودر و ماژول انکودر برای همه ی rate ها پیاده سازی شده بود، به طور کامل فریم به صورت مناسب انکود و اینترلیو شود ویا دیکود یا دی اینترلیو شود.


ورودی و خروجی های Transmitter_2:


```
// Instantiate the module
Transmitter_2 instance_name (
    .Clk(Clk),
    .Reset(Reset),
    .Start(Start),
    .x(x),
    .y(y),
    .Valid(Valid),
    .num_pads(num_pads)
);
```

در این ماژول برای ارسال یک فریم بایستی به صورت سریال از همان سیکلی که سیگنال Start یک می شود، بیت های ورودی داده شود. در خروجی پس از ۱۵۲-۸Length (توضیح این اعداد در Design وجود دارد.) سایکل به صورت سریالی دیتا معتبر خواهیم داشت و سیگنال Valid در هنگام معتبر بودن خروجی یک خواهد بود.



با پیاده سازی این بخش به مشخصات زیر از لحاظ توان و RTL و میزان استفاده از منابع FPGA رسیدم:





۳. ساختار Receiver 2:

در این ماژول بایستی بر روی قسمت های مختلف فریم ورودی پردازش مناسب انجام شود. با توجه به ورودی preamble را تشخیص دهد و درصورت تشخیص دادن فریم دریافت شده را پردازش کند.

فیلد Signal بایستی تنها با ریت ۱/۲ دیکود شود.

فیلد DATA بایستی با توجه به Rate و Length موجود در Signal دیکود و دی اینترلیو شود.

البته تنها rate = 6 MBits/s در ویتربی دیکودر و انکودر پیاده سازی شد. اما در فاز چهارم یا همان Integration جوری پیاده سازی شده است که اگر ماژول ویتربی دیکودر و ماژول انکودر برای همه ی rate ها پیاده سازی شده بود، به طور کامل فریم به صورت مناسب دیکود و دی اینترلیو شود شود.

ورودی و خروجی های Receiver_2:

```
// Instantiate the module
Receiver_2 instance_name (
    .Clk(Clk),
    .Reset(Reset),
    .x(x),
    .y(y),
    .Valid(Valid),
    .num_pads(num_pads)
);
```

در این ماژول برای دریافت یک فریم و پردازش آن بایستی به صورت سریال از همان سیکلی که سیگنال Start یک می شود، بیت های ورودی داده شود. در خروجی پس از N_{DataBits} (توضیح این اعداد در Design وجود دارد.) سایکل به صورت سریالی دیتا معتبر خواهیم داشت و سیگنال Valid در هنگام معتبر بودن خروجی یک خواهد بود.



با پیاده سازی این بخش به مشخصات زیر از لحاظ توان و RTL و میزان استفاده از منابع FPGA با پیاده سازی این بخش به

Device Utilization Summary (estimated values)					
Logic Utilization	Used	Available	Utilization		
Number of Slice Registers	1816	93120	1%		
Number of Slice LUTs	6173	46560	13%		
Number of fully used LUT-FF pairs	1332	6657	20%		
Number of bonded IOBs	10	240	4%		
Number of BUFG/BUFGCTRLs	1	32	3%		
Number of DSP48E1s	3	288	1%		
Family Virtex6 Part xc6vcx75t Package ff484 Femp Grade Commercial Signals DSPs Process Typical Speed Grade Environment Ambient Temp (C) 50.0 Use custom TJA? No Substitution TJA (C/W) NA Airflow (LFM) 250 Heat Sink Medium Profile Custom TSA (C/W) NA Board Selection Medium (10"x10") Heat Grade To Typical Speed Grade Temperature (C) NA Board Temperature (C) NA	0.000 1	11 Vccint Vccaux Vccaux Vccaux Vcco25 MGTAVcc MGTAVtt Supply Power (C) Supply Power (C) Vccint Vcciux Vcciox V	Total Dynamic Quiescent		

Design:

۱. Transmitter_2: در این ماژول در ورودی به صورت سریال در همان سیکلی که سیگنال Start یک می شود، ورودی داریم.

مراحل زیر به ترتیب طی می شود:(در زیر شاخه هرکدام تعداد سایکل هایی که نیاز دارند مشخص شده است)

- پردازش توسط اسکرمبلر و اسکرمبل کردن فیلد دیتا
 - 0 تاخیر صفر سایکل
 - انکود کردن فیلد های دیتا و سیگنال
- برای انکود کردن یک سایکل تاخیر ایجاد می شود.
 - اینترلیو کردن فیلد دیتا
 - ۰ ۴۸ سیکل تاخیر
 - ارسال پری امبل و بیت های پردازش شده در خروجی
 - ۱۲ سیکل تاخیر برای ارسال پری امبل
 - ۰ ۴۸ بیت انکود شده سیگنال
 - ۰ ۳۲ بیت انکود شده سرویس
 - o ۱۲ بیت انکود شده Tail Bits
 - ۲PadBits ۰ بیت انکود شده برای پد بیت
 - PSDU بیت برای انکود شده بخش ۱۶Length ⊙

این مراحل انجام می شود. برای اینکه به صورت خودکار پس از دریافت کامل یک فریم و خروجی دادن کامل، دوباره آماده دریافت فریم بعدی شود، با استفاده از اطلاعات تعداد سیکل های مورد نیاز پایان فریم را تشخیص میدهم و با استفاده از یک ریست اینترنال به حالت ابتدایی بر میگردد.

برای اینکه بتوانم ۱۲ بیت پری امبل و ۴۸ بیت انکود شده سیگنال را بدون وقفه با بیت های دیتا ارسال کنم، نیاز به استفاده از یک صف ۶۰ بیتی داشتم.

۲. Receiver_2: در این ماژول در ورودی به صورت سریال در همان سیکلی که سیگنال Start یک می شود، ورودی داریم.

مراحل زیر به ترتیب طی می شود:(در زیر شاخه هرکدام تعداد سایکل هایی که نیاز دارند مشخص شده است)

- تشخیص ۱۲ بیت پری امبل
- چون پس از تشخیص این بیت ها پردازش داده شروع می شود، این
 بخش تاخیری ایجاد نمی کند.
- دیکود کردن ۴۸ بیت فیلد سیگنال و استخراج Length و iگه داری
 ۲۴ بیت حاصل برای خروجی دادن
 - ۰ ۲**۲۴**۸ سایکل برای دیکود کردن
 - ۲۴ مایکل برای خروجی دادن فیلد سیگنال
 - دى اينترليو كردن فيلد ديتا
 - سایکل تاخیر برای دی اینترلیو N_{cbps} \circ
 - دیکود کردن فیلد دیتا
 - o ۳۲Length برای دیکود کردن PSDU
 - ۰ ۶۴ سایکل برای دیکود بخش سرویس
 - ۲۴ مایکل برای دیکود بخش TailBits ○
 - ۰ ۴PadBits سایکل برای دیکود بخش پدبیت
 - دی اسکرمبل کردن فیلد دیتا
 - خروجی دادن بیت های پردازش شده
 - ۳ سایکل تاخیر برای جا به جایی بین state ها

جهت Resource Sharing از یک ماژول دیکودر برای استفاده شد.

این مراحل انجام می شود. برای اینکه به صورت خودکار پس از دریافت کامل یک فریم و خروجی دادن کامل، دوباره آماده دریافت فریم بعدی شود، با استفاده از اطلاعات تعداد سیکل

های مورد نیاز پایان فریم را تشخیص میدهم و با استفاده از یک ریست اینترنال به حالت ابتدایی بر میگردد.

برای تشخیص پری امبل نیاز به یک صف ۱۲ بیتی دارم.

برای اینکه بتوانم ۲۴ بیت سیگنال را بدون وقفه با بیت های دیتا ارسال کنم، نیاز به استفاده از یک صف ۲۴ بیتی داشتم. و به صورت یک شیفت رجیستر از آن استفاده کردم.

با توجه به این که دیکود بخش سیگنال تاخیر زیادی ایجاد می کند، جهت از دست ندادن بیت های ورودی نیاز به یک صف ۲+۴۸ بیتی(۲ بیت برای تاخیر تغییر بین state ها) از ورودی ها وجود دارد.


User Documents:

- ۱. Main: اصول حاکم بر دو ماژول زیر برای این ماژول باید رعایت شود.
- ۲. Transmitter_2 در این ماژول برای ارسال یک فریم بایستی به صورت سریال از همان سیکلی که سیگنال Start یک می شود، بیت های ورودی داده شود. در خروجی پس از مسیکلی که سیگنال ALength+۲PadBits+N_{cbps}+۱۵۲ (توضیح این اعداد در Valid وجود دارد.) سایکل به صورت سریالی دیتا معتبر خواهیم داشت و سیگنال Valid در هنگام معتبر بودن خروجی یک خواهد بود.
- Receiver_2 . $^{\circ}$. $^{\circ}$ Receiver_2 . $^{\circ}$ در این ماژول برای دریافت یک فریم و پردازش آن بایستی به صورت سریال از همان سیکلی که سیگنال Start یک می شود، بیت های ورودی داده شود. در خروجی پس از $^{\circ}$ Robert یک می شود، بیت های ورودی داده شود. در $^{\circ}$ Robert $^{\circ}$ (توضیح این اعداد در $^{\circ}$ Design وجود دارد.) سایکل به صورت سریالی دیتا معتبر خواهیم داشت و سیگنال $^{\circ}$ Valid در هنگام معتبر بودن خروجی یک خواهد بود.

Testing:


: Transmitter_2 🗲 Transmitter_2_tb.v تست بنچ

در این تست بنچ من فریم In.txt را ارسال میکنم و هر مرحله از انکود و اینترلیو و اسکرمبل را با فایل های Out_Scramble.txt و Out_Scramble.txt که در کد متلب ساخته شده مقایسه میکنم. به تطابق صد در صد رسیدم: (با استفاده از این تست بنچ دو فریم را پشت سر هم ارسال کردم و به نتیجه مطلوب رسیدم.)




: Receiver_2 → Receiver_2_tb.v تست بنچ

در این تست بنچ من فریم Out_Interleaver.txt را ارسال میکنم و با In.txt که در کد متلب ساخته شده مقایسه میکنم. به تطابق صد در صد رسیدم: (با استفاده از این تست بنچ دو فریم را پشت سر هم ارسال کردم و به نتیجه مطلوب رسیدم.)



: Main -> Main_tb.v تست بنچ

در این تست بنچ من فریم In.txt را ارسال میکنم و در حالیکه RecAntenna را با In.txt اتصال کوتاه کردم در خروجی فریم تشخیص داده شده با همان فریم In.txt مقایسه میکنم. به تطابق صد در صد رسیدم: (با استفاده از این تست بنچ دو فریم را پشت سر هم ارسال کردم و به نتیجه مطلوب رسیدم.)



توجه: من از همان ماژول های طراحی شده در فاز های قبلی استفاده کردم. جهت برطرف کردن وارنینگ ها واجب شد که طول سیگنال Length را در ماژول فاز ۲ تغییر دهم:

input [14:0]Length; // Length Indicates number of bits to be decoded