

پروژهی درس VLSI پیشرفته

گزارش فاز اوّل

امیر ارسلان یاوری (۴۰۲۲۰۳۴۹۷)

سحر جعفری (۴۰۲۲۲۲۴۴۱)



مقدمه

در ابتدا ضرب Booth را نوشتیم و سپس در modelsim آن را شبیهسازی کردیم. سپس با استفاده از اسکریپتهای متفاوت با توجه به mode های کار خواسته شده در design compiler کد را سنتز کردیم. در نهایت نتایج و تحلیلهای خواسته شده در قسمتهای بعد مفصلا توضیح داده شدهاند. برای گام سوم نیز طراحی خود را تا مرحلهی طراحی asic پیش بردیم.

تمامی کدها و فایلهای مربوطهی پروژه که ما آنها را نوشتیم در آدرس زیر قرار دارند: https://github.com/arsalanyavari/advanced-VLSI-project

شرح رویکرد مرحله اول:

										oxdot					oxdot						1
-2					(3					/2					<u>-1</u>					χο_	
-1)-Z					/2					(1					(0	
(0	(23	(11	(5	(2	Xc	(6	(3	X-23	-12	<u> </u>	(1	(-16	(8	/4	(O)	(8	-4) -2) -1	χο.	

```
1 module booth_multiplier (
       input wire clk,
       input wire reset,
       input wire [3:0] multiplicand,
       input wire [3:0] multiplier,
output reg [7:0] product,
       output reg done
10 reg [3:0] A;
11 reg [3:0] M;
12 reg [3:0] Q;
13 reg Q_1;
14 reg [2:0] count;
15 reg [1:0] temp;
16 reg A_0_temp;
18 always @(posedge clk or posedge reset) begin
       if (reset) begin
            A = 4'b0;
            Q = multiplier;
            Q_1 = 1'b0;
            M = multiplicand;
            count = 3'b100; // 4 iterations
            done = 1'b0;
            product = 8'b0;
       end else if (count > 0) begin
            temp = \{Q[0], Q_1\};
            case (temp)
                2'b01: A = A + M;
                2'b10: A = A - M;
                default: A = A;
            endcase
       // Arithmetic right shift
            A_0_{temp} = A[0];
            A = \{A[3], A[3:1]\};
            Q_1 = Q[0];
            Q = \{A_0_{temp}, Q[3:1]\};
            count = count - 1;
            product = \{A[3:0], Q[3:0]\};
            end else if (count == 0) begin
                product = \{A[3:0], Q[3:0]\};
                done = 1'b1;
            end
       end
49 endmodule
```

مطابق كد روبرو الگوريتم ضرب Booth نوشته شده است که آن را در modelsim شبیهسازی کردیم و نتایج بالا را به دست آوردیم که در ادامه نیز این موارد را مفصلا بررسی میکنیم. همچنین برای این کد یک فایل تست هم نوشتیم که معادل تصویر زیر است:

```
odule tb_booth_multiplier;
reg clk;
reg reset;
reg [3:0] multiplicand;
reg [3:0] multiplier;
wire [7:0] product;
wire done;
    booth_multiplier uut (
    .clk(clk),
    .reset(reset),
    .multiplicand(multiplicand),
    .multiplier(multiplier),
    .product(product),
    .done(done)
}.
    // Clock generation
initial begin
    clk = 1;
    forever #10 clk = ~clk; // 10ns period clock
   // Test sequence
initial begin
// Heat to routputs
// Monitor outputs
$monitor("At time %t, multiplicand = %b (%d), multiplier = %b (%d), product = %b (%d), done = %b",
$time, multiplicand, multiplicand, multiplier, multiplier, product, product, done);
              // Test Case 1: -5 * -7
reset = 1;
multiplicand = 4'b1011; // -5
multiplier = 4'b1001; // -7
              // Test Case 2: 3 * -4
               multiplicand = 4'b0011; // 3
multiplier = 4'b1100; // -4
              #10 reset = 1;
multiplicand = 4'b0010; // 2
multiplier = 4'b0010; // 2
               multiplicand = 4'b1111; // -1
multiplier = 4'b0001; // 1
              #10 reset =
wait (done);
              // Test Case 5: 0 * 0
               multiplicand = 4'b0000; // 0 multiplier = 4'b0000; // 0
               #10 reset = 1;
multiplicand = 4'b0111; // 7
multiplier = 4'b0001; // 1
```

مرحله دوم:

تبدیل فایل dil. به db.

طبق صورت سوال کتابخانه داده شده برای فناوری 45nm را به فایل db. تبدیل کردیم تا بتوانیم عملیات سنتز را طبق فناوری 45nm انجام دهیم.

```
0
design_vision> read_lib typical.lib

0
design_vision> write_lib NangateOpenCellLibrary_PDKv1_2_v2008_10
```

انجام عمليات سنتز و ايجاد فايل netlist

فایل sdf و netlist.v ،sdc را با توجه به script داده شده در netlist.v ،sdc به دست میآوریم.

```
1 set my_files /home/icic/Desktop/files/booth_multiplier.v
2 set my_toplevel booth_multiplier
4 set my_clock_pin clk
5 set my_clk_freq_MHz 100
6 set my_input_delay_ns 0
 7 set my_output_delay_ns 0
9 set link_library /home/icic/Desktop/db/typical.db
10 set target_library /home/icic/Desktop/db/typical.db
11 set symbol_library /home/icic/Desktop/tsmc18.sdb
13 define_design_lib WORK -path /home/icic/Desktop/outputs/typical
15 analyze -f verilog $my_files
16 elaborate $my_toplevel
17 current_design $my_toplevel
19 uniquify
21 compile
22 check_design
23 remove_unconnected_ports -blast_buses [find -hierarchy cell "*"]
25 write_sdf /home/icic/Desktop/outputs/typical/delay.sdf
26 write_sdc /home/icic/Desktop/outputs/typical/sdc.sdc
27 write -f verilog -output /home/icic/Desktop/outputs/typical/netlist.v -hierarchy
```

Beginning Delay Optimization Phase

ELAPSED TIME	AREA	WORST NEG SLACK	TOTAL NEG SLACK	DESIGN RULE COST	ENDPOINT
0:00:01 0:00:01	232.8 231.2	0.00	0.0	0.0	

Beginning Area-Recovery Phase (cleanup)

ELAPSED TIME	AREA	WORST NEG SLACK	TOTAL NEG SLACK	DESIGN RULE COST	ENDPOINT
0:00:01	231.2	0.00	0.0	0.0	
0:00:01	231.2	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	
0:00:01	229.0	0.00	0.0	0.0	

Loading db file '/home/icic/Desktop/libs/typical/typical.db'

${\tt Optimization}\ {\tt Complete}$

Warning: In design 'booth_multiplier', net 'count[1]' driven by pin 'count_reg[1]/Q' has no loads. (LINT-2)
Warning: In design 'booth_multiplier', net 'count[2]' driven by pin 'count_reg[2


]/Q' has no loads. (LINT-2)


Information: Annotated 'cell' delays are assumed to include load delay. (UID-282

Information: Writing timing information to file '/home/icic/Desktop/outputs/typi cal/delay.sdf'. (WT-3)
Writing verilog file '/home/icic/Desktop/outputs/typical/netlist.v'.


design_vision> Current design is 'booth_multiplier'.


نمایشی از شماتیک پیش از سنتز






نمایشی از شماتیک پس از سنتز






شبیهسازی پس از سنتز

انجام شبیهسازی پس از سنتز با استفاده از فایل netlist به دست آمده در design compiler و کتابخانه tsmc18.



						a						A	AT	W				AW	47	w				
						AT							AV					AW.						
-2						37						7	AV					47	47					XO.
-1							A						AT					47	AT					400
(0		(23	ATT TO	45	1/2			1/6	43	(-23	-12		Xo .		√ -16	48	/4	χο	8		4-4	<u> </u>	41	XO
							4						AV	A				457	AI 7	AN				
	4												A											
i																								



بدون ungrouping

بدون بهينهسازي

با دستور زیر مشخص کردیم که بهینهسازی در هنگام سنتز اعمال نشود.

set_dont_touch \$my_toplevel

229.026001	مساحت
1.3636 uW	توان ایستای مصرفی
17.6555 uW	توان پوياي مصرفى
9.90	تاخير
0.97	تأخير مسير بحرانى
(1.3636+ 17.6555)*9.90	حاصل ضرب توان کل در تاخیر
8.93	زمان فراغت

بهينهسازى توان مصرفى

set_max_dynamic_power 0
set_max_static_power 0

237.006001	مساحت
1.3315uW	توان ایستای مصرفی
17.3887 uW	توان پویای مصرفی
9.80	تاخیر کل
0.94	تأخير مسير بحرانى
(1.3315+17.3887)9.80	حاصل ضرب توان کل در تاخیر
8.86	زمان فراغت

• مساحت (افزایش) : برای کاهش توان مصرفی، ابزار، از سلولهای با leakage power کمتر و با ولتاژ threshold بالاتر استفاده میکند اما این سلولها کند هستند بنابراین

- ابزار برای جبران سرعت کم و حفظ کارایی مدار از سلولهای بزرگتر و یا تعداد بیشتری سلول استفاده میکند که باعث افزایش مساحت میشود.
 - توان ایستا (کاهش): از سلولها با توان نشتی کمتر استفاده میکند.
- توان پویا (کاهش): با استفاده از clock gating به از تغییرات غیر ضروری سیگنال clock جلوگیری میکند و یا اینکه ساختار مدار را به گونهای تغییر میدهد که از transition های غیر ضروری جلوگیری کند بنابراین توان پویا کاهش مییابد.
- تاخیر مسیر بحرانی (کاهش): ممکن است برای کاهش توان، چون از سلولهای متفاوتی استفاده میکند در نتیجه باعث کاهش طول مسیر بحرانی شود و یا ممکن است است به دلیل restructure کردن منطق برنامه باشد.
- زمان فراغت (کاهش): ابزار ممکن است برای کاهش توان، سلولهای سریعتر و با ولتاژ threshold کمتر را با سلولهای کندتر و با ولتاژ threshold بیشتر را جایگزین کنند.

بهینهسازی سرعت کاری مدار

set_max_delay 0.5 -from A_reg[1] -to A_reg[2]

284.354000	مساحت
2.6144uW	توان ایستاي مصرفی
20.1901uW	توان پوياي مصرفى
0.41	تاخیر کل
0.41	تأخير مسير بحرانى
(20.1901+2.6144)0.41	حاصل ضرب توان کل در تاخیر
0.00	زمان فراغت

• مساحت (افزایش): ابزار از سلولهای سریعتر که مساحت بیشتری را اشغال میکنند استفاده میکند. علاوه بر این برای افزایش سرعت از بافرها و repeaters استفاده میکند که باعث افزایش مساحت میشوند.

- توان ایستا (افزایش): سلول های سریعتر از ولتاژ threshold کمتر استفاده میکنند که در نتیجه باعث افزایش جریان نشتی میشود که منجر به افزایش توان پویا میگردد.
- توان پویا (افزایش): سلولهای سریعتر از آنجایی که switching activity بیشتر دارند
 و همچنین خازن بزرگتری دارند بنابراین باعث افزایش توان پویا میگردند.
 - تاخیر کل: بدیهی است و کاهش مییابد.
- تأخیر مسیر بحرانی (کاهش): از آنجایی که مسیر بحرانی طولانی ترین مسیر در مدار است
 بنابراین مشخص کننده سرعت مدار میباشد. بنابراین با کاهش تاخیر بر روی یک مسیر
 خاص باعث کاهش طول مسیر بحرانی میشود.
- زمان فراغت (کاهش): slack time نشان دهنده اختلاف بین زمان مورد انتظار رسیدن (alck time) و زمان واقعی رسیدن (actual arrival time) میباشد. حال ابزار به گونهای بهینهسازی را انجام میدهد تا بتواند نیازمندیهای زمانی را برآورده کند که منج به صفر شدن slack time میشود.

بهينهسازي مساحت

229.026001	مساحت
1.3636 uW	توان ایستای مصرفی
17.6555 uW	توان پوياي مصرفى
9.90	تاخير
0.97	تأخير مسير بحرانى
(1.3636+ 17.6555)*9.90	حاصل ضرب توان کل در تاخیر
8.93	زمان فراغت

- مساحت: ثابت
- توان ایستا: ثابت
 - توان يويا: ثابت
 - تاخیے کل: ثابت
- تأخیر مسیر بحرانی: ثابت

• زمان فراغت: ثابت

همانطور که دیده میشود همه مقادیر نسب به حالت بدون بهینهسازی هیچ تغییری نکردند و این به این خاطر است design compiler به طور پیش فرض مساحت را بهینه میکند.

ungrouping b

بدون بهينهسازي

ungroup -all -all_instances

با دستور زیر مشخص کردیم که بهینهسازی در هنگام سنتز اعمال نشود.

set_dont_touch \$my_toplevel

229.026001	مساحت
1.3636 uW	توان ایستای مصرفی
17.6555 uW	توان پوياي مصرفى
9.90	تاخير
0.97	تأخير مسير بحرانى
(1.3636+ 17.6555)*9.90	حاصل ضرب توان کل در تاخیر
8.93	زمان فراغت

- مساحت: ثابت
- توان ایستا: ثابت
 - توان پویا: ثابت
 - تاخير كل: ثابت
- تأخير مسير بحراني: ثابت
 - زمان فراغت: ثابت

از آنجایی که ungroping منطق برنامه را عوض نمیکند و تنها ساختار سلسله مراتبی را عوض میکند بنابراین هیچ یک از مقادیر فوق تحت تاثیر قرار نمیگیرند.

بهينهسازى توان مصرفى

set_max_dynamic_power 0 set_max_leakage_power 0

240.198000	مساحت
1.5208uW	توان ایستای مصرفی
17.7276 uW	توان پویای مصرفی
0.93	تأخير مسير بحرانى
9.81	تاخیر کل
(1.5208+17.7276)9.81	حاصل ضرب توان کل در تاخیر
8.87	زمان فراغت

- مساحت (افزایش): به دلیل اینکه ممکن است ابزار به درستی نتواند منابع را با یکدیگر
 به اشتراک بگذارند نسبت به زمانی که سلسله مراتب رعایت میشود. همچنین ابزار
 ممکن است repeaters و repeaters هایی را برای برآورده کردن نیازمندیهای زمانبندی
 اضافه کند که منج به افزایش مساحت میشود.
- توان ایستا (افزایش): افزایش مساحت معمولا منجر به افزایش توان ایستا میشود زیرا تعداد سلوهای مورد استفاده افزایش یافته است. بنابراین توان ایستا افزایش مییابد.
- توان پویا (افزایش): با طراحی flat، ابزار ممکن است از سلولهای سریعتری استفاده
 کند و یا buffer هایی را اضافه کند که منجر به افزایش switching activity و در
 نتیجه افزایش توان پویا میشود.

- تاخیر کل (افزایش): با توجه به اینکه با استفاده از ungroup ساختار سلسله مراتبی از بین میرود بنابراین مدار پیچیدهتر میشود و در نتیجه اعمال بهینهسازی کمتر میشود در نتیجه تاخیر کل افزایش مییابد.
- تأخیر مسیر بحرانی (کاهش): با انجام flattening، ابزار با حذف کردن محدودیتهای مربوط به سلسله مراتب باعث کاهش مسیر بحرانی میگردد.
- زمان فراغت (افزایش): با بهینه شدن مسیر بحرانی، ابزار میتواند زمانبندی طراحی را بهبود ببخشد به این صورت که طراحی marging بیشتری برای برآورده کردن نیازمندیهای timing طراحی دارد چون مسیر بحرانی بیشتر کاهش یافته و با محدودیت کمتری روبه رو است.

بهینهسازی سرعت کاری مدار

set_max_delay 0.5 -from A_reg[1] -to A_reg[2]

284.354000	مساحت
2.6144uW	توان ایستاي مصرفی
20.1901uW	توان پوياي مصرفى
0.41	تاخیر کل
0.41	تأخير مسير بحرانى
(20.1901+2.6144)0.41	حاصل ضرب توان کل در تاخیر
0.00	زمان فراغت

- مساحت: ثابت
- توان ایستا: ثابت
 - توان پویا: ثابت

- تاخیر کل: ثابت
- تأخير مسير بحراني: ثابت
 - زمان فراغت: ثابت

ممکن است در طراحی، منابع به صورت کاملا بهینه با یکدیگر به اشتراک گذاشته میشوند به همین خاطر ungrouping منجر به تغییر خاصی در طراحی نمیگردد. در واقع بهینهسازی از قبل انجام شده است.

بهينهسازي مساحت

ungroup -all_instances set_max_area 0

229.026001	مساحت
1.3636 uW	توان ایستای مصرفی
17.6555 uW	توان پوياي مصرفى
9.90	تاخير
0.97	تأخير مسير بحرانى
(1.3636+17.6555)*9.90	حاصل ضرب توان کل در تاخیر
8.93	زمان فراغت

- مساحت: ثابت
- توان ایستا: ثابت
 - توان پویا: ثابت
 - تاخير كل: ثابت
- تأخير مسير بحراني: ثابت
 - زمان فراغت: ثابت

ممکن است در طراحی، منابع به صورت کاملا بهیته با یکدیگر به اشتراک گذاشته میشوند به همین خاطر ungrouping منجر به تغییر خاصی در طراحی نمیگردد. در واقع بهینهسازی از قبل انجام شده است.

2) با دستور دیگری نیز برای انجام عملیات ungrouping تلاش کردیم

باز هم همان نتياج بالا را به دست آورديم.

ممکن است در طراحی، منابع به صورت کاملا بهیته با یکدیگر به اشتراک گذاشته میشوند به همین خاطر ungrouping منجر به تغییر خاصی در طراحی نمیگردد. در واقع بهینهسازی از قبل انجام شده است.

2) با دستور دیگری نیز برای انجام عملیات ungrouping تلاش کردیم

باز هم همان نتياج بالا را به دست آورديم.

compile -auto_ungroup area

flatten L

بدون بهينهسازي

با دستور زیر مشخص کردیم که بهینهسازی در هنگام سنتز اعمال نشود.

```
ungroup -all -all_instances
ungroup -all -force -flatten
set_dont_touch $my_toplevel
```

229.026001	مساحت
1.3636 uW	توان ایستای مصرفی
17.6555 uW	توان پوياي مصرفى
9.90	تاخير
0.97	تأخير مسير بحرانى

(1.3636+17.6555)*9.90	حاصل ضرب توان کل در تاخیر
8.93	زمان فراغت

- مساحت: ثابت
- توان ایستا: ثابت
 - توان پویا: ثابت
 - تاخیر کل: ثابت
- تأخير مسير بحراني: ثابت
- حاصل ضرب توان کل در تاخیر:ثابت
 - زمان فراغت: ثابت

از آنجایی که ungroping منطق برنامه را عوض نمیکند و تنها ساختار سلسله مراتبی را عوض میکند بنابراین هیچ یک از مقادیر فوق تحت تاثیر قرار نمیگیرند.

بهينهسازى توان مصرفى

set_max_dynamic_power 0 set_max_static_power 0

240.198000	مساحت
1.5208uW	توان ایستای مصرفی
17.7276 uW	توان پویای مصرفی
9.81	تاخیر کل
0.93	تأخير مسير بحرانى
(1.5208+17.7276)9.81	حاصل ضرب توان کل در تاخیر
8.87	زمان فراغت

مساحت (افزایش): به دلیل اینکه ممکن است ابزار به درستی نتواند منابع را با یکدیگر به اشتراک بگذارند نسبت به زمانی که سلسله مراتب رعایت میشود. همچنین ابزار ممکن است repeaters و repeaters هایی را برای برآورده کردن نیازمندیهای زمانبندی اضافه کند که منجر به افزایش مساحت میشود.

توان ایستا (افزایش): افزایش مساحت معمولا منجر به افزایش توان ایستا میشود زیرا تعداد سلوهای مورد استفاده افزایش یافته است بنابراین توان ایستا افزایش مییابد.

توان پویا (افزایش): با طراحی flat، ابزار ممکن است از سلولهای سریعتری استفاده کند و یا buffer هایی را اضافه کند که منجر به افزایش switching activity و در نتیجه افزایش توان پویا میشود.

تاخیر کل (افزایش): با توجه به اینکه با استفاده از ungroup ساختار سلسله مراتبی از بین میرود بنابراین مدار پیچیدهتر میشود و در نتیجه اعمال بهینهسازی کمتر میشود در نتیجه تاخیر کل افزایش مییابد.

تاخیر مسیر بحرانی (کاهش): با انجام flattening، ابزار با حذف کردن محدودیتهای مربوط به سلسله مراتب باعث کاهش مسیر بحرانی میگردد.

زمان فراغت (افزایش): با بهینه شدن مسیر بحرانی، ابزار میتواند زمانبندی طراحی را بهبود ببخشد به این صورت که طراحی marging بیشتری برای برآورده کردن نیازمندیهای timing طراحی دارد چون مسیر بحرانی بیشتر کاهش یافته و با محدودیت کمتری روبه رو است.

بهینهسازی سرعت کاری مدار

set_max_delay 0.5 -from A_reg[1] -to A_reg[2]

284.354000	مساحت
2.6144uW	توان ایستاي مصرفی
20.1901uW	توان پوياي مصرفى
0.41	تاخیر کل
0.41	تأخير مسير بحرانى
(20.1901+2.6144)0.41	حاصل ضرب توان کل در تاخیر
0.00	زمان فراغت

• مساحت: ثابت

- توان ایستا: ثابت
 - توان پویا: ثابت
 - تاخیر کل: ثابت
- تأخير مسير بحراني: ثابت
- حاصل ضرب توان کل در تاخیر: ثابت
 - زمان فراغت: ثابت

ممکن است در طراحی، منابع به صورت کاملا بهیته با یکدیگر به اشتراک گذاشته میشوند به همین خاطر ungrouping منجر به تغییر خاصی در طراحی نمیگردد. در واقع بهینهسازی از قبل انجام شده است.

بهينهسازي مساحت

```
ungroup -all -all_instances
ungroup -all -force -flatten
set_max_area 0
```

229.026001	مساحت
1.3636 uW	توان ایستای مصرفی
17.6555 uW	توان پوياي مصرفى
9.90	تاخير
0.97	تأخير مسير بحرانى
(1.3636+ 17.6555)*9.90	حاصل ضرب توان کل در تاخیر
8.93	زمان فراغت

- مساحت: ثابت
- توان ایستا: ثابت
 - توان پویا: ثابت
 - تاخیر کل: ثابت
- تأخير مسير بحراني: ثابت
- حاصل ضرب توان کل در تاخیر: ثابت

• زمان فراغت: ثابت

ممکن است در طراحی، منابع به صورت کاملا بهینه با یکدیگر به اشتراک گذاشته میشوند به همین خاطر ungrouping منجر به تغییر خاصی در طراحی نمیگردد. در واقع بهینهسازی از قبل انجام شده است.

★ همانطور که دیده میشود نتایج حالت ungrouping با حالت flatten تغییری نکرده است احتمالا به این دلیل است که طراحی ما ساده است و یا محدودیتهای سلسهمراتبی تاثیر چندانی در بهینهسازی ندارد.

compile_ultra Ŀ

بدون بهينهسازي

197.638002	مساحت
1.3995 uW	توان ایستای مصرفی
20.7288 uW	توان پویای مصرفی
9.90	تاخیر کل
0.98	تأخير مسير بحرانى
(1.5208+20.7288)9.90	حاصل ضرب توان کل در تاخیر
8.92	زمان فراغت

مساحت (کاهش): compile: دستور compile بهینهسازی پایهای مساحت را انجام میدهد که ممکن است به بهرهوری بهینه مساحت نرسد. مساحت ممکن است نسبت به compile_ultra نسبتاً بزرگتر باقی بماند.

compile_ultra: compile_ultra از تکنیکهای پیشرفته کاهش مساحت استفاده میکند که منجر به چیدمان کارآمدتر و کاهش مساحت میشود. این ممکن است شامل بهینهسازی بهتر قرارگیری سلولها و مسیریابی باشد

• توان ایستا (افزایش):

compile: بهینهسازی پایهای توان استاتیک اعمال میشود که ممکن است به مصرف توان استاتیک متوسط منجر شود. ابزار ممکن است از ترکیبی از سلولهای با ولتاژ آستانه یایین و بالا استفاده کند

Compile_ultra: ابزار ممکن است از سلولهای با ولتاژ آستانه پایین بیشتری استفاده کند تا عملکرد و بهینهسازی مساحت بهتری را بدست آورد، که منجر به افزایش مصرف توان استاتیک به دلیل جریانهای نشت بالاتر میشود

توان پویا (افزایش):

compile: بهینهسازی پایهای توان دینامیک اعمال میشود که منجر به مصرف توان دینامیک متوسط میشود. ابزار ممکن است به طور سختگیرانه فعالیت سوئیچینگ یا ظرفیت را به حداقل نرساند

compile_ultra: توان دینامیک: برای حفظ عملکرد و برآورده کردن محدودیتهای زمانبندی، compile_ultra ممکن است از سلولهایی با فعالیت سوئیچینگ بالاتر یا ظرفیت بزرگتر استفاده کند که منجر به افزایش مصرف توان دینامیک میشود. استفاده از بافرها و تکرارکنندههای بیشتر نیز میتواند به توان دینامیک بالاتر کمک کند.

- تاخیر کل (ثابت): تاخیر بهینهسازی میشود تا محدودیتهای زمانبندی را برآورده کند،
 اما بهینهسازی ممکن است به اندازه compile_ultra سخت گیرانه نباشد
- compile_ultra: تاخیر ثابت میماند زیرا compile_ultra برآورده کردن محدودیتهای زمانبندی به طور موثر طراحی شده است. ابزار اطمینان میدهد که مسیرهای بحرانی زمانبندی مورد نیاز را برآورده میکنند، حتی اگر بهینهسازیهای دیگری اعمال شوند
 - تأخير مسير بحراني (افزايش):

compile: مسیر بحرانی را بهینه میکند اما ممکن است به کوتاهترین مسیر ممکن نرسد. compile_ultra: زیرا از سلولهای با low voltage threshold استفاده میکند بنابراین باعث افزایش تاخیر میشود

• زمان فراغت (کاهش):

compile: زمان اضافی ممکن است راحت گیرانهتر باشد، زیرا ابزار هدف برآورده کردن محدودیتهای زمانبندی بدون فشار زیاد دارد

compile_ultra: زمان اضافی کاهش مییابد زیرا ابزار طراحی را برای برآورده کردن دقیق محدودیتهای زمانبندی بهینه میکند. با استفاده از تکنیکهای بهینهسازی سختگیرانهتر، compile_ultra ممکن است حاشیه (زمان اضافی) موجود را کاهش دهد که منجر به بسته شدن زمانبندی تنگتر میشود

بهينهسازى توان مصرفى

compile_ultra -no_autoungroup -num_cpus 2 check_design

set_max_dynamic_power 0 set_max_static_power 0

240.198000	مساحت
1.0944uW	توان ایستای مصرفی
20.3066 uW	توان پویای مصرفی
9.89	تاخیر کل
0.93	تأخير مسير بحرانى
(1.5208+17.7276)9.81	حاصل ضرب توان کل در تاخیر
8.96	زمان فراغت

مساحت (افزایش): compile: بهینهسازی پایهای مساحت را انجام میدهد اما ممکن است به بهرهوری بهینه مساحت نرسد.

compile_ultra: از تکنولوژیهای پیشرفته کاهش مساحت استفاده میکند که میتواند به مساحت بهینهتری منجر شود. با این حال، هنگامی که با بهینهسازی توان ترکیب میشود، ممکن است همچنان به افزایش مساحت منجر شود به دلیل استفاده از سلولهای بزرگتر یا بیشتر برای برآورده کردن محدودیتهای توان و زمانبندی.

توان ایستا (کاهش):

compile: بهینهسازی پایهای توان استاتیک را ارائه میدهد.

compile_ultra: شامل تکنیکهای پیچیدهتری برای کاهش توان استاتیک است، مانند استفاده از سلولهای با ولتاژ آستانه بالا و استراتژیهای پیشرفته کاهش نشت. این میتواند به کاهش قابل توجهی در مصرف توان استاتیک منجر شود.

توان پویا (افزایش):

compile: بهینهسازی پایهای توان دینامیک را ارائه میدهد.

compile_ultra: از تکنیکهای پیشرفته بهینهسازی توان دینامیک استفاده میکند، از جمله گیتینگ ساعت و کاهش فعالیت سوئیچینگ. این میتواند به کاهش بهتر توان دینامیک منجر شود، اگرچه استفاده از بافرهای اضافی و سلولهای سریعتر ممکن است در برخی موارد به افزایش توان دینامیک منجر شود

تاخیر کل (افزایش):

compile: یک حالت متعادلی را برای بهینه کردن توان مصرفی استفاده میکند.

compile_ultra: چون بهینه سازی سخت گیرانهتری بر روی بهینه کردن توان انجام میدهد و timing چون بهینه سازی برای کاهش توان را انجام میدهد بنابراین بر روی diming طراحی تاثیر میگذارد و تخیر افزایش مییابد.

تأخیر مسیر بحرانی (کاهش):

compile: مسیر بحرانی را بهینه میکند اما ممکن است به کوتاهترین مسیر ممکن نرسد. compile: بهینهسازی سخت گیرانهتری برای مسیر بحرانی ارائه میدهد که اغلب به کاهش طول مسیر بحرانی منجر میشود به دلیل بهینهسازی بهتر زمانبندی و استفاده از کتابخانههای سلولی پیشرفته

• زمان فراغت (افزایش):

compile: به بسته شدن زمانبندی پایهای با مقداری زمان اضافی میرسد.

compile_ultra: هدف به بسته شدن دقیق تر زمانبندی است که اغلب به افزایش زمان اضافی منجر میشود با بهینهسازی موثر تر مسیر بحرانی

clock gating ५

set_clock_gating_style

229.026001	مساحت
1.3636uW	توان ایستای مصرفی
17.6555 uW	توان پویای مصرفی
9.90	تاخیر کل
0.97	تأخير مسير بحرانى
(1.3636+17.6555)9.81	حاصل ضرب توان کل در تاخیر

	8.93	زمان فراغت
--	------	------------

- مساحت: (ثابت)
- توان ایستا: (ثابت)
 - توان پویا: (ثابت)
 - تاخیر کل: (ثابت)
- تأخير مسير بحراني: (ثابت)
 - زمان فراغت: (ثابت)

از آنجایی که design compiler به طور پیش فرض از clock gating استفاده میکند بنابرایت با اضافه کردن این دستور به حالت بدون بهینهسازی تغییری در بهینه کردن توان ایجاد نمیشود.

مرحله سوم


با دستور encounter، نرم افزار soc encounter را باز میکنیم.

1-1-1 دریافت فایل sdc. از مرحله دوم

برای انجام این تمرین به فایل sdc. که خروجی مرحله دوم است نیاز داریم. از فایل sdc. ایجاد شده از حالت بدون بهینهسازی، بدون ungrouping و بدون flatten استفاده میکنیم.

import design مرحله 1-1-2

از مسیر design -> import design طرح خود را وارد میکنیم.





1-1-3 تعيىن مشخصات 1-1-3

در این مرحله میبایست مشخصات floorplanning را تعیین کنیم و لایههای فلز را مشخص کنیم.

Connect global nets -i


از مسیر floorplan>connect global nets عملیات اضافه کردن VSS و VDD را انجام میدهیم. سپس بر روی add to list میزنیم.






Floorplan -i


در این مرحله از مسیر specify FloorPlan -> specify aشخصات مد نظر خود را وارد میکنیم. به تصاویر زیر توجه کنید:








1-1-4 تعیین مشخصات نوارها و حلقههای فلزات

در این مرحله از مسیر power -> power planning و در ادامه strips و strips را تعیین میکنیم. در ادامه تصاویر آن را مشاهده میکنید.











1-1-5 خروجی SROUTE

در این مرحله خروجی SRoute -> special route را از مسیر Route -> special دریافت میکنیم.




1-1-6 مرحله جایگزینی standard cell


در این مرحله از مسیر ""place -> place standard cell را انتخاب میکنیم تا سلولهای استاندارد به طرحمان اضافه شوند.



7-1-1 پر کردن فضای خالی


از مسیر place>physical cells>add فضاهای خالی را پر میکنیم.






1-1-ھیریابی

در این مرحله مسیریابی را توسط گزینه nanoroute از مسیر route -> nanoroute انجام میدهیم.



metal filler اضافه کردن

در این مرحله از مسیر route>metal filler>add، فضاهای خالی را پر میکنیم.



1-1-10 صحتسنجي

در اینجا به صحتسنجی و verification طرح میپردازیم. این کار را از مسیر "verification" انجام میدهیم. خروجی آن را مشاهده میکنید.

انجام verify geometry

```
*** Starting Verify Geometry (MEM: 405.8) ***
 VERIFY GEOMETRY ..... Starting Verification
 VERIFY GEOMETRY ..... Initializing
  VERIFY GEOMETRY ..... Deleting Existing Violations
  VERIFY GEOMETRY ..... Creating Sub-Areas
                 ..... bin size: 2080
  VERIFY GEOMETRY ..... SubArea : 1 of 1
                                 : 0 Viols.
  VERIFY GEOMETRY ..... Cells
                                      : 0 Viols.
  VERIFY GEOMETRY ..... SameNet
 VERIFY GEOMETRY ..... Wiring : 0 Viols.
VERIFY GEOMETRY ..... Antenna : 0 Viols.
  VERIFY GEOMETRY ...... Sub-Area : 1 complete 0 Viols. 0 Wrngs.
VG: elapsed time: 1.00
Begin Summary ...
  Cells
         : 0
  SameNet
             : 0
 Wiring
             : 0
             : 0
 Antenna
  Short
             : 0
             : 0
  Overlap
End Summary
  Verification Complete: 0 Viols. 0 Wrngs.
********End: VERIFY GEOMETRY*******
 *** verify geometry (CPU: 0:00:00.2 MEM: 2.6M)
```

انجام verify connectivity

****** Start: VERIFY CONNECTIVITY ******

Start Time: Mon Jun 30 01:08:55 2014

Design Name: booth_multiplier

Database Units: 2000

Design Boundary: (0.0000, 0.0000) (63.3400, 54.0200)

Error Limit = 1000; Warning Limit = 50

Check all nets

Begin Summary

Found no problems or warnings.

End Summary

End Time: Mon Jun 30 01:08:55 2014


****** End: VERIFY CONNECTIVITY *******
Verification Complete: 0 Viols. 0 Wrngs.


(CPU Time: 0:00:00.0 MEM: 0.000M)

i- آنالیز زمانبندی برای setup

	Timing Analysis
Basic Advanced	
_ Use Existing Extra	ction and Timing Data
Design Stage	
Pre-Place	Pre-CTS → Post-CTS ◆ Post-Route → Sign-Off
Australia Torra	
Analysis Type	Hald
◆ Setup ↓	Hold
include 5i	
Reporting Options	
Number of Paths:	50
Report file(s) Prefix:	booth_multiplier_postRoul
Output Directory:	timingReports
	,

Setup mode				0 0				Ü				
							Ċ	N/A			ľ	
TNS ((ns):	0.000	I	0.000	I	0.000	ı	N/A	١	N/A	I	N/
Violating Pa	ths:	0	I	0	I	0	ı	N/A	I	N/A	I	N/.
All Pa	ths:	62	ı	37	ı	25	ı	N/A	l	N/A	ı	N/
DRVs	 +	Real					Total -+					
								s(terms)				
max_cap	1	(1)		-0.0	01	i	1	(1)				
	0	(0)		0.00			0	(0)				
	+			+		+		+				
nsity: 92.581%												





أناليز زمانبندی برای hold


	Timing Analysi											
	Tilling Allarysi	2										
Basic Advanced												
☐ Use Existing Extraction and Timing Data												
Design Stage → Pre-Place → Pre-CTS → Post-CTS → Post-Route → Sign-Off												
Analysis Type ◆ Setup ◆ Hold Include SI												
Reporting Options Number of Paths: 50 Report file(s) Prefix: hooth_multiplier_pastRout												
Report file(s) Prefix: booth_multiplier_postRoul Output Directory: timingReports												
Salpat Success,												
OK Apply Cancel Help												
timeDesign Summ	ary +		+									
III nota mode i	all regareg mare	g regzout Inzout	CIRGALE									
1	+	+	+									
	0.150 0.102 -0.150		·									
		O N/A N/A	N/A									
	0.150 0.102 -0.150	0 N/A N/A 1 N/A N/A	N/A N/A									


Density: 92.581%


Total Real time: 0.0 sec

Reported timing to dir timingReports Total CPU time: 0.15 sec

Total Memory Usage: 405.808594 Mbytes encounter 1>









	timeDesign S	Summary										
+ -+ 	Hold mode	all	İ	reg2reg	1	in2reg	1		1	in2out	1	clkgate
-+ 	WNS (ns):	'			•		·		•			
ľ	TNS (ns):	-0.587	I	0.000	١	-0.587	١	N/A	١	N/A	I	N/A
ľ	Violating Paths:	6	I	0	١	6	١	N/A	١	N/A	I	N/A
	All Paths:			37		25	1	,	1	,		N/A
+ -+			+-		-+		-+		+		-+-	
Rout	sity: 96.237% sing Overflow: 0.00	0% H and	0.3	19% V								
Repo Tota Tota	orted timing to din of CPU time: 0.17 s of Real time: 0.0 s of Memory <u>U</u> sage: 40	sec sec										


```
+-----
   Setup mode | all | reg2reg | in2reg | reg2out | in2out | clkgate
       WNS (ns): | 5.325 | 5.325 | 8.896 | N/A | N/A | N/A
       TNS (ns): | 0.000 | 0.000 | 0.000 | N/A | N/A | N/A
   Violating Paths: | 0 | 0 | 0 | N/A | N/A | N/A
       All Paths: | 62 | 37 | 25 | N/A | N/A | N/A
   Hold mode | all | reg2reg | in2reg | reg2out | in2out | clkgate
       WNS (ns): | -0.148 | 0.100 | -0.148 | N/A | N/A | N/A
       TNS (ns): | -0.587 | 0.000 | -0.587 | N/A | N/A | N/A
   Violating Paths: | 6 | 0 | 6 | N/A | N/A | N/A
       All Paths: | 62 | 37 | 25 | N/A | N/A | N/A
           |Nr nets(terms)| Worst Vio |Nr nets(terms)|
  max_cap | 0 (0) | 0.000 |
                                 0 (0)
         0 (0)
                    0.000
  max_tran
                                 0 (0)
                             0 (0)
max_fanout 0 (0)
                   0
```

1-1-11 انجام clock tree analysis

در مسیر clock>design clock میرویم









1-1-12 استخراج فایل spef.


از مسیر timing>extract RC اطلاعات پارازیتی توصیفگر خازنها و مقاومتها و تاخیرات به دست میآوریم.







1-1-13 انجام check placement







پیدا کردن کوچکترین سایز








دچار violation شدیم.





```
VERIFY GEOMETRY .... Creating Sub-Areas
.... bin size: 2080

VERIFY GEOMETRY ... SubArea: 1 of 1

VERIFY GEOMETRY ... Cells : 13 Viols.

VERIFY GEOMETRY ... SameNet : 0 Viols.

VERIFY GEOMETRY ... Wiring : 0 Viols.

VERIFY GEOMETRY ... Antenna : 0 Viols.

VERIFY GEOMETRY ... Sub-Area: 1 complete 10 Viols. 0 Wrng

VG: elapsed time: 1.00

Begin Summary ...

Cells : 0
SameNet : 0
Wiring : 3
Antenna : 0
Short : 10
Overlap : 0
End Summary

Verification Complete : 10 Viols. 0 Wrngs.

***********End: VERIFY GEOMETRY*********

*** verify geometry (CPU: 0:00:00.4 MEM: 5.0M)

encounter 1>
```

End Summary

End Time: Sun Jul 13 01:38:14 2014


****** End: VERIFY CONNECTIVITY ******


Verification Complete: 6 Viols. 0 Wrngs.

(CPU Time: 0:00:00.3 MEM: 0.000M)

encounter 1>

2





Verification Complete: 101 Viols. 0 Wrngs.

*********End: VERIFY GEOMETRY********

*** verify geometry (CPU: 0:00:00.2 MEM: 4.6M)


ncounter 1>


Ind Time: Sun Jul 13 01:43:38 2014
******* End: VERIFY CONNECTIVITY *******
Verification Complete : 6 Viols. 0 Wrngs.

(CPU Time: 0:00:00.3 MEM: 0.000M)

encounter 1>

3





End Summary

Verification Complete: 97 Viols. 0 Wrngs.

**********End: VERIFY GEOMETRY*******

*** verify geometry (CPU: 0:00:00.3 MEM: 4.4M)

encounter 1>

nd Time: Sun Jul 13 01:49:14 2014


****** End: VERIFY CONNECTIVITY ******

Verification Complete : 6 Viols. 0 Wrngs.

(CPU Time: 0:00:00.3 MEM: 0.020M)

ncounter 1>







End Summary

Verification Complete: 97 Viols. 0 Wrngs.

*********End: VERIFY GEOMETRY*******

*** verify geometry (CPU: 0:00:00.3 MEM: 4.4M)





Verification Complete: 0 Viols. 0 Wrngs.

**********End: VERIFY GEOMETRY*******

*** verify geometry (CPU: 0:00:00.2 MEM: 3.8M)

encounter 1>


End Time: Sun Jul 13 02:05:57 2014

****** End: VERIFY CONNECTIVITY ******
Verification Complete: 0 Viols. 0 Wrngs.

(CPU Time: 0:00:00.0 MEM: 0.000M)

encounter 1>

6



Verification Complete: 0 Viols. 0 Wrngs.

*********End: VERIFY GEOMETRY*******


*** verify geometry (CPU: 0:00:00.1 MEM: 4.4M)

End Time: Sun Jul 13 02:09:48 2014
******* End: VERIFY CONNECTIVITY *******

Verification Complete: 0 Viols. 0 Wrngs.

(CPU Time: 0:00:00.0 MEM: 0.000M)

encounter 1>



Verification Complete: 0 Viols. 0 Wrngs.

********End: VERIFY GEOMETRY******


*** verify geometry (CPU: 0:00:00.2 MEM: 5.5M)

encounter 1>

End Time: Sun Jul 13 02:13:18 2014

****** End: VERIFY CONNECTIVITY ******
Verification Complete : 0 Viols. 0 Wrngs.

(CPU Time: 0:00:00.0 MEM: 0.000M)



خسته نباشید:)