

فاز دوم پروژهی درس طراحی VLSI پیشرفته

طراحی و پیادهسازی مدار جمع کننده ی باینری در سطح ترانزیستور

استاد: دكتر شاهين حسابي

نیمسال دوم ۱۴۰۳–۱۴۰۳

۱ هدف کلی

آشنایی با نحوه ی طراحی و پیادهسازی مدارهای دیجیتال در سطح ترانزیستور و استفاده از نرمافزار HSPICE

۲ مقدمه

در این فاز از پروژه، مدار یک جمع کننده ی باینری در سطح ترانزیستور طراحی خواهد شد برای این منظور از نرمافزار HSPICE استفاده می شود. نرمافزار HSPICE برنامه ای برای شبیه سازی $^{\prime}$ مدارهای الکتریکی و الکترونیکی است که قابلیت تجزیه و تحلیلهای متنوعی از جمله گذرا $^{\prime}$ ، $^{\prime}$ و $^{\prime}$ را دارد. همچنین با نرمافزار مذکور می توان پارامترهای مدار نظیر توان مصرفی و تأخیر را نیز اندازه گیری کرد. در ادامه مراحل انجام این فاز از پروژه به ترتیب شرح داده خواهد شد.

۳ مراحل انجام پروژه

در این بخش توضیحاتی در مورد هر مرحلهی پروژهی ارائه می گردد.

توجه

تمامی مراحل این پروژه بر روی فایلهای ارائه شده، بررسی شدهاست و از کارکرد و صحت آن اطمینان حاصل شده است. بدیهی است حل هر گونه مشکل پیش آمده در طول انجام پروژه بر عهدهی دانشجویان است.

مرحلهی اول. طراحی مدار جمع کننده در سطح ترانزیستور

با استفاده از HSPICE یک جمع کننده ی Ripple Carry هشت بیتی طراحی نمایید و صحت عملکرد مدار برای حالتهای مختلف را بررسی نمایید. در گزارش پروژه نیز تصاویری از صحت عملکرد مدار و خروجیهای آن برای حالتهای مختلف قرار دهید. مدار بایستی با استفاده از منطق CMOS پیاده سازی شود. همچنین برای طراحی از کتابخانه ی ۴۵ نانومتر استفاده نمایید. در این فاز موارد زیر بایستی در نظر گرفته شود:

- ۱. تمامی گیتها (مانند Xnor ؛Nand و...) باید به نحوی پیادهسازی شوند که تأخیر صعود ّ و نزول ٔ برابر داشته باشند.
- تمامی واحدها یا بخشهای مدار باید از اول طراحی شوند و اندازه ی ترانزیستورهای هر گیت نیز مطابق مورد خواسته شده باید تنظیم شود.
- ۳. تأخیرها (تأخیر صعود و نزول) و توان نشتی^۵ تمام واحدهای^۶ پایه (مانند Xnor2 ،Nand2) را با استفاده از HSPICE اندازه گیری نمایید. توان نشتی را برای تمام حالات ورودی یک واحد بهصورت جداگانه محاسبه کنید (در مرحلهی بعد از این موارد استفاده خواهد شد). همچنین نحوهی اندازه گیری توان نشتی و تأخیرهای مدار را در گزارش شرح دهید.

راهنمایی

برای آسانشدن طراحی میتوان برای قسمتهایی از مدار که چندین بار در چند جا تکرار میشوند از قابلیت SUBCKT. در نرمافزار HSPICE استفاده کرد.

¹Simulation

²Transient

³Rise

⁴Fall

⁵Leakage

⁶Module

مرحلهی دوم. مقایسهی نرمافزارهای Design Compiler و HSPICE

در این مرحله ابتدا مشابه فاز اول با یکی از زبانهای توصیف سختافزار v یک مدار جمع کننده ی Ripple Carry هشت بیتی طراحی نمایید و صحت عملکرد مدار برای حالتهای مختلف را بررسی نمایید. (مدار طراحی شده باید قابل سنتز باشد.) مدار طراحی شده را با استفاده از Design Compiler برای یکی از حالتهای مطرح شده در فاز اول به انتخاب خودتان (به عنوان مثال بهینه ساخت، کامپایل ساده و بدون ungrouping و marouping) سنتز نمایید و توان ایستای مصرفی، توان پویای مصرفی، تأخیر مسیر بحرانی و حاصل ضرب توان کل در تأخیر $^{\Lambda}$ مدار مذکور را اندازه گیری و در گزارش ذکر نمایید.

سپس بایستی مدار طراحی شده را با استفاده از کتابخانه ی جدیدی که خواهید ساخت، سنتز نمایید. برای این منطور نیاز است تغییراتی در کتابخانه ی مورد استفاده ی Design Compiler اعمال نمایید. ابتدا در فایل NanGate.lib فقط واحدهایی را نگه دارید که در مرحله ی HSPICE پیادهسازی کردهاید و گیتهای دیگر (مانند گیتهای پیچیده ی AOI) را حذف کنید. در این قسمت توانهای نشتی که در مرحله ی اول به دست آوردهاید را با اعداد پیشفرض کتابخانه جایگزین نمایید. سپس فایل db مربوط به کتابخانه ی تغییریافته را تولید نمایید. در انتها مدار جمع کننده را با کتابخانه ی جدید، مشابه حالتی که در ابتدای این مرحله برای سنتز انتخاب کردید، سنتز کنید و توان ایستای مصرفی، توان پویای مصرفی، تأخیر مسیر بحرانی و حاصل ضرب توان کل در تأخیر را اندازه گیری کنید. پارامترهای به دست آمده در این مرحله برای این دو حالت را مقایسه کنید و دلایل تغییر یا عدم تغییر در پارامترهای مذکور را در گزارش شرح دهید.

۴ نکات تحویل پروژه

- ۱. مراحل انجام پروژه باید بهصورت گزارش ارائه شود. گزارش باید شامل نحوهی انجام شبیهسازیها، تصاویر، نتایج بهدستآمده و سایر موارد خواسته شده بهصورت ذکرشده در صورت پروژه باشد.
- ۲. پروژه می تواند به صورت گروهی (حداکثر اعضای گروه دو نفر) انجام شود. انجام پروژه به صورت فردی (تکنفره) بلامانع است، ولی نمره دهی و بررسی پروژه، مشابه گروههای دو نفره خواهد بود.
- ۳. فایلها، خروجیهای بهدست آمده و فایل گزارش (یه صورت pdf) را به صورت فشرده با یکی از فرمتهای زیر در سامانه ی درسافزار (CW) بارگذاری نمایید.

Adv_VLSI-P2(student number1-student number2).zip Adv VLSI-P2(student number1-student number2).rar

- ۴. به تاریخ تحویل پروژه در سامانهی درسافزار (CW) توجه نمایید.
- ۵. با توجه به شرایط، ممکن است در صورت نیاز زمانی برای تحویل پروژه بهصورت حضوری یا غیرحضوری در نظر گرفته شود که زمان آن متعاقباً در سامانهی درسافزار (CW) اعلام می شود.
- 9. مىتوانيد سوالات يا ابهامات خود را به ايميل sareh.sm.2000@gmail.com يا pch.toutounchian@gmail.com ارسال نماييد.

نوجه

رعایت آداب آموزشی در انجام پروژه و تمرینهای درس الزامی است. لطفاً آییننامه مصوب دانشکده را دقیقاً مطالعه فرمایید. در صورت مشاهدهی هرگونه تقلب علمی، نمرهی آن تمرین برای هر دو طرف (کیی دهنده و کیی گیرنده) ۱۰۰- منظور خواهد شد.

موفق و سلامت باشید

⁷Hardware Description Language (HDL)

⁸Power Delay Product (PDP)