

فاز اول پروژهی درس طراحی VLSI پیشرفته

طراحی و پیادهسازی ASIC ضرب کنندهی Booth چهار بیتی علامت دار

استاد: دكتر شاهين حسابي

نیمسال دوم ۱۴۰۳–۱۴۰۲

۱ هدف کلی

آشنایی با نحوهی طراحی و پیادهسازی ASIC مدارهای دیجیتال و استفاده از نرمافزارهای Design Compiler و SoC Encounter

۲ مقدمه

در این فاز از پروژه مراحل طراحی و پیادهسازی ASIC مدارهای دیجیتال شامل سنتز '، جانمایی ^۲، مسیریابی ^۳ بهطور کامل انجام خواهد شد. همچنین بهینهسازیهایی ^۱ بر روی مدار طراحی شده اعمال می گردد و نتایج حاصل از این بهینهسازیها با یکدیگر مقایسه می شود. برای این منظور از ابزارهایی نظیر Design Compiler ، Modelsim و SoC Encounter استفاده می شود. در ادامه مراحل انجام این فاز از پروژه به ترتیب شرح داده خواهد شد.

۳ مراحل انجام پروژه

در این بخش توضیحاتی در مورد هر مرحلهی پروژهی ارائه می گردد.

توجه

تمامی مراحل این پروژه بر روی فایلهای ارائه شده، بررسی شدهاست و از کارکرد و صحت آن اطمینان حاصل شدهاست. بدیهی است حل هر گونه مشکل پیش آمده در طول انجام پروژه بر عهدهی دانشجویان است.

مرحلهی اول. طراحی و شبیه سازی ضرب کننده ی Booth

با استفاده از یکی از زبانهای توصیف سختافزار ^۵ Verilog یا VHDL یک ضربکننده ی Booth طراحی نمایید که حاصل ضرب دو عدد چهار بیتی علامتدار را محاسبه کند. مدار طراحی شده باید قابل سنتز باشد. سپس برای مدار طراحی شده یک فایل تست نوشته و با استفاده از شبیه ساز ^۶ Modelsim صحت عملکرد مدار برای حالتهای مختلف را بررسی نمایید. در گزارش پروژه تصاویری از صحت عملکرد مدار و خروجیهای آن برای حالتهای مختلف قرار دهید.

مرحلهی دوم. سنتز مدار و بهینهسازی آن با استفاده از Design Compiler

مدار طراحی شده در مرحلهی قبل را برای حالات زیر به صورت جداگانه با ابزار Design Compiler و با استفاده از کتابخانهی NanGate.lib در فناوری ۴۵ نانومتر سنتز کنید. موارد خواسته شده را با استفاده از دستور compile ساده انجام دهید.

- بدون بهینهسازی
- بهینهسازی توان مصرفی
- بهینهسازی سرعت کاری مدار
 - بهینهسازی مساحت

نحوهی انجام هر یک از بهینهسازیهای مذکور را در گزارش ذکر کنید. همچنین برای هر حالت، مساحت، توان ایستای مصرفی، توان پویای مصرفی، تأخیر مسیر بحرانی V حاصل ضرب توان کل در تأخیر A و زمان فراغت P مدار طراحی شده را به صورت یک جدول گزارش دهید. در انتها تأثیر هر یک از بهینه سازی ها بر پارامترهای فوق را مقایسه و بررسی کنید و نتیجه گیری خود را شرح دهید.

¹Synthesis

²Placement

³Routing

⁴Optimization

⁵Hardware Description Language (HDL)

⁶Simulator

⁷Critical Path

⁸Power Delay Product (PDP)

⁹Slack Time

- اگ مدار طراحی شده را برای حالت ungrouping سنتز نمایید و مشابه قسمت قبل برای تمام حالات (بدون بهینهسازی و با بهینهسازیهای مذکور) به تفکیک، تمام پارامترهای فوق را در جدولی دیگر ذکر نمایید (برای این بخش نیز از دستور compile ساده استفاده نمایید). تأثیر این حالت بر پارامترهای مدار را بررسی کنید و توضیح دهید این حالت کاری چه تغییری در سنتز و مدار سنتزشده ایجاد می کند. تمام این موارد را برای دستور flatten نیز انجام دهید و در انتها تفاوت آن با ungrouping را تشریح کنید.
- انجام دهید. (برای مثال توان مصرفی) سنتز مدار را با استفاده از دستور Compile_Ultra انجام دهید. نحوهی عملکرد این نوع سنتز و تأثیر آن بر روی تمام پارامترهای مدار (ذکرشده در قسمتهای قبل) را در گزارش شرح دهید.
- کے از روش های کاهش توان مصرفی روش Clock Gating که توسط ابزار Design Compiler پشتیبانی می شود. تمرکز روش مذکور کاهش توان مصرفی ناشی از تغییر مقدار خطوط پالس ساعت ۱۰ است. با استفاده از قابلیت Design Compiler این روش را بر روی طراح خود اعمال کنید و تأثیر آن بر روی تمام پارامترهای مدار (ذکرشده در قسمتهای قبل) بررسی کنید.

راهنمایی

میتوانید سنتز و موارد خواستهشده را با استفاده از یک فایل اسکریپت و اجرای آن نیز انجام دهید. برای اعمال روش Clock Gating نیازی به تغییر کد مدار طراحیشده توسط یکی از زبانهای توصیف سختافزار نیست فقط باید از ابزار بخواهید این روش را بر مدار اعمال نماید. این فرآیند توسط ابزار Design Compiler بهصورت خودکار انجام میشود.

مرحلهی سوم. جانمایی و مسیریابی مدار طراحی شده با استفاده از SoC Encounter

در مرحلهی آخر بایستی Netlist مدار طراحی شده که از ابزار Design Compiler استخراج شده است را توسط ابزار SoC Encounter جانمایی و مسیریابی نمایید. این فرآیند را فقط برای خروجی یکی از حالتهای قسمت قبل (به عنوان مثال حالت بدون بهینه سازی، ungrouping و flatten) انجام دهید. در این مرحله موارد زیر را مطلوب است:

- ۱. طراحی Floorplan و جانمایی Netlist در کوچکترین فضای ممکن بدون رخدادن Violation
 - 7. انجام عمليات Place و Route ،Clock Tree Analysis (CTS) ،Place و Metal Filler
 - ۳. تحلیل زمانی^{۱۱} پس از CTS و Route و بررسی صحت چینش
 - ۴. عملیات RC-Extraction (گزارش مشخصات پارازیتی مدار در فایل spef.)
 - ۵. بررسی DRC و اطمینان از صحت جانمایی و مسیربایی

از تمام مراحل این قسمت تصویر تهیه نمایید و همراه با توضیحات کارهایی که در هر مرحله انجام دادهاید. در گزارش خود درج نمایید. درنهایت خروجی مساحت و تأخیر مدار برای ابزارهای Design Compiler و Soc Encounter را مقایسه نمایید و شرح دهید نتایج حاصل چه تفاوتهایی دارند و به چه دلیل.

۴ نکات تحویل پروژه

- ۱. مراحل انجام پروژه باید بهصورت گزارش ارائه شود. گزارش باید شامل نحوه ی انجام شبیه سازی ها، تصاویر، نتایج به دست آمده و سایر موارد خواسته شده به صورت ذکر شده در صورت پروژه باشد.
- ۲. پروژه می تواند به صورت گروهی (حداکثر اعضای گروه دو نفر) انجام شود. انجام پروژه به صورت فردی (تکنفره) بلامانع است، ولی نمره دهی و بررسی پروژه، مشابه گروههای دو نفره خواهد بود.

¹⁰Clock

¹¹Timing Analysis

۳. فایلها، خروجیهای بهدست آمده و فایل گزارش (یه صورت pdf) را به صورت فشرده با یکی از فرمتهای زیر در سامانه ی درسافزار (CW) بارگذاری نمایید.

Adv_VLSI-P1(student number1-student number2).zip Adv_VLSI-P1(student number1-student number2).rar

- ۴. به تاریخ تحویل پروژه در سامانهی درسافزار (CW) توجه نمایید.
- ۵. با توجه به شرایط، ممکن است در صورت نیاز زمانی برای تحویل پروژه بهصورت حضوری یا غیرحضوری در نظر گرفته شود که زمان آن متعاقباً در سامانه ی درسافزار (CW) اعلام می شود.
- 2. مىتوانيد سوالات يا ابهامات خود را به ايميل sareh.sm.2000@gmail.com يا pch.toutounchian@gmail.com ارسال نماييد.

نوجه

رعایت آداب آموزشی در انجام پروژه و تمرینهای درس الزامی است. لطفاً آیین<mark>نامه مصوب دانشکده</mark> را دقیقاً مطالعه فرمایید. در صورت مشاهدهی هرگونه تقلب علمی، نمرهی آن تمرین برای هر دو طرف (کپی دهنده و کپی گیرنده) ۱۰۰- منظور خواهد شد.

موفق و سلامت باشید