

طراحی شتاب‌دهنده سخت‌افزاری برای محاسبه لایه ضرب ماتریس‌ها

۱. مقدمه

در بسیاری از شتاب‌دهنده‌های سخت‌افزاری شبکه‌های عصبی عمیق (Deep Neural Network)، عملیات اصلی شامل ضرب ماتریس‌ها و جمع‌های متوالی است. یکی از معماری‌های بسیار کارآمد برای پیاده‌سازی این عملیات، آرایه سیستمولیک است که در آن داده بین واحدهای پردازشی (Processing Elements) (PE) جریان پیدا می‌کند. برای توضیح بیشتر به مقاله “Why Systolic Array” Kung در سال ۱۹۸۲ مراجعه شود. هدف این پروژه طراحی و تست یک واحد پردازش (PE) شبکه عصبی و بکارگیری آن در آرایه سیستمولیک شبکه عصبی است که عملیات محاسباتی زیر را انجام دهد.

$$D = A \times B + C$$


$$\begin{bmatrix} a_{1,1} & a_{1,2} & \dots & a_{1,k} \\ a_{2,1} & a_{2,2} & \dots & a_{2,k} \\ \vdots & \vdots & \ddots & \vdots \\ a_{n,1} & a_{n,2} & \dots & a_{n,k} \end{bmatrix} \times \begin{bmatrix} b_{1,1} & b_{1,2} & \dots & b_{1,m} \\ b_{2,1} & b_{2,2} & \dots & b_{2,m} \\ \vdots & \vdots & \ddots & \vdots \\ b_{k,1} & b_{k,2} & \dots & b_{k,m} \end{bmatrix} + \begin{bmatrix} c_{1,1} & c_{1,2} & \dots & c_{1,m} \\ c_{2,1} & c_{2,2} & \dots & c_{2,m} \\ \vdots & \vdots & \ddots & \vdots \\ c_{n,1} & c_{n,2} & \dots & c_{n,m} \end{bmatrix} =$$

$$D = \begin{bmatrix} \sum_{i=1}^k a_{1,i}b_{i,1} + c_{1,1} & \sum_{i=1}^k a_{1,i}b_{i,2} + c_{1,2} & \dots & \sum_{i=1}^k a_{1,i}b_{i,m} + c_{1,m} \\ \sum_{i=1}^k a_{2,i}b_{i,1} + c_{2,1} & \sum_{i=1}^k a_{2,i}b_{i,2} + c_{2,2} & \dots & \sum_{i=1}^k a_{2,i}b_{i,m} + c_{2,m} \\ \vdots & \vdots & \ddots & \vdots \\ \sum_{i=1}^k a_{n,i}b_{i,1} + c_{n,1} & \sum_{i=1}^k a_{n,i}b_{i,2} + c_{n,2} & \dots & \sum_{i=1}^k a_{n,i}b_{i,m} + c_{n,m} \end{bmatrix}$$

n و k و m پیش فرض برابر ۴ هستند.

با توجه به ساختار PE، معماری‌های مختلفی برای پیاده‌سازی systolic array می‌توان داشت. مثلاً یک

نمونه در شکل زیر مشاهده می‌شود.



در اینجا در اولین سیکل محاسبه فقط ضرب اولین سطر در اولین ستون انجام می شود. در سیکل دوم همان های PE11, PE12, PE21 محاسبه انجام می دهند و به همین شکل محاسبات گسترش می یابد. برای بررسی حالت های بیشتر به مراجع مراجعه شود. مثلاً:

Energy Efficient Exact and Approximate Systolic Array Architecture for Matrix Multiplication, [arXiv:2509.00778](https://arxiv.org/abs/2509.00778)

۲. مشخصات کلی سیستم

سیستم باید حداقل شامل بلوک های زیر باشد:

۱. مسیر داده : شامل آرایه ای از PE ها (SYS_ARRAY_PE)

۲. حافظه وزن و بایاس (MEM_WB)

۳. حافظه داده (MEM_IN)

۴. Controller مبتنی بر FSM (SYS_FSM)

۵. رجیستر های خروجی (OUT_REG)

۳. مشخصات داده ها

۳.۱ فرمت داده ها

اندازه	داده
۸ بیت علامتدار	ورودی ها

وزن ها	۸ بیت علامتدار
خروجی ضرب	۱۶ بیت علامتدار
Accumulator	۱۸ بیت علامتدار
خروجی نهایی	۱۸ بیت علامتدار


۳.۲ تحلیل تعداد بیت مورد نیاز

• دامنه خروجی ضرب: $x \times w \in [-16384, 16384]$

دامنه خروجی جمع ۴ حاصلضرب باضافه بایاس ۸ بیت : $x \times w \in [-65152, 65663]$

- ۱۶ بیت علامتدار محدوده -32768 تا 32767 را پوشش می دهد که کافی نیست!
- ۱۷ بیت علامت دار محدوده -65535 تا 65535 را پوشش می دهد.
- ۱۸ بیت علامت دار محدوده لازم را پوشش می دهد. ± 131072


۴. معماری سیستم



توجه ممکن است در معماری شما علاوه بر محاسبات داخل PE تعداد محدودی المان جمع کننده یا mux یا المان های دیگر نیز در آرایه سیستمولیک اضافه کنید و این اشکالی ندارد.

۴.۱ ساختار کلی PE

یک نمونه طرح PE در اینجا داده شده است ولی انتخاب طرح نهایی به خود دانشجوین واگذار می شود.



۵. مدل محاسبات و عملکرد پایپ لاین

نکته مهم در طراحی PE و ساختار systolic تنظیم عملیات موازی است بگونه ای که در سیکل های میانی

تعداد زیادی از PE ها به صورت موازی محاسبه را انجام می دهند.

دو پارامتر عملیاتی مهم وجود دارند که باید گزارش شوند و کارایی مدار را نشان می دهند.

- Latency تعداد سیکل از start تا اولین خروجی معتبر
- Throughput تعداد خروجی معتبر در هر سیکل پس از پر شدن pipeline

۶. حافظه ها

۶.۱ حافظه وزن و بایاس (MEM_WB)

محتویات

- ۱۶ وزن
- ۱۶ بایاس

نقشه حافظه

۱۶ کلمه ۸ بیتی برای وزن و ۱۶ کلمه ۸ بیتی برای بایاس لازم است.

۶.۲ حافظه داده ورودی (MEM_IN)

عرض حافظه داده برابر ۸ بیت انتخاب شده و داده‌های ۸ بیتی ورودی به صورت sign-extended ذخیره می‌شوند.

۷. وظایف Controller و پورت‌های ورودی – خروجی

۷.۱ کنترلر سیستم باید به صورت Finite State Machine (FSM) باشد و وظایف زیر را انجام دهد:

۱. منتظر start بماند

۲. داده‌ها و وزن‌ها/بایاس را از حافظه بخواند

۳. داده‌ها را وارد آرایه سیستمولیک کند

۴. زمان لازم برای پر شدن pipeline را مدیریت کند

۵. خروجی معتبر را ذخیره کند

۶. پس از اتمام کل ۱۶ خروجی، done را فعال کند

IDLE→LOAD→COMPUTE→WRITEBACK→DONE

۷.۲ ساختار پورت‌های اصلی سیستم:

فرض کنید که ماتریس‌های داده ورودی و وزن‌ها و بایاس‌ها با خواندن فایل روی حافظه لود می‌شوند و نیاز به تعریف آنها به صورت ورودی نداریم. سایر ورودی‌ها و خروجی‌ها مطابق الگوی زیر باشند.

```
module systolic_array_top (  
    clk,  
    rst_n,  
    start,  
    busy,  
    done,  
    out_valid,  
    out_addr,  
    out_data  
);
```

```
input      clk;  
input      rst_n;  
input      start;  
  
output     busy;
```

```

output      done;
output      out_valid;
output [3:0] out_addr;
output [17:0] out_data;

endmodule

```

۸. معماری بلوک های پایه

۸.۱ بلوک Multiplier

دانشجو باید حداقل دو معماری را بررسی کند:

- Array Multiplier

- Wallace Tree Multiplier

و مناسب ترین گزینه را از نظر تاخیر، مساحت و پیچیدگی و سازگاری با آرایه سیستمولیک انتخاب کند. دلایل انتخاب باید به وضوح ذکر شوند.

۸.۲ معماری Adder

دانشجو باید حداقل دو معماری را بررسی کند:

- Ripple Carry Adder (RCA)

- Carry Lookahead Adder (CLA)

و بهترین گزینه را انتخاب مشابه بخش قبلی با ذکر دلیل انتخاب کند.

۹. اقلام قابل تحویل

۹.۱ گزارش پروژه

۱. معماری سیستم و دیاگرام بلوکی

۲. طراحی کلیه ماژول ها شامل PE (ساختار، مقایسه معماری های جمع کننده و ضرب کننده و تحلیل نحوه انتخاب)، طراحی FSM ، طراحی آرایه سیستمولیک و نحوه کار آن و طراحی رجیستر و حافظه ها

۳. کد RTL وریلاگ مربوط به top level و کلیه ماژول های پروژه و کد RTL تست بنچ

۴. نتایج تست و شبیه‌سازی شکل موج و محتوی حافظه های ورودی و خروجی به صورت Decimal نمایش داده شود. تست عملکرد صحیح با بردار های تست مختلف

۵. گزارش تست بررسی latency و بررسی throughput و ارایه نتایج آن

۶. نکات فرمت گزارش: گزارش پروژه pdf صفحه روی گزارش: آرم دانشگاه و دانشکده مهندسی برق، عنوان گزارش / نام / شماره دانشجویی اعضای گروه و تاریخ گزارش آورده شود. در صفحه اول بطور مشخص قید شود که هر کدام از اعضای گروه مسول طراحی کدام قسمت بوده است. حداکثر اعضای هر گروه ۲ نفر است. نظم و ارایه دقیق طبق فرمت بالا نیز نمره دارد.

۹.۲. کلیه فایل های نرم افزار به صورت مرتب با نامگذاری و کامنت گذاری و یک فایل readme که توضیحات و نحوه کار را مشخص کند.

۱۰. بردار تست های تست

برای یکپارچگی ۵ بردار تست در فولدر همراه پروژه داده شده است و برای آشنایی با نحوه استفاده فایل readme.txt مطالعه شود.

۱۱. بخش تشویقی: طراحی پارامتری $m \in [1, 4]$

آرایه‌ی سیستمولیک و حافظه/کنترلر طوری نوشته شوند که فقط با تغییر پارامتر، اندازه‌ی خروجی تغییر کند

با این روش می توان ضرب ماتریس در بردار داشت و عملیات نورون در شبکه های fully connected را هم انجام داد.

○ $m = 1$: یک نورون/یک خروجی

○ $m = 2$: دو خروجی

○ $m = 4$: حالت کامل