

آزمایش شماره ۱

بررسی عملکرد واحد های CPU

مقدمه آزمایش

به طور کلی یک سیستم مبتنی بر پردازنده (کامپیوتر) ، سیستمی است که از اجزای زیر تشکیل شده :


۱- واحد پردازش مرکزی (CPU)

۲- حافظه (RAM,ROM)

۳- وسایل ورودی و خروجی (I/O) (پورت ها)

۴- گذرگاهها (Bus)

- دستگاه ورودی، داده ها را از خارج از کامپیوتر می گیرد مانند صفحه کلید، ماوس، قلم نوری و ...
- دستگاه خروجی، نتایج محاسبات یا پیام های لازم را به کاربر اطلاع می دهد، مانند صفحه نمایش.
- حافظه ؛ برنامه در حال اجرا، نتایج محاسبات و ... در حافظه اصلی نگهداری می شود و حافظه جانبی، برای نگهداری اطلاعات و استفاده مجدد آنها استفاده می شود، مانند دیسک سخت.
- واحد پردازش مرکزی، که وظیفه انجام محاسبات ریاضی و عملیات منطقی را بر عهده دارد. همچنین، هدایت و کنترل سیگنال ها در این واحد انجام می شود.
- گذرگاه، وظیفه انتقال سیگنال دیجیتال را بر عهده دارد و در عمل هیچ چیز جز مجموعه سیم های کنار هم قرار گرفته نیست. در هر کامپیوتر ۳ نوع باس وجود دارد که وظیفه ی انتقال دیتا (گذرگاه داده (Buss Address))، آدرس (گذرگاه آدرس (Buss Control)) و سیگنالهای کنترلی (گذرگاه کنترل (Buss Control)) را بر عهده دارند.



شکل ۱. نمایی از یک سیستم مبتنی بر پردازنده

در این آزمایش، هدف بررسی قسمتی از کارکرد واحد CPU می باشد. در کامپیوترهای شخصی، واحد CPU یا همان واحد پردازش مرکزی از ۳ قسمت اصلی تشکیل شده است که عبارتند از:

۱- ثبات ها جهت ذخیره اطلاعات

۲- واحد ریاضی و منطقی (ALU)

۳- واحد کنترل (Unit Control)

هریک از عملیات ریاضی که بخواهد در کامپیوتر انجام گیرد، بایستی توسط سیگنال های کنترلی مشخصی، معین گردد. از واحد ALU برای انجام عملیات ریاضی و منطقی استفاده می شود. عملیات ریاضی عبارتند از جمع، تفریق، ضرب و تقسیم نیز توسط مدارهای ترکیبی درست می شوند. می توان با اعمال سیگنال های کنترلی خاصی، نحوه انجام عملیات ریاضی را برای کامپیوتر یا واحد ALU مشخص کرد.

در مدار ساده ای که در ادامه آورده شده است، نحوه عملکرد واحد ریاضی توسط سیگنال های کنترلی واحد کنترل مورد بررسی قرار می گیرد. در مدار مذکور، عملیاتی نظیر جمع، تفریق، یکی اضافه کردن، انتقال و ... توسط سیگنال کنترلی انجام می گیرد.

شرح آزمایش

در بلوک دیاگرام شکل ۲ و ۳ دو عدد n بیتی A و B وجود دارند. به وسیله واحد کنترل و اعمال سیگنال های کنترلی مانند S_0 و S_1 عملیات خاصی بین دو عدد A و B انجام می پذیرد. این اعداد می توانند اعداد ذخیره شده در ثبات ها باشند. برای سادگی مدار، فرض می کنیم که اعداد A و B اعدادی ۲ بیتی باشند.

۱- مدار شکل ۳ را ببینید (برای درک بهتر، شمای مداری شکل ۳ در شکل ۴ نیز آورده شده است).

۲- به ازای حالات مختلف زیر، خروجی مدار را مشخص کنید (این کار را به ازای تمامی حالات جدول ۱ انجام دهید).

الف) $A = A_1A_2 = 11$ و $B = B_1B_2 = 01$


ب) $A = A_1A_2 = 01$ و $B = B_1B_2 = 10$

ج) $A = A_1A_2 = 00$ و $B = B_1B_2 = 11$


جدول ۱. حالات مختلف برای آزمایش

S.	S_1	C.	نوع عمل	$F = F_3F_2F_1$		
				الف	ب	ج
۰	۰	۰	A			
۰	۰	۱	$A+1$			
۰	۱	۰	$A+\bar{B}$			
۰	۱	۱	$A+\bar{B}+1$			
۱	۰	۰	$A+B$			
۱	۰	۱	$A+B+1$			
۱	۱	۰	$A+3$			
۱	۱	۱	$A+4$			


تذکر: در ابتدا ورودی های مورد نظر را به مدار اعمال می کنیم، سپس سیگنال های کنترلی لازم اعمال می شوند. به ازای هر حالت در جدول ۱ خروجی نشان داده شده است. متناسب با خروجی مورد نظر ورودی اعمالی، LED ها روشن می شوند.



شکل ۲. شمای کلی بلوک دیاگرام واحد ریاضی




شکل ۳. بلوک دیاگرام واحد ریاضی با جزئیات بیشتر



کلمات کلیدی:

- switch spdt
- Longicstate



شکل ۴. شمای مداری واحد ریاضی با استفاده از کلید دوزمانه و logic state


پرسش ها

- ۱- مداری طراحی کنید که توسط آن، ۳ عدد ۴ بیتی A، B و C طبق سیگنال کنترلی S با هم جمع شوند و در صورتی که حاصل محاسبات از ۱۵ بیشتر گردد، LED به عنوان خروجی روشن شود (فرض بر این است که حاصل محاسبات از عدد ۳۲ کمتر می شود). تذکر: طراحی مذکور توسط IC، ۷۴۸۳ انجام پذیرد.

$$\begin{cases} S = 1 & \rightarrow A + B + C \\ S = 0 & \rightarrow A + B + C + 1 \end{cases}$$

نکاتی درباره IC، ۷۴۸۳

- پایه های ورودی و خروجی IC، ۷۴۸۳



شکل ۵. شماتیک یک IC ۷۴۸۳

- این IC، یک واحد ریاضی محسوب می شود که عمل جمع دو عدد ۴ بیتی را انجام می دهد.
- در این IC باز بودن هر پایه (آزاد بودن) به منزله منطق یک می باشد.

- يك بودن خروجي، معادل ولتاژي در حدود ϵ ولت مي باشد.
- در اين IC دو عدد ϵ بيتي A و B به عنوان ورودي هستند كه توسط IC مذکور با هم جمع مي شوند.
- بيت C، بيت نقلي ورودي است و ϵ بيت نقلي خروجي مي باشد.
- در صورتي كه $C = 0$ گردد، تنها دو عدد A و B با هم جمع مي شوند و در صورتي كه $C = 1$ گردد (آزاد باشد)، حاصل جمع A و B با عدد يك جمع مي گردد كه به طور خلاصه مي توان نوشت :

$$IF \begin{cases} C = 0 \rightarrow F = A + B \\ C = 1 \rightarrow F = A + B + 1 \end{cases}$$

- در جمع دو عدد، بيت هاي A_1 و B_1 بيت هاي با كمترين ارزش (LSB) و بيت هاي A_n و B_n بيت هاي با بالاترين ارزش (MSB) هستند.

$$\begin{array}{rcccc} & & & C_0 & \\ & A_4 & A_3 & A_2 & A_1 \\ & B_4 & B_3 & B_2 & B_1 \\ \hline C_4 & F_4 & F_3 & F_2 & F_1 \end{array} +$$

در عبارت بالا، در صورتي كه بيت نقلي آخر داشته باشيم، $C_n = 1$ مي گردد و در غير اين صورت $C_n = 0$ مي شود.

مرور مباحث مقدماتي

جمع كننده باينري (Binary Adder)

اين مدارات تركيبی، دارای چند گيت پایه هستند، و جمع دو يا چند عدد باينري را انجام می دهند، به همين دليل به آنها جمع كننده باينري می گويند.

مدار نيم جمع كننده HA (Half Adder)

نيم جمع كننده دو رقم باينري A و B را جمع می كند. دارای دو خروجی، جمع (S) و نقلي¹ (C) است. سيگنال نقلي

¹ Carry

نشان‌دهنده سرریز به رقم بعدی یک جمع چند رقمی است.

جدول ۲. جدول صحت یک نیم جمع کننده با دو ورودی و دو خروجی


Inputs		Outputs	
A	B	Sum	Carry
۰	۰	۰	۰
۰	۱	۱	۰
۱	۰	۱	۰
۱	۱	۰	۱

توابع بولی ساده شده برای دو خروجی مستقیماً از جدول درستی به دست می‌آید:

$$S = \bar{A}B + A\bar{B} = A \oplus B$$

$$C = A \times B = A \cdot B$$

که می‌توانیم به صورت زیر پیاده کنیم.



شکل ۶. مدار پیاده شده برای یک نیم جمع کننده براساس جدول صحت آن

مدار تمام جمع کننده (FA (Full Adder

مدار ترکیبی که جمع سه بیت را انجام می‌دهد. تمام جمع کننده می‌تواند خروجی رقم نقلی خارج شده از یک تمام جمع


کننده دیگر را به عنوان ورودی سوم خود در نظر بگیرد، این موضوع در نیم جمع کننده‌ها باعث محدود شدن استفاده از آنها در جمع کننده باینری چند بیتی قلمداد می‌شود.

جدول ۳. جدول صحت یک تمام جمع کننده با ۳ ورودی و ۲ خروجی

Inputs			Outputs	
A	B	C _{in}	Sum	C _{out}
۰	۰	۰	۰	۰
۰	۰	۱	۱	۰
۰	۱	۰	۱	۰
۰	۱	۱	۰	۱
۱	۰	۰	۱	۰
۱	۰	۱	۰	۱
۱	۱	۰	۰	۱
۱	۱	۱	۱	۱

$$S = \bar{A}\bar{B}C_{in} + \bar{A}B\bar{C}_{in} + A\bar{B}\bar{C}_{in} + ABC_{in}$$


$$C = AB + AC_{in} + BC_{in}$$



شکل ۷. مدار پیاده شده برای یک تمام جمع کننده با استفاده از جدول صحت آن

می‌توان با استفاده از دو نیم جمع کننده به صورت شکل زیر یک تمام جمع کننده طراحی کرد.

Construction of Half Adder Circuit:



شکل ۱. طراحی یک تمام جمع کننده با دو نیم جمع کننده

آی سی های سری ۷۴

از محبوب ترین چیپ های منطقی خانواده TTL مخفف Transistor-transistor Logic (منطق ترانزیستور ترانزیستور) هستند. یک خانواده IC منطقی است که از ترانزیستورهای اتصال دو قطبی (BJT) تشکیل شده است. در اینجا، هر دو عملکرد (منطقی و تقویت کننده) توسط ترانزیستورها انجام می شود. بنابراین، آن را به عنوان منطق ترانزیستور ترانزیستور نامیده می شود. به طور کلی اکثر آی سی های مربوط به گیت های منطقی جزو آی سی ها TTL هستند.

سطوح ولتاژ سطوح منطقی TTL ثابت است. سطح منطقی پایین (۰) معمولاً با ولتاژ نزدیک به ۰ ولت نشان داده می شود، در حالی که سطح منطقی بالا (۱) معمولاً با ولتاژ ۵ ولت نشان داده می شود. دستگاه های TTL برای عملکرد در سطوح مختلف ولتاژ طراحی نشده اند.

خانواده ۷۴ دارای مدل های مختلفی است. به طور مثال IC مربوط به هر گیت منطقی را، در نظر بگیرید. بعد از عبارت ۷۴ شاهد یکی از عبارت های ALS, AS, S, LS, L و F و بعد از آن شماره IC را می بینید. این عبارات در مورد مشخصات این خانواده از جمله میزان جریان خروجی و نوع ساخت اطلاعاتی به ما می دهد.

مشخصات چند گیت منطقی پرمصرف:

- ۷۴—۰۰ : گیت منطقی NAND
- ۷۴—۰۲ : گیت منطقی NOR
- ۷۴—۰۴ : گیت منطقی NOT
- ۷۴—۰۸ : گیت منطقی AND
- ۷۴—۳۲ : گیت منطقی OR
- ۷۴—۸۶ : گیت منطقی XOR

- ۷۴—۸۳ : تمام جمع کننده