# НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ «КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ імені ІГОРЯ СІКОРСЬКОГО»

#### КАФЕДРА КОНСТРУЮВАННЯ ЕЛЕКТРОННО-ОБЧИСЛЮВАЛЬНОЇ АПАРАТУРИ

# Курсова робота

з курсу:

«Проєктування систем на кристалі»

на тему: «Генератор ШІМ сигналу з керованою частотою та коефіцієнтом заповнення»

студе	ценко А.І энт V куро и ДК-31м	су ФЕЛ	
•	вірив: Омелян	A.	В
Допу	щено до	захист	y:
	,	20	p.
Захиі	цено з оц	інкою:	

Виконав:

# Національний Технічний Університет України "Київський Політехнічний Інститут імені Ігоря Сікорського"

Кафедра <i>Конструювання електронно-обчислювальної апаратури</i>
Дисципліна <i>Проєктування систем на кристалі</i>
Спеціальність <u>172 Електронні комунікації та радіотехніка</u>
Курс <u>5</u> Група <u>ДК-31мп</u> Семестр <u>IX</u>
ЗАВДАННЯ
до курсового проєкту
Геращенка Артема Юрійовича
(прізвище, ім'я та по батькові)
1. Тема проєкту <u>Генератор ШІМ сигналу з керованою частотою та коефіцієнто</u>
заповнення
2. Строк здачі студентом закінченого проєкту (роботи)
3. Вихідні дані до проєкту (роботи)
Розробити генератор ШІМ сигналу, з можливістю керування частотою сигнал
<u>та коефіцієнтом заповнення.</u>
4. Зміст розрахунково-пояснювальної записки (перелік питань, що розроблюються)
<u>1. ЗАВДАННЯ НА ПРОЕКТУВАННЯ ТА РОЗРОБКА СТРУКТУРНОЇ СХЕМИ</u>
2. ΡΟ3ΡΟΣΚΑ ΠΡИСΤΡΟЮ
3. ДОСЛІДЖЕННЯ ПРОЕКТУ В СЕРЕДОВИЩІ QUARTUS
4. ΠΕΡΕΒΙΡΚΑ ΠΡΑЦΕЗДАТНОСТІ РОЗРОБЛЕНОГО ПРИЛАДУ
6. Дата видачі завдання <u>16.09.2023</u>

# КАЛЕНДАРНИЙ ПЛАН

No	Назва етапів виконання	Час виконання етапів
$\Pi/\Pi$	курсового проєкту	проєкту
1	Розробка технічного завдання	16.09.2023-20.10.2023
2	Аналіз теоретичних матеріалів	20.10.2023-10.11.2023
3	Створення програмного забезпечення в	10.11.2023-30.12.2023
4	Оформлення пояснювальної записки	30.12.2023-03.01.2024

Студент		
	(підпис)	
Керівник		
	(підпис)	
« <u></u> »		2024

# Зміст

ВСТУП
СТРУКТУРНОЇ СХЕМИ ПРИСТРОЮ
1.1 Опис завдання на проєктування       4         1.2 Розробка структурної схеми       4         РОЗДІЛ 2. РОЗРОБКА ПРИСТРОЮ       7         2.1 Розробка модуля генератора ШІМ сигналу       7         2.2 Розробка системи на кристалі       8         РОЗДІЛ 3. ДОСЛІДЖЕННЯ ПРОЄКТУ В СЕРЕДОВИЩІ QUARTUS       13         3.1 Схема системи на кристалі в RTL Viewer       13         3.2 Призначення контактів системи в Pin Planer       14         3.3 Схема проєкту в Тесhnology Мар Viewer       15         3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту       16         РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО       17         4.1 Тестування Verilog модуля ШІМ генератору       17         4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC       19
1.2 Розробка структурної схеми       4         РОЗДІЛ 2. РОЗРОБКА ПРИСТРОЮ       7         2.1 Розробка модуля генератора ШІМ сигналу       7         2.2 Розробка системи на кристалі       8         РОЗДІЛ 3. ДОСЛІДЖЕННЯ ПРОЄКТУ В СЕРЕДОВИЩІ QUARTUS       13         3.1 Схема системи на кристалі в RTL Viewer       13         3.2 Призначення контактів системи в Pin Planer       14         3.3 Схема проєкту в Теchnology Мар Viewer       15         3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту       16         РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО       17         4.1 Тестування Verilog модуля ШІМ генератору       17         4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC       19
РОЗДІЛ 2. РОЗРОБКА ПРИСТРОЮ
2.1 Розробка модуля генератора ШІМ сигналу
2.2 Розробка системи на кристалі       .8         РОЗДІЛ З. ДОСЛІДЖЕННЯ ПРОЄКТУ В СЕРЕДОВИЩІ QUARTUS       .13         3.1 Схема системи на кристалі в RTL Viewer       .13         3.2 Призначення контактів системи в Pin Planer       .14         3.3 Схема проєкту в Technology Map Viewer       .15         3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту       .16         РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО       .17         4.1 Тестування Verilog модуля ШІМ генератору       .17         4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC       .19
РОЗДІЛ 3. ДОСЛІДЖЕННЯ ПРОЄКТУ В СЕРЕДОВИЩІ QUARTUS.       13         3.1 Схема системи на кристалі в RTL Viewer.       13         3.2 Призначення контактів системи в Pin Planer.       14         3.3 Схема проєкту в Technology Map Viewer.       15         3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту.       16         РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО       17         4.1 Тестування Verilog модуля ШІМ генератору.       17         4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC.       19
3.1 Схема системи на кристалі в RTL Viewer.       13         3.2 Призначення контактів системи в Pin Planer.       14         3.3 Схема проєкту в Technology Map Viewer.       15         3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту.       16         РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО       17         4.1 Тестування Verilog модуля ШІМ генератору.       17         4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC.       19
3.2 Призначення контактів системи в Pin Planer       14         3.3 Схема проєкту в Technology Map Viewer       15         3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту       16         РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО       17         4.1 Тестування Verilog модуля ШІМ генератору       17         4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC       19
3.3 Схема проєкту в Тесhnology Мар Viewer.       15         3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту.       16         РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО       17         ПРИЛАДУ.       17         4.1 Тестування Verilog модуля ШІМ генератору.       17         4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC.       19
3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту
РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО         ПРИЛАДУ
ПРИЛАДУ
4.1 Тестування Verilog модуля ШІМ генератору
4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC19
ВИСНОВКИ 23
DHCHODICH23
ПЕРЕЛІК ВИКОРИСТАНИХ ДЖЕРЕЛ
ДОДАТОК А25
ДК31MП.010300.001 ПЗ мн. Арк. № докум. Підпис Дата
озробив Геращенко А. Ю. Генератор ШМ сигналу 3 Літ. Арк. Аркушів
рценз. Керованою частото та КП ім Ігора Сікорського
Керовиною чистото ти КПІ ім. Ігоря Сікорського, Контр. Омелян А. В. Коефіцієнтом заповнення ФЕЛ, КЕОА

#### ПЕРЕЛІК ВИКОРИСТАНИХ СКОРОЧЕНЬ

ШІМ — широтно-імпульсна модуляція

FPGA – Field Prgrammable Gate Array

ПЛІС – програмована логічна інтегральна схема

ARM – Advanced RISC Machine

Змн.	Арк.	№ докум.	Підпис	Дата

#### ВСТУП

Широтно-імпульсна модуляція (ШІМ) - це метод управління потужністю, який полягає в зміні ширини імпульсів при постійній частоті. ШІМ широко використовується в різних галузях електроніки, таких як перетворювачі напруги, регулятори швидкості, драйвери світлодіодів, аудіота відео- кодери, комунікаційні пристрої тощо. ШІМ дозволяє ефективно контролювати потужність навантаження.

Одним з основних параметрів ШІМ сигналу є коефіцієнт заповнення, який визначає відношення часу, коли сигнал має високе значення, до періоду сигналу. Коефіцієнт заповнення впливає на середнє значення сигналу та рівень гармонік, які виникають при перетворенні ШІМ сигналу в аналоговий. Зміна коефіцієнта заповнення дозволяє регулювати потужність навантаження без зміни частоти ШІМ сигналу, що зручно для застосувань, які вимагають стабільної частоти, наприклад, аудіо-підсилювачі.

Іншим важливим параметром ШІМ сигналу  $\epsilon$  частота, яка визначає кількість імпульсів за одиницю часу. Частота вплива $\epsilon$  на швидкість реакції навантаження, якість перетворення ШІМ сигналу в аналоговий.

Таким чином, можна зробити висновок, що генератор ШІМ сигналу зкерованою частотою та коефіцієнтом заповнення  $\epsilon$  актуальним та перспективним об'єктом дослідження, який ма $\epsilon$  широке практичне застосування в різних сферах електроніки.

Метою даної курсової роботи  $\epsilon$  розробка генератора ШІМ сигналу, який може змінювати частоту та коефіцієнт заповнення на базі системи на кристалі, що реалізована на відлагоджувальній платі DE1 SoC.

Практична значимість даної курсової роботи полягає в створенні функціонального прототипу генератора ШІМ сигналу з керованою частотою та коефіцієнтом заповнення, який може бути використаний для різних застосувань, таких як регулювання потужності навантаження, перетворення сигналів, комунікації, модуляції тощо.

Змн.	Арк.	№ докум.	Підпис	Дата

# РОЗДІЛ 1. ЗАВДАННЯ НА ПРОЄКТУВАННЯ ТА РОЗРОБКА СТРУКТУРНОЇ СХЕМИ ПРИСТРОЮ

#### 1.1 Опис завдання на проєктування

Ціллю проєкту є розробка пристрою який являє собою генератор ШІМ сигналу. Розроблюваний генератор повинен мати можливість керування частотою сигналу та коефіцієнтом заповнення. Пристрій повинен бути компактним для забезпечення мобільності роботи.

#### 1.2 Розробка структурної схеми

Для реалізації пристрою буде використовуватись відлагоджувальна плата DE1 SoC, тому необхідно розглянути які ресурси є у нашому розпорядженні. На рисунку 1 зображено всі доступні на відлагоджувальній платі компоненти. З рисунку 1 видно, що всі компоненти мають з'єднання з мікросхемою 5CSEMA5F31C6N, яка поєднує в собі частину FPGA та частину Hard Processor System, яка представлена двохядерним процесором ARM Cortex A9.




Рис. 1 – Доступні ресурси на платі DE1 SoC

					ДК31мп.010300.001 г
Змн.	Апк.	№ доким.	Підпиг	Пата	д 17 л л л го го го го г г

Оскільки у вимогах до курсової роботи було зазначено, що у розроблюваному пристрої необхідно реалізувати зв'язок ARM процесору з FPGA частиною, було вирішено використати процесорне ядро для керування параметрами ШІМ сигналу, а генератор буде реалізований на ПЛІС. Структурна схема пристрою зображена на рисунку 2.

DE1 SoC




Рис. 2 – Структурна схема пристрою

Зі структурної схеми можна побачити, що для реалізації пристрою буде використовуватись ARM процесор, FPGA, порти вводу/виводу, світлодіоди.

Частина FPGA містить опис всіх з'єднань та модулів з яких складається система на кристалі. Побудову системи на кристалі виконано у Platform Designer з використанням IP бібліотеки Intel та додаванням власного модуля, який реалізує генератор ШІМ сигналу.

Керування побудованою системою забезпечує ARM процесор, він виконує користувацьку програму та надсилає на входи модуля генератора ШІМ сигналу дані для керування його частотою та коефіцієнтом заповнення.

Порти вводу/виводу використовуються для виводу згенерованого ШІМ сигналу, також до виходу генератора під'єднано світлодіод, щоб можна було наглядно побачити його роботу.

Змн.	Арк.	№ докум.	Підпис	Дата

Для завантаження програми користувача на плату використовується USB Blaster, повну структурну схему плати зображено на рисунку 3.




Рис. 3 – Структурна схема DE1 SoC

Змн.	Арк.	№ докум.	Підпис	Дата

#### РОЗДІЛ 2. РОЗРОБКА ПРИСТРОЮ

#### 2.1 Розробка модуля генератора ШІМ сигналу

Модуль генератора ШІМ сигналу було реалізовано на мові опису апаратури Verilog, модуль включає в себе наступні сигнали:

```
module my_pwm(
// signals to connect to an Avalon clock source interface
clk,
reset,
// signals to connect to an Avalon-MM slave interface
slave_address,
slave_read,
slave_write,
slave_readdata,
slave_writedata,
slave_byteenable,
// Non-Avalon Interface IO
led,
my_pwm
);
```

clk – сигнал тактування;

reset – сигнал скидання;

slave\_address – сигнал, який визначає адресу взаємодії з Avalon інерфейсом; slave\_read – сигнал, який інформує що відбувається операція читання через Avalon інтерфейс;

slave\_write – сигнал, що вказує на те, що відбувається операція запису через Avalon-MM інтерфейс;

slave\_readdata – дані, які читаються з інтерфейсу Avalon-MM і передаються для подальшого використання в модулі;

slave\_writedata — дані, які записуються через інтерфейс Avalon-MM і використовуються для збереження або обробки модулем;

slave\_byteenable – сигнал, який використовується для вказання типу транзакції (байт, півслово, слово) для периферійних операцій читання та запису через інтерфейс Avalon-MM;

Змн.	Арк.	№ докум.	Підпис	Дата

led – вихідний сигнал, який керує світлодіодом;

my\_pwm — вихідний сигнал, який представляє собою ШІМ сигнал, згенерований модулем.

Принцип роботи генератора ШІМ наступний:

Інтерфейс Avalon-MM призначений для зв'язку з периферійними пристроями та зовнішнім середовищем, він приймає дані для запису (slave\_write) і читання (slave\_read) разом з адресою (slave\_address) і даними (slave\_writedata, slave\_readdata). Також використовується сигнал slave\_byteenable для вказання типу транзакції (байт, півслово, слово).

Модуль містить набір регістрів для керування параметрами ШІМ сигналу, такими як період (period\_ff), коефіцієнт заповнення (duty\_cycle\_ff), лічильник (cnt\_ff) та сигнал виведення (out\_ff). Значення періоду та коефіцієнту заповнення надходять через Avalon шину у вигляді «склеєних» 32 бітних даних, з яких перші 16 біт містять інформацію про період сигналу, останні 16 біт містять інформацію про скважність сигналу.

ШПМ сигнал генерується за допомогою двох основних параметрів: періоду і коефіцієнта заповнення. Кожен такт сигналу clk використовується для ітерації лічильника (cnt\_ff). Лічильник порівнюється з параметром періоду (period\_ff), якщо лічильник досягає значення періоду, він скидається в нуль, в іншому випадку збільшується на одиницю. Сигнал виведення (out\_ff) встановлюється відповідно до того, чи лічильник менший за коефіцієнт заповнення (duty cycle ff).

Результат ШІМ сигналу доступний через порт my\_pwm. Також результат використовується для керування сигналом світлодіода (led).

#### 2.2 Розробка системи на кристалі

Для розробки цілісної системи було використано інструмент Platform Designer. Для розробки системи було використано проєкт DE1 SoC Computer, який поставляється разом з програмним забезпеченням Quartus Prime в рамках University program. До системи було додано наступні компоненти:

Змн.	Арк.	№ докум.	Підпис	Дата




Рис. 4 – Вигляд системи у Platform Designer

Компонент System\_PLL являє собою pll блок, який підвищує частоту тактового генератора з 50МГц до 100МГц, від цього компоненту тактується вся система. Налаштування System\_PLL показано на рисунку 5.




Рис. 5 – Налаштування System\_PLL

Компонент ARM\_A9\_HPS — це процесорне ядро ARM, воно використовується для керування всією системою.

Змн.	Арк.	№ докум.	Підпис	Дата

Компоненти JTAG\_to\_HPS\_Bridge та JTAG\_to\_FPGA\_Bridge необхідні для завантаження прошивки на плату.

Компоненти F2H необхідні для реалізації зв'язку між HPS частиною та FPGA частиною, вони були позначені як FPGA Bridges на структурній схемі пристрою.

Компонент my\_pwm – це кастомний компонент, який реалізує генератор ШІМ, опис його сигналів та принципу роботи було наведено в попередньому підпункті.

Додавання власного компоненту до системи на кристалі відбувається наступним чином:

1. У вікні IP Catalog необхідно натиснути Add.




Рис. 6 – Додавання власного компоненту

Змн.	Арк.	№ докум.	Підпис	Дата

2. У вікні що відкрилось необхідно заповнити опис компоненту.




Рис. 7 – Опис компоненту

3. Перейти на вкладку Files та додати Verilog файл з кастомним модулем у поле Synthesis Files, потім натиснути Analyze Synthesis Files. У полі Verilog Simulation Files необхідно натиснути Cope from Synthesis Files.




Рис. 8 – Додавання файлів з описом модуля

Змн.	Арк.	№ докум.	Підпис	Дата

4. На вкладці Signals & Interfaces налаштувати сигнали власного компоненту. Сигнали, які необхідні для взаємодії з шиною Avalon будуть визначені автоматично, функціонал власних сигналів необхідно визначити автоматично, щоб Platform Designer розумів їх призначення.




Рис. 9 – Налаштування сигналів

Після того, як всі зв'язки між компонентами системи налаштовано, необхідно призначити базові адреси для всіх доданих компонентів та додати вихідні сигнали у стовбці Export.

System: Computer_System Path: System_PLL					
	ARM_A9_HPS.h2f_axi_master	ARM_A9_HPS.h2f_lw_axi_master			
ARM_A9_HPS.f2h_axi_slave					
F2H_Mem_Window_00000000.w					
F2H_Mem_Window_FF600000.w					
F2H_Mem_Window_FF800000.w					
my_pwm_0.avalon_slave_0		0x0000 0000 - 0x0000 007f			
ARM_A9_HPS.f2h_axi_slave via					
ARM_A9_HPS.f2h_axi_slave via					
ARM_A9_HPS.f2h_axi_slave via					

Рис. 10 – Базова адреса для взаємодії з генератором ШІМ

Змн.	Арк.	№ докум.	Підпис	Дата

#### РОЗДІЛ 3. ДОСЛІДЖЕННЯ ПРОЄКТУ В СЕРЕДОВИЩІ QUARTUS

#### 3.1 Схема системи на кристалі в RTL Viewer

Проєкт реалізовано у програмному середовищі Quartus Prime 18.1. В якості плати для розробки було обрано DE1 SoC на базі мікросхеми Cyclone V CSEMA5F31C6N. До проєкту було додано створену у Platform Designer систему на кристалі, після компіляції проєкту було одержано структурну схему у RTL Viewer, яка зображена на рисунку 11.




Рис. 11 – Структурна схема проєкту

Змн.	Арк.	№ докум.	Підпис	Дата	l

#### 3.2 Призначення контактів системи в Pin Planer

Top View - Wire Bond Cyclone V - 5CSEMA5F31C6




Рис. 12 – Призначення контактів системи на кристалі

Змн.	Арк.	№ докум.	Підпис	Дата

#### 3.3 Схема проєкту в Technology Map Viewer

Схема дизайну проєкту на рівні комірок після оптимізації зв'язків між блоками (Post-fitting) та після розміщення елементів на карті комірок FPGA (Post-mapping).




Рис. 13 – Схема Post-Mapping




Рис. 14 – Cxeмa Post-Fitting

Як видно зі схем, проєкт було скомпоновано більш оптимально після Post-Mapping.

Змн.	Арк.	№ докум.	Підпис	Дата

### 3.4 Загальна кількість ресурсів, що витрачена на реалізацію проєкту

Після успішної компіляції проєкту у вікні Flow Summary можна побачити загальну кількість ресурсів, які були використані для реалізації проєкту.

Successful - Wed Jan 03 22:03:29 2024 Flow Status Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition Revision Name DE1\_SoC\_Computer Top-level Entity Name DE1\_SoC\_Computer Family Cyclone V Device 5CSEMA5F31C6 Timing Models Final Logic utilization (in ALMs) 1,986 / 32,070 (6%) 2902 Total registers Total pins 211 / 457 (46 %) Total virtual pins 1,024 / 4,065,280 ( < 1 % ) Total block memory bits 0/87(0%) Total DSP Blocks Total HSSI RX PCSs Total HSSI PMA RX Deserializers 0 Total HSSI TX PCSs Total HSSI PMA TX Serializers Total PLLs 1/6(17%) Total DLLs 1/4(25%)

Рис. 15 – Загальна кількість витрачених ресурсів

Змн.	Арк.	№ докум.	Підпис	Дата

# РОЗДІЛ 4. ПЕРЕВІРКА ПРАЦЕЗДАТНОСТІ РОЗРОБЛЕНОГО ПРИЛАДУ

#### 4.1 Тестування Verilog модуля ШІМ генератору

Для тестування працездатності Verilog модуля ШІМ генератора було використано програмне забезпечення Questa. Для зручності тестування з модуля було вилучено сигнали, які використовуються інтерфейсом Avalon. Результат тестування для найбільшого значення періоду сигналу (0xFFFF) та найменшого коефіцієнту заповнення (0х0001).




Рис. 16 – Період (0xFFFF) та коефіцієнт заповнення (0x0001)




Рис. 17 – Період (0xFFFF) та коефіцієнт заповнення (0x00FF)

					ДК31мп.010300.0
Змн.	Арк.	№ докум.	Підпис	Дата	




Рис. 18 – Період (0xFFFF) та коефіцієнт заповнення (0xFFFF)




Рис. 19 – Період (0x00FF) та коефіцієнт заповнення (0x000F)

#### 4.2 Тестування пристрою на відлагоджувальній платі DE1 SoC

Для тестування пристрою на відлагоджувальній платі було написано програму для процесорного ядра ARM на мові C, код програми можна побачити у додатках. Дана програма реалізує передачу 32 бітного числа за допомогою шини H2F яка дозволяє процесорному ядру взаємодіяти з периферійними модулями, що розташовані на FPGA.

Змн.	Арк.	№ докум.	Підпис	Дата

Принцип роботи програми наступний, користувач вводить значення для періоду і коефіцієнту заповнення PWM через стандартний ввід, використовуючи функцію scanf. Після перевірки на коректність введених значень програма формує дані для запису до регістра керування PWM.

Значення data\_to\_write формується шляхом об'єднання значень duty\_cycle i period. У цьому випадку, duty\_cycle зсувається на 16 біт вліво, а потім об'єднується зі значенням period за допомогою операції побітового злиття (|).

Після формування даних для запису програма увійде в нескінченний цикл while(1), де вказівник address використовується для запису значення data\_to\_write у регістр керування PWM. Після запису значення до регістру програма виводить це значення на екран.

Програма завантажувалась до процесорного ядра та відлагоджувалась за допомогою програмного забезпечення Intel Monitor Program.

Змн.	Арк.	№ докум.	Підпис	Дата

Результат роботи ШІМ генератора спостерігався на світлодіоді LEDR[0].



Рис. 20 -Період (0xFFFF) та коефіцієнт заповнення (0x0001)

Змн.	Арк.	№ докум.	Підпис	Дата



Рис. 21 – Період (0xFFFF) та коефіцієнт заповнення (0xFFFF)

Змн.	Арк.	№ докум.	Підпис	Дата

#### ВИСНОВКИ

В ході виконання курсового проєкту було розроблено пристрій, який являє собою генератор ШІМ сигналу з керованою частотою та коефіцієнтом заповнення.

В якості апаратної частини було використано відлагоджувальну плату DE1 SoC, яка містить в собі процесорне ядро ARM, що керує генератором та FPGA частину Cyclone V на якій реалізовано генератор, та порти вводу/виводу на яких формується вихідний сигнал генератору.

З програмної частини було розроблено тестову програму на мові С, яка реалізує керування частотою та коефіцієнтом заповнення. Для відлагодження та тестування програмної частини було використано Intel Monitor Program.

Підсумовуючи результати, отримані в ході виконання курсової роботи, можна стверджувати, що розроблений пристрій повністю задовольняє вимогам технічного завдання.

Змн.	Арк.	№ докум.	Підпис	Дата

#### ПЕРЕЛІК ВИКОРИСТАНИХ ДЖЕРЕЛ

- 1. DE1-SoC User manual [Електронний ресурс]. Режим доступу: <a href="http://surl.li/owcbs">http://surl.li/owcbs</a>
- 2. DE1-SoC Getting Started\_Guide [Електронний ресурс]. Режим доступу: <a href="http://surl.li/owcid">http://surl.li/owcid</a>
- 3. DE1-SoC Computer ARM [Електронний ресурс]. Режим доступу: <a href="http://surl.li/owcii">http://surl.li/owcii</a>
- 4. Embedded Systems Design [Електронний ресурс]. Режим доступу: http://surl.li/owcim
- 5. Linux\_On\_DE\_Series\_Boards [Електронний ресурс]. Режим доступу: <a href="http://surl.li/owcip">http://surl.li/owcip</a>

Змн.	Арк.	№ докум.	Підпис	Дата

#### ДОДАТОК А. Лістинг програм

#### pwm.c

```
#include <stdio.h>
#include <stdlib.h>
#define PWM BASE
                             0xFF200000
int main(void){
    volatile unsigned int *address = (volatile unsigned int *)PWM_BASE;
    unsigned int duty_cyle = 0x1;  // duty cycle
    unsigned int period = 0xFFFF; //period
    unsigned int data_to_write;
    printf("Period pwm in hex:\n");
    scanf("%x", &period);
    printf("Duty cycle pwm in hex:\n");
    scanf("%x", &duty_cyle);
    if (period < 0 || period > 0xFFFF || duty_cyle < 0 || duty_cyle > 0xFFFF)
        printf("The period and duty cycle values must be non-negative and no more
than 0xFFFF!");
        return -1;
    data_to_write = (duty_cyle << 16) | period;</pre>
    printf("!!!ENTERING THE LOOP!!!");
    while(1){
        *address = data_to_write;
        printf("DATA: 0x%X\n", data_to_write);
    return 0;
```

#### my pwm.v

```
Author: Artem Herashchenko
module my pwm(
// signals to connect to an Avalon clock source interface
clk,
reset.
// signals to connect to an Avalon-MM slave interface
slave_address,
slave read,
slave write,
slave_readdata,
slave_writedata,
slave byteenable,
// Non-Avalon Interface IO
led,
my_pwm
);
// Module Interface
input clk;
input reset;
// slave interface
input [4:0] slave address;
input slave read;
input slave_write;
output wire [31:0] slave readdata;
input [31:0] slave writedata;
input [3:0] slave_byteenable;
output led;  // output signal to LEDR[0]
output my_pwm;  // output signal to GPIO_0[1]
// Register Addresses
localparam GPIO_OUT_ADDR = 5'b0000;
```

```
// Register Set
      [31:0] gpio_out_r;
reg
      [15:0] cnt_ff = 0;
reg
      [15:0] duty_cyle_ff = 0;
[15:0] period ff = 0:
                                             // duty cycle reg
      [15:0] period_ff = 0;
                                             // period reg
reg
            out_ff = 1'b0;
                                            // output signal reg
reg
wire [31:0] gpio_out;
wire [15:0] i_period;
wire [15:0] i_duty_cyle;
// Output Assignments
// Input signals for registers
assign gpio_out = ( (slave_address == GPIO_OUT_ADDR ) && slave_write ) ?
slave_writedata : gpio_out_r;
assign i_period = gpio_out [15:0];
assign i_duty_cyle = gpio_out [31:16];
always @(posedge clk) begin
   gpio_out_r <= gpio_out;</pre>
end
always @(posedge clk) begin
   period_ff <= i_period;</pre>
   duty cyle ff <= i duty cyle;</pre>
end
always @(posedge clk)
   if(cnt_ff == period_ff)
       cnt ff <= 0;
   else
       cnt_ff <= cnt_ff + 1'b1;</pre>
always @(posedge clk)
   out_ff <= (cnt_ff < duty_cyle_ff);</pre>
assign my_pwm = out_ff;
assign led = out ff;
endmodule
```