Prática de Eletrônica Digital 1 - (119466)

Turma E (Unb - Gama)

Pré-Relatório Experimento 6 Introdução ao projeto em FPGA

Outubro 04, 2016

| Nome | Matrícula | Assinatura |
|-----------------|-----------|------------|
| Arthur Temporim | 140016759 | |
| Eduardo Nunes | 140056149 | |

1 Pesquisa bibliográfica

Na seção a seguir contém as atividades pedidas para a elaboração do prérelatório.

A) As formas de alimentação suportadas pela placa, os níveis de tensão e corrente envolvidos e como esta configuração é feita:

Formas de alimentação: A placa Basys3 pode receber energia da porta Digilent USB-JTAG(J4) ou a partir de uma fonte de alimentação externa 5V.

Níveis de tensão: É necessário limitar a tensão máxima da bateria externa a 5.5V DC. A tensão mínima da bateria depende da aplicação; se a função de host USB (J2) estiver sendo utilizada, pelo menos, 4.6V deve ser fornecida. Em outros casos, a voltagem mínima é de 3.6V.

Corrente envolvidas: É necessário 3.3, 1.8V e suprimentos de 1.0V a partir da entrada 5V de alimentação principal.

Para configurar o FPGA, há três maneiras:

- 1. O PC pode usar o circuito Digilent USB-JTAG (portJ4, identificado como "PROG") para programar o FPGA para que a qualquer momento o aparelho esteja ligado.
- 2. Um ficheiro armazenado no de série (SPI) dispositivo flash não volátil pode ser transferido para o FPGA usando a porta SPI.
- 3. Um arquivo de programação podem ser transferidos a partir de um cartão de memória USB ligado ao HID USB port.
- B) As formas de programação suportadas pela placa e como elas podem ser configuradas: Você pode programar o FPGA a partir de um pen drive conectado à porta USB-HID (J2). Ou através da programação JTAG pode ser feito usando o servidor de hardware em Vivado. Ou com um circuito que pode programar dispositivos flash.
- C) As formas de armazenamento do bitstream na placa (tipos de memória): A placa Basys3 contém um dispositivo serial flash 32Mbit não-volátil, que está ligado ao FPGA Artix 7 usando um quad-modo dedicado (x4) barramento SPI.
- $m{D})$ A quantidade e frequência dos clocks disponíveis: A placa Basys3 inclui um único oscilador de 100MHz conectada ao pino W5 (W5 é uma entrada no banco de MRCC 34).
- **E)** A identificação (nome) dos pinos usados para as entradas da placa (chaves e pushbuttons) e para as saídas (LEDs e displays de 7-segmentos):




Figure 1: Identificação dos pinos - Ise Design Suit 14.7

2 Projetos e simulações

2.1 Projeto 1

Este circuito consiste na simples exibição em LEDs de acordo com os valores de entrada nos switchs de uma placa FPGA.

2.1.1 Diagrama Esquemático

2.1.2 Código VHDL




Figure 2: Diagrama 1 - Ise Design Suit 14.7

2.2 Projeto 2

Este circuito consiste em mostra os valores de 2 números de 4 bits cada em 2 displays de BCD utilizando multiplexadores e clocks para representar o resultado.

2.2.1 Código VHDL

```
library IEEE;
2
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity projeto2 is
4
5
     port (
6
         : in std_logic_vector (3 downto 0) := "0001"; — Entrada A.
7
                std\_logic\_vector (3 downto 0) := "0000"; — Entrada B.
           : in
                                       8
       sel : in
                std\_logic
                                       := '0';
9
       clk : in
                std_logic
10
       display1 : out std_logic_vector (6 downto 0);
11
       display2 : out std_logic_vector (6 downto 0)
12
13
   end projeto2;
14
15
   architecture Behavioral of projeto2 is
16
17
   signal saida_mux : std_logic_vector (3 downto 0);
18
   signal bcd : std_logic_vector (6 downto 0); --- BCD.
19
20
   begin
21
22
  -- Mux 8->4.
23 process (a,b, clk)
```

```
begin
25
      if (clk = '0') then
26
        saida_mux \ll a;
27
      else
28
        saida_mux \le b;
29
     end if;
30
   end process;
31
32
   -- BCD.
33
   process (a,b,clk, saida_mux, bcd)
   begin
34
          (saida_mux = "0000") then — \theta
35
      i f
        bcd <= "1111110";
36
      elsif (saida_mux = "0001") then -- 1
37
        bcd \le "0110000";
38
      elsif (saida_mux = "0010") then -- 2
39
        bcd <= "1101101";
40
      elsif (saida_mux = "0011") then -- 3
41
        bcd <= "1111001" \; ;
42
      elsif (saida_mux = "0100") then -- 4
43
44
        bcd <= "0110010";
      elsif (saida_mux = "0101") then -- 5
45
        bcd <= "1011010";
46
      elsif (saida_mux = "0110") then — 6
47
        bcd <= "10111111";
48
      elsif (saida_mux = "0111") then — 7
49
50
        bcd \le "1110000";
      elsif (saida_mux = "1000") then -- 8
51
52
        bcd <= "11111111";
      elsif (saida_mux = "1001") then -- 9
53
        bcd <= "1111011";
54
55
      elsif (saida_mux = "1010") then — A
56
        bcd <= "1110111";
      elsif (saida_mux = "1011") then --- B
57
        bcd <= "00111111";
58
      elsif (saida_mux = "1100") then -- C
59
60
        bcd <= "1001110";
      elsif (saida_mux = "1101") then -- D
61
        bcd <= "0111101";
62
      elsif (saida_mux = "1110") then — E
63
64
        bcd <= "1001111";
65
      else
        bcd \leftarrow "1000111"; -- Caso defaul \rightarrow 'F'
66
67
     end if;
68
   end process;
69
```

```
70
71 — Mux 1->2.
72 process (bcd, clk, sel)
73 begin
74
       if (clk = '0') and sel = '0') then -- Se sel = 0 ent o mostra B.
         \begin{array}{lll} {\rm display2} <= \ {\rm bcd}\,; & -- \ {\it Mostra} \ {\it B} \ {\it no} \ {\it display}\,. \\ {\rm display1} <= \ "00000000"\,; & -- \ {\it Desliga} \ {\it A}\,. \end{array}
75
76
       elsif (clk = '1' and sel = '1') then — Se \ sel = 1 \ ent o mostra \ A.
77
                                         -- Mostra A no display.
78
          display1 \le bcd;
79
         display2 \le "00000000";
                                                    -- Desliga B.
80
       else
81
       -- Caso inesperado.
                                                — Desliga A.— Desliga B.
82
          display1 <= "00000000";
         display2 <= "00000000";
83
84
       end if;
85
    end process;
86
87 end Behavioral;
```