Prática de Eletrônica Digital 1 - (119466)

Turma E (Unb - Gama)

Pré-Relatório Experimento 5 Circuitos Multiplexadores e Demultiplexadores

Setembro 27, 2016

Nome	Matrícula	Assinatura
Arthur Temporim	140016759	
Eduardo Nunes	140056149	

1 Projetos e Simulações

Na seção a seguir contém as atividades pedidas para a elaboração do prérelatório.

1.1 Projeto1 - Decodificador com Mux

1.1.1 Diagrama Esquemático

 ${\bf Diagrama\ Projeto 1\ -\ Decodificador:}$




Figure 1: Diagrama 1 - Ise Design Suit 14.7

1.1.2 Código VHDL

```
1 library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
4
   entity projeto1 is
5
      port (
                                                           -- Entrada 'D'
6
        d : in std_logic := '0';
7
                : in std_logic_vector (2 downto 0) := "000";
        sel
    - Entradas "ABC"
8
        s<sub>m</sub> : out std_logic
9
10
   end projeto1;
11
12
   architecture Behavioral of projetol is
13
14
   signal saida_mux : std_logic;
15
16
   begin
17
18
   - Multiplexador 8 para 1.
19
   process (sel, d)
20
   begin
21
      if(sel = "000") then
22
        saida_mux \ll (not d);
      elsif(sel = "001") then
23
24
        saida_mux \ll (not d);
25
      elsif(sel = "010") then
26
        \operatorname{saida_mux} \le \operatorname{sel}(0);
27
      elsif(sel = "011") then
28
        saida_mux \le d;
29
      elsif(sel = "100") then
30
        saida_mux \ll d;
      elsif(sel = "101") then
31
32
        saida_mux \ll '0';
33
      elsif(sel = "110") then
34
        saida_mux \ll '0';
35
      else
36
        saida_mux \ll '0';
37
      end if;
38
   end process;
39
   s_m <= saida_mux;
40
41
   end Behavioral;
```

1.2 Projeto2 - Multiplexar display

Este projeto consiste na utilização de 2 displays de 7 segmentos utilizando apenas 1 multiplexador e 1 decodificador BCD, também foram permitidos o gerador de função para gerar o *clock* e o seletor de dispositivo.

Toda a implementação do circuito abaixo foi feita diretamente em VHDL, os esquemáticos gerados foram feitos a partir da ferramenta. Porém a compreensão do circuito foi fornecida através do diagragam de blocos (figura 5.6) do roteiro experimental.

Devido à esta abstração, não foi necessário a construção do circuito em forma de esquemático.

1.2.1 Diagrama Esquemático

Diagrama Projeto2 - Multiplexador:




Figure 2: Esquematico macro do projeto 2 - Ise Design Suit 14.7




Figure 3: Esquematico geral do projeto 2 - Ise Design Suit $14.7\,$

1.2.2 Código VHDL

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
   entity projeto2 is
4
5
     port (
                 6
           : in
                                        := '0';
       clk : in
                std_logic
                                                    -- Clock.
9
       display1 : out std_logic_vector (6 downto 0);
       display2 : out std_logic_vector (6 downto 0)
10
11
     );
12
   end projeto2;
13
   architecture Behavioral of projeto2 is
14
15
   signal saida_mux : std_logic_vector (3 downto 0);
   signal bcd
              : std_logic_vector (6 downto 0); — BCD.
17
18
19
   begin
20
21
   -- Mux 8->4.
22
   process (a,b, clk)
23
   begin
24
     if (clk = '0') then
25
       saida_mux \ll a;
26
27
       saida_mux \ll b;
28
     end if;
29
   end process;
30
31
  -- BCD.
32
   process (a,b,clk, saida_mux, bcd)
33
     if (saida_mux = "0000") then — \theta
34
35
       bcd <= "11111110";
     elsif (saida_mux = "0001") then -- 1
36
       bcd <= "0110000";
37
     elsif (saida_mux = "0010") then -- 2
38
39
       bcd <= "1101101";
     elsif (saida_mux = "0011") then -- 3
40
41
       bcd <= "1111001";
42
     elsif (saida_mux = "0100") then -- 4
43
       bcd <= "0110010";
     elsif (saida_mux = "0101") then -- 5
44
```

```
bcd \le "1011010";
45
      elsif (saida_mux = "0110") then -- 6
46
       bcd <= "1011111";
47
      elsif (saida_mux = "0111") then -- 7
48
49
       bcd \le "1110000";
50
      elsif (saida_mux = "1000") then -- 8
51
       bcd <= "1111111";
      elsif (saida_mux = "1001") then -- 9
52
        bcd <= "1111011";
53
      elsif (saida_mux = "1010") then --- A
54
55
       bcd <= "11101111";
      elsif (saida_mux = "1011") then — B
56
57
       bcd \le "0011111";
      elsif (saida_mux = "1100") then -- C
58
       bcd \le "1001110";
59
      elsif (saida-mux = "1101") then -- D
60
        bcd <= "0111101";
61
      elsif (saida_mux = "1110") then — E
62
       bcd <= "1001111";
63
64
        bcd \ll "1000111"; -- Caso defaul -> 'F'
65
66
     end if;
67
   end process;
68
69
70 — Mux 1->2.
71 process (bcd, clk)
   begin
73
      if (clk = '0') then
74
        display1 <= bcd;
75
      else
76
        display2 \ll bcd;
77
     end if;
78
   end process;
79
80
   end Behavioral;
```

1.2.3 Testes do projeto



Figure 4: Forma de onda do projeto 2 - Ise Design Suit $14.7\,$