Disciplina: CIC 116394 – Organização e Arquitetura de Computadores – Turma A

Prof. Marcus Vinicius Lamar

Data da entrega do relatório em 29/06/2016

Laboratório 5 - CPU MIPS Pipeline –

Objetivos:

- Treinar o aluno com a linguagem de descrição de hardware Verilog;
- Familiarizar o aluno com a plataforma de desenvolvimento FPGA DE2 da Altera e o software QUARTUS II;
- Desenvolver a capacidade de análise e síntese de sistemas digitais usando uma Linguagem de Descrição de Hardware;
- Estudar e implementar uma CPU MIPS com ISA mínima e Pipeline de 5 estágios;
- 1) (1.0) Analise o processador MIPS PipelineM fornecido. Desenhe o Diagrama de Blocos do Caminho de Dados completo incluindo os registradores de pipeline e especifique a tabela verdade dos sinais de controle por estágio do pipeline;
- 2) (1.0) Analise as unidades de HazardM e ForwardM, e com base na ISA especifique, através de exemplos, quais riscos de dados e de controle são detectados e tratados.
- 3) (1.0) Use o seu programa teste.s e verifique o correto funcionamento de TODAS as instruções da ISA implementada, teste usando simulação por forma de onda e pela implementação na DE2.
- 4) (1.0) Encontre a frequência máxima de clock do processador na qual a ISA ainda é corretamente executada.
- 5) (3.0) Implemente as instruções abaixo em conformidade com a ISA MIPS (livro See MIPS Run e Manual do MIPS):

bgez \$t0,LABEL # \$t0>=0 ? PC=LABEL : PC=PC+4

bgezal \$t0,LABEL # \$t0>=0 ? PC=LABEL e \$ra=PC+4 : PC=PC+4

bgtz \$t0,LABEL # \$t0>0 ? PC=LABEL : PC=PC+4
blez \$t0,LABEL # \$t0<=0 ? PC=LABEL : PC=PC+4
bltz \$t0,LABEL # \$t0<0 ? PC=LABEL : PC=PC+4

bltzal \$t0,LABEL # \$t0<0 ? PC=LABEL e \$ra=PC+4 : PC=PC+4 a. (1.0) Indique as modificações necessárias no caminho de dados

- b. (1.0) Indique as modificações necessárias no bloco de controle
- c. (1.0) Comprove o correto funcionamento das novas instruções com seu programa de teste.
- 6) (3.0) Implemente a chamada do sistema Syscall 49, que receba como argumentos: \$a0 o endereço do cartão SD, \$a1 endereço da memória e \$a2 a quantidade de bytes a serem transferidos, e retorne \$v0=0 em caso de sucesso e \$v0=1 em caso de erro. Documente a implementação no arquivo Mips.docx.

2016/1