

TRABALHO DE GRADUAÇÃO

RISC-V SiMPLE

Arthur de Matos Beggs

Brasília, Maio de 2021



UNIVERSIDADE DE BRASILIA

Faculdade de Tecnologia Curso de Graduação em Engenharia de Controle e Automação

TRABALHO DE GRADUAÇÃO

RISC-V SiMPLE

Arthur de Matos Beggs

Relatório submetido como requisito parcial de obtenção de grau de Engenheiro de Controle e Automação

Banca Examinadora

Prof. Marcus Vinicius Lamar, CIC/Un B ${\it Orientador}$	
Prof. Ricardo Pezzuol Jacobi, CIC/UnB Examinador Interno	
Prof. Marcelo Grandi Mandelli,CIC/UnB Examinador Interno	

Brasília, Maio de 2021

FICHA CATALOGRÁFICA

ARTHUR, DE MATOS BEGGS

RISC-V SiMPLE,

[Distrito Federal] 2021.

???, ???p., 297 mm (FT/UnB, Engenheiro, Controle e Automação, 2021). Trabalho de Graduação

- Universidade de Brasília. Faculdade de Tecnologia.

1. RISC-V

2. Verilog

3. FPGA

I. Mecatrônica/FT/UnB

II. Título (Série)

REFERÊNCIA BIBLIOGRÁFICA

BEGGS, ARTHUR DE MATOS, (2021). RISC-V SiMPLE. Trabalho de Graduação em Engenharia de Controle e Automação, Publicação FT.TG-n°???, Faculdade de Tecnologia, Universidade de Brasília, Brasília, DF, ???p.

CESSÃO DE DIREITOS

AUTOR: Arthur de Matos Beggs

TÍTULO DO TRABALHO DE GRADUAÇÃO: RISC-V SiMPLE.

GRAU: Engenheiro ANO: 2021

É concedida à Universidade de Brasília permissão para reproduzir cópias deste Trabalho de Graduação e para emprestar ou vender tais cópias somente para propósitos acadêmicos e científicos. O autor reserva outros direitos de publicação e nenhuma parte desse Trabalho de Graduação pode ser reproduzida sem autorização por escrito do autor.

Arthur de Matos Beggs

SHCGN 703 Bl G Nº 120, Asa Norte

70730-707 Brasília – DF – Brasil.

Dedicatória

Arthur de Matos Beggs

Agradecimentos

Arthur de Matos Beggs

RESUMO

Desenvolvimento e documentação de uma plataforma de ensino de arquitetura de computadores em Verilog sintetizável em FPGA, com foco em um processador com arquitetura do conjunto de instruções RISC-V implementado em três microarquiteturas para ser utilizado como recurso de laboratório na disciplina de Organização e Arquitetura de Computadores da Universidade de Brasília. A plataforma funciona nas FPGAs terasIC DE1-SoC disponíveis no laboratório da Universidade, possui periféricos de depuração como display dos registradores do processador na saída de vídeo, além de outros periféricos como drivers de áudio e vídeo para uma experiência mais completa de desenvolvimento, e permite que o processador seja substituído por implementações de diversas arquiteturas de 32 bits com certa facilidade.

Palavras Chave: RISC-V, Verilog, FPGA

ABSTRACT

Keywords: RISC-V, Verilog, FPGA

SUMÁRIO

1	$Introd\iota$	ıção	1
	1.1	Motivação	1
	1.2	POR QUE RISC-V?	1
	1.3	O PROJETO RISC-V SIMPLE	2
2	Revisão	o Teórica	3
	2.1	Arquitetura de Computadores	3
	2.1.1	Arquitetura MIPS	5
	2.1.2	Arquitetura ARM	5
	2.1.3	Arquitetura x86	5
	2.1.4	Arquitetura AMD64	5
	2.1.5	Arquitetura RISC-V	5
	2.1.5.1	Módulo Inteiro	6
	2.1.5.2	Extensões	6
	2.1.5.3	Arquitetura Privilegiada	6
	2.1.5.4	Formatos de Instruções	7
	2.1.5.5	Formatos de Imediatos	8
	2.2	Microarquiteturas	10
	2.2.1	Uniciclo	10
	2.2.2	Multiciclo	10
	2.2.3	PIPELINE	10
	2.3	Representação de Hardware	10
	2.3.1	VHDL	10
	2.3.2	Verilog	10
	2.4	SÍNTESE LÓGICA	10
	2.4.1	Análise e Síntese	10
	2.4.2	FITTING	10
	2.4.3	Timing Analyzer	10
	2.5	FIELD PROGRAMMABLE GATE ARRAYS	10
	2.5.1	Arquitetura Generalizada de uma FPGA	11
	2.5.2	ARQUITETURA DA FPGA CYCLONE V SoC	
	2.5.2.1	Adaptative Logic Modules	13
	2522	EMPEDDED MEMORY RIOCKS	12

	2.5.2.3	Phase-Locked Loops	13
	2.6	ESTADO DA ARTE DOS PROCESSADORES RISC-V	13
3	Sistema	a Proposto	14
	3.1	Implementação da Microarquitetura Uniciclo	15
	3.2	Implementação da Microarquitetura Multiciclo	17
	3.3	Implementação da Microarquitetura $Pipeline$ de 5 Estágios	18
4	Resulta	ndos	20
5	Conclus	sões	21
	5.1	Perspectivas Futuras	21
REFERÊNCIAS BIBLIOGRÁFICAS		22	
Anexos		23	
Ι	Descriç	ão do conteúdo do CD	24
II	Prograi	mas utilizados	25

LISTA DE FIGURAS

2.1	Abstração da arquitetura de um computador	4
2.2	Codificação de instruções de tamanho variável da arquitetura $RISC-V\dots$	5
2.3	Formatos de Instruções da ISA $\mathit{RISC-V}$	7
2.4	Formatos de Instruções da ISA MIPS32	7
2.5	Formação do Imediato de tipo I	8
2.6	Formação do Imediato de tipo S	8
2.7	Formação do Imediato de tipo B	8
2.8	Formação do Imediato de tipo U $$	9
2.9	Formação do Imediato de tipo J \dots	9
2.10	Formatos de Imediato da ISA MIPS32	9
2.11	Abstração da arquitetura de uma FPGA	11
2.12	Funcionamento da chave de interconexão	12
2.13	Arquitetura da FPGA Intel Cyclone V SoC	12
2.14	Diagrama de blocos de um ALM	13
3.1	Diagrama da implementação das ISAs RV32I e RV32IM na microarquitetura uniciclo.	15
3.2	Diagrama da implementação da ISA RV32IMF na microarquitetura uniciclo	16
3.3	Diagrama da implementação das ISAs RV32I e RV32IM na microarquitetura mul-	
	ticiclo.	17
3.4	Diagrama da implementação da ISA RV32IMF na microarquitetura multiciclo	17
3.5	Diagrama da implementação das ISAs RV32I e RV32IM na microarquitetura pipe -	
	line de 5 estágios	18
3.6	Diagrama da implementação da ISA RV32IMF na microarquitetura $\mathit{pipeline}$ de 5	
	estágios	19

LISTA DE TABELAS

LISTA DE SÍMBOLOS

Siglas

ASIC	Circuito Integrado de Aplicação Específica — Application Specific Integrated
	Circuit
BSD	Distribuição de Software de Berkeley — Berkeley Software Distribution
CISC	Computador com Conjunto de Instruções Complexo — Complex Instruction
	Set Computer
CSR	Registradores de Controle e Estado — Control and Status Registers
DSP	Processamento Digital de Sinais — Digital Signal Processing
FPGA	Arranjo de Portas Programáveis em Campo — Field Programmable Gate Array
hart	hardware thread
ISA	Arquitetura do Conjunto de Instruções — Instruction Set Architecture
MIPS	Microprocessador sem Estágios Intertravados de Pipeline — Microprocessor
	without Interlocked Pipeline Stages
OAC	Organização e Arquitetura de Computadores
PC	Contador de Programa — Program Counter
PLL	Malha de Captura de Fase — Phase-Locked Loop
RISC	Computador com Conjunto de Instruções Reduzido — $Reduced\ Instruction\ Set$
	Computer
SDK	Conjunto de Programas de Desenvolvimento — Software Development Kit
SoC	Sistema em um Chip — System on Chip
SiMPLE	Ambiente de Aprendizado Uniciclo, Multiciclo e $Pipeline$ — $Single-cycle\ Mul-$
	ticycle Pipeline Learning Environment
RAS	Pilha de Endereços de Retorno — Return Address Stack

Capítulo 1

Introdução

1.1 Motivação

O mercado de trabalho está a cada dia mais exigente, sempre buscando profissionais que conheçam as melhores e mais recentes ferramentas disponíveis. Além disso, muitos universitários se sentem desestimulados ao estudarem assuntos desatualizados e com baixa possibilidade de aproveitamento do conteúdo no mercado de trabalho. Isso alimenta o desinteresse pelos temas abordados e, em muitos casos, leva à evasão escolar. Assim, é importante renovar as matérias com novas tecnologias e tendências de mercado sempre que possível, a fim de instigar o interesse dos discentes e formar profissionais mais capacitados e preparados para as demandas da atualidade.

Até recentemente, a disciplina de Organização e Arquitetura de Computadores da Universidade de Brasília era ministrada em todas as turmas utilizando a arquitetura MIPS32. Apesar da arquitetura MIPS32 ainda ter grande força no meio acadêmico (em boa parte devido a sua simplicidade e extensa bibliografia), sua aplicação na indústria tem diminuído consideravelmente na última década.

Embora a curva de aprendizagem de linguagens assembly de alguns processadores RISC seja relativamente baixa para quem já conhece o assembly MIPS32, aprender uma arquitetura atual traz o benefício de conhecer o estado da arte da organização e arquitetura de computadores.

Hoje, a disciplina também é ministrada na arquitetura ARM, bem como na $ISA\ RISC-V$, desenvolvida na Divisão de Ciência da Computação da Universidade da Califórnia - Berkeley, e será o objeto de estudo desse trabalho.

1.2 Por que RISC-V?

A ISA RISC-V (lê-se "risk-five") é uma arquitetura open source [1] com licença BSD, o que permite o seu livre uso para quaisquer fins, sem distinção de se o trabalho possui código-fonte aberto ou proprietário. Tal característica possibilita que grandes fabricantes utilizem a arquitetura para criar seus produtos, mantendo a proteção de propriedade intelectual sobre seus métodos de

implementação e quaisquer subconjuntos de instruções não-standard que as empresas venham a produzir, o que estimula investimentos em pesquisa e desenvolvimento.

Empresas como Google, IBM, AMD, Nvidia, Hewlett Packard, Microsoft, Qualcomm e Western Digital são algumas das fundadoras e investidoras da RISC-V Foundation, órgão responsável pela governança da arquitetura. Isso demonstra o interesse das gigantes do mercado no sucesso e disseminação da arquitetura.

A licença também permite que qualquer indivíduo produza, distribua e até mesmo comercialize sua própria implementação da arquitetura sem ter que arcar com *royalties*, sendo ideal para pesquisas acadêmicas, *startups* e até mesmo *hobbyistas*.

O conjunto de instruções foi desenvolvido tendo em mente seu uso em diversas escalas: sistemas embarcados, *smartphones*, computadores pessoais, servidores e supercomputadores, o que permitirá maior reuso de *software* e maior integração de *hardware*.

Outro fator que estimula o uso do RISC-V é a modernização dos livros didáticos. A nova versão do livro utilizado em OAC, Organização e Projeto de Computadores, de David Patterson e John Hennessy, utiliza a ISA RISC-V.

Além disso, com a promessa de se tornar uma das arquiteturas mais utilizadas nos próximos anos, utilizar o RISC-V como arquitetura da disciplina de OAC se mostra a escolha ideal no momento.

1.3 O Projeto RISC-V SiMPLE

O projeto RISC-V SiMPLE (Single-cycle Multicycle Pipeline Learning Environment) consiste no aprimoramento e documentação do processador com conjunto de instruções RISC-V, sintetizável em FPGA e com hardware descrito em Verilog utilizado como material de laboratório de uma das turmas da disciplina de OAC. O objetivo é ter uma plataforma de testes e simulação bem documentada e com o mínimo de bugs para servir de referência na disciplina. O projeto implementa três microarquiteturas que podem ser escolhidas a tempo de síntese: uniciclo, multiciclo e pipeline, todas as três com um hart e caminho de dados de 32 bits.

Os processadores contém o conjunto de instruções I (para operações com inteiros, sendo o único módulo com implementação mandatória pela arquitetura) e as extensões standard M (para multiplicação e divisão de inteiros) e F (para ponto flutuante com precisão simples conforme o padrão IEEE 754 com revisão de 2008). O projeto não implementa as extensões D (ponto flutuante de precisão dupla) e A (operações atômicas de sincronização), e com isso o soft core desenvolvido não pode ser definido como de propósito geral, G (que deve conter os módulos I, M, A, F e D). Assim, pela nomenclatura da arquitetura, os processadores desenvolvidos são do tipo RV32IMF.

O projeto também contempla traps, interrupções, exceções, CSRs, chamadas de sistema e outras funcionalidades de nível privilegiado da arquitetura [2].

Capítulo 2

Revisão Teórica

2.1 Arquitetura de Computadores

Para nos comunicarmos, necessitamos de uma linguagem, e no caso dos brasileiros, essa linguagem é o português. Como toda linguagem, o português possui sua gramática e dicionário que lhe dá estrutura e sentido. Línguas humanas como o português, inglês e espanhol são chamadas de linguagens naturais, e evoluíram naturalmente a partir do uso e repetição. [3]

Por causa da excelente capacidade de interpretação e adaptação da mente humana, somos capazes de criar e entender novos dialetos que não seguem as regras formais das linguagens naturais que conhecemos. Porém, fora da comunicação casual é importante e às vezes obrigatório que nos expressemos sem ambiguidade. Línguas artificiais como a notação matemática e linguagens de programação possuem semântica e sintaxe mais rígidas para garantir que a mensagem transmitida seja interpretada da maneira correta. Sem essa rigidez, os computadores de hoje não seriam capazes de entender nossos comandos.

Para a comunicação com o processador de um computador, utilizamos mensagens chamadas de instruções, e o conjunto dessas instruções é chamado de Arquitetura do Conjunto de Instruções (ISA). Um processador só é capaz de entender as mensagens que obedecem as regras semânticas e sintáticas de sua ISA, e qualquer instrução que fuja das suas regras causará um erro de execução ou realizará uma tarefa diferente da pretendida. A linguagem de máquina é considerada de baixo nível pois apresenta pouca ou nenhuma abstração em relação à arquitetura.

As instruções são passadas para o processador na forma de código de máquina, sequências de dígitos binários que correspondem aos níveis lógicos do circuito. Para melhorar o entendimento do código e facilitar o desenvolvimento, uma outra representação é utilizada, o assembly. Um código assembly é transformado em código de máquina por um programa montador, (assembler), e o processo inverso é realizado por um disassembler. As linguagens assembly, dependendo do assembler utilizado, permitem o uso de macros de substituição e pseudo instruções (determinadas instruções que não existem na ISA que são expandidas em instruções válidas pelo montador) e são totalmente dependentes da arquitetura do processador, o que normalmente impede que o mesmo código seja executado em arquiteturas diferentes.

A Figura 2.1 é uma representação simplificada de um processador. A unidade de controle lê uma instrução da memória e a decodifica; o circuito de lógica combinacional lê os dados dos registradores, entrada e memória conforme necessário, executa a instrução decodificada e escreve no banco de registradores, na memória de dados ou na saída se for preciso; a unidade de controle lê uma nova instrução e o ciclo se repete até o fim do programa. A posição de memória da instrução que está sendo executada fica armazenada em um registrador especial chamado de Contador de Programa (PC). Algumas instruções modificam o PC condicionalmente ou diretamente, criando a estrutura para saltos, laços e chamada/retorno de funções.




Figura 2.1: Abstração da arquitetura de um computador. [4]

Historicamente, as arquiteturas são divididas em *ISAs RISC* e *CISC*. Na atualidade, a diferença entre elas é que as *ISAs RISC* acessam a memória por instruções de *load/store*, enquanto as *CISC* podem acessar a memória diretamente em uma instrução de operação lógica ou aritmética.

Algumas arquiteturas RISC notáveis são a RISC-V, objeto de estudo desse trabalho, a ARM e a MIPS. Quanto às CISC, a x86 e sua extensão de 64 bits, a AMD64, são as mais conhecidas.

- 2.1.1 Arquitetura MIPS
- 2.1.2 Arquitetura ARM
- 2.1.3 Arquitetura x86
- 2.1.4 Arquitetura AMD64

2.1.5 Arquitetura RISC-V

A ISA RISC-V é uma arquitetura modular, sendo o módulo base de operações com inteiros mandatório em qualquer implementação. Os demais módulos são extensões de uso opcional. A arquitetura não suporta branch delay slots e aceita instruções de tamanho variável. A codificação das instruções de tamanho variável é mostrada na Figura 2.2. As instruções presentes no módulo base correspondem ao mínimo necessário para emular por software as demais extensões (com exceção das operações atômicas).




Figura 2.2: Codificação de instruções de tamanho variável da arquitetura RISC-V

A nomenclatura do conjunto de instruções implementado segue a seguinte estrutura:

- As letras "RV";
- A largura dos registradores do módulo Inteiro;
- A letra "I" representando a base Inteira. Caso o subconjunto Embarcado (*Embedded*) seja implementado, substitui-se pela letra "E";
- Demais letras identificadoras de módulos opcionais.

Assim, uma implementação com registradores de 32 bits somente com o módulo base de Inteiros é denominado "RV32I".

2.1.5.1 Módulo Inteiro

O módulo Inteiro é o módulo base da arquiterura. O design de sua especificação visa reduzir o hardware necesário para uma implementação mínima, bem como ser um alvo de compilação satisfatório.

Diferente de outras arquiteturas como a ARM, as instruções de multiplicação e divisão não fazem parte do conjunto básico uam vez que necessitam de circuito especializado e por isso encarecem o desenvolvimento e produção dos processadores.

Para sistemas embarcados com restrições mais severas de tamanho, custo, potência, etc o módulo base I pode ser substituído por um *subset*, o módulo E. Porém, nenhuma das demais extensões pode ser usada em conjunto com o módulo E.

2.1.5.2 Extensões

- **2.1.5.2.1** Extensão M A extensão M implementa as operações de multiplicação e divisão de números inteiros.
- **2.1.5.2.2** Extensão A A extensão A implementa instruções de acesso atômico a memória. Instruções atômicas mantém a coerência da memória em sistemas preemptivos e paralelos.
- **2.1.5.2.3** Extensão F A extensão F implementa as isntruções de ponto flutuante IEEE 754 de precisão simples, bem como o banco de registradores especializado para operações com ponto flutuante.
- **2.1.5.2.4** Extensão D A extensão D implementa as instruções de ponto flutuante IEEE 754 de precisão dupla. Ela é um incremento à extensão F, sendo esta de implementação obrigatória para se poder implementar a extensão D.
- **2.1.5.2.5** Outras Extensões Outras extensões são previstas na especificação da arquitetura, e.g. a extensão C para instruções comprimidas (16 bits).

A arquitetura prevê a expansão de extensões, com alguns *opcodes* sendo reservados para essa finalidade. Desse modo, instruções proprietárias e/ou customisadas podem ser adicionadas.

2.1.5.3 Arquitetura Privilegiada

Para a ISA RISC-V, existem quatro níveis de privilégio de acesso, sendo eles o de usuário

(módulo I e extensões), de máquina (syscalls) de supervisor (sistema operacional) e hipervisor (virtualização).

2.1.5.4 Formatos de Instruções

As instruções da arquitetura podem ser separadas em subgrupos de acordo com os operadores necessários para o processador interpretá-la. A Figura 2.3 apresenta os formatos das instruções do módulo I da *ISA RISC-V*, e, para efeitos de comparação, a Figura 2.4 mostra os formatos de instruções equivalentes na arquitetura MIPS32.




Figura 2.3: Formatos de Instruções da $ISA\ RISC-V$




Figura 2.4: Formatos de Instruções da ISA MIPS32

2.1.5.5 Formatos de Imediatos

Os imediatos são operandos descritos na própria instrução em vez de estar contido em um registrador. Como os operandos necessitam ter a mesma largura que o banco de registradores, algumas regras são utilizadas para gerar os operandos imediatos. As figuras a seguir mostram a formação de cada tipo de imediato dos formatos da Figura 2.3.




Figura 2.5: Formação do Imediato de tipo I




Figura 2.6: Formação do Imediato de tipo S




Figura 2.7: Formação do Imediato de tipo B




Figura 2.8: Formação do Imediato de tipo U




Figura 2.9: Formação do Imediato de tipo J

Para efeitos comparativos, a Figura $2.10~{\rm mostra}$ a formação de imediatos na arquitetura MIPS32.




Figura 2.10: Formatos de Imediato da ISA MIPS32

2.2 Microarquiteturas

- 2.2.1 Uniciclo
- 2.2.2 Multiciclo
- 2.2.3 Pipeline
- 2.3 Representação de Hardware
- 2.3.1 VHDL
- 2.3.2 Verilog
- 2.4 Síntese Lógica
- 2.4.1 Análise e Síntese
- 2.4.2 Fitting
- 2.4.3 Timing Analyzer

2.5 Field Programmable Gate Arrays

Field Programmable Gate Arrays (FPGAs) são circuitos integrados que permitem o desenvolvimento de circuitos lógicos reconfiguráveis. Por serem reprogramáveis, as FPGAs geram uma grande economia em tempo de desenvolvimento e em custos como os de prototipagem, validação e manufatura do projeto em relação aos circuitos de aplicações específicas, os ASICs, e aos projetos full-custom. As FPGAs podem ser tanto o passo intermediário no projeto de um ASIC ou full-custom quanto o meio final do projeto quando a reconfigurabilidade e os preços muito mais acessíveis forem fatores importantes.

Cada fabricante de *FPGAs* possui seus *softwares* de desenvolvimento, ou *SDKs*. A indústria de *hardware* é extremamente protecionista com sua propriedade intelectual, sendo a maioria dessas ferramentas de código proprietário. Para a Intel Altera®, essa plataforma é o Quartus Prime®.

FPGAs mais modernas possuem, além do arranjo de portas lógicas, blocos de memória, PLLs, DSPs e SoCs. Os blocos de memória internos funcionam como a memória cache de um microprocessador, armazenando os dados próximo ao seu local de processamento para diminuir a latência. Os PLLs permitem criar sinais de clock com diversas frequências a partir de um relógio de referência, e podem ser reconfigurados a tempo de execução. DSPs são responsáveis pelo processamento de sinais analógicos discretizados, e podem ser utilizados como multiplicadores de baixa latência. Já os SoCs são microprocessadores como os ARM® presentes em celulares, e são capazes de

executar sistemas operacionais como o Linux.

Além de disponíveis na forma de chips para a integração com placas de circuito impresso customizadas, as FPGAs possuem kits de desenvolvimento com diversos periféricos para auxiliar no processo de criação de soluções. Esses kits são a principal ferramenta de aprendizagem no universo dos circuitos reconfiguráveis. No Laboratório de Informática da UnB, as placas $terasIC\ DE1-SoC$ com a $FPGA\ Intel \ Cyclone\ V\ SoC$ estão disponíveis para os alunos de OAC desenvolverem seus projetos.

2.5.1 Arquitetura Generalizada de uma FPGA

De forma genérica, uma FPGA possui blocos lógicos, chaves de interconexão, blocos de conexão direta e portas de entrada e saída, conforme apresentado na Figura 2.11.




Figura 2.11: Abstração da arquitetura de uma FPGA. [5]

Os blocos lógicos possuem *lookup tables*, registradores, somadores e multiplexadores. É neles que a lógica reconfigurável é implementada.

Já as chaves de interconexão são responsáveis por conectar os diversos blocos da FPGA. A Figura 2.12 exemplifica como é feito o roteamento da malha de interconexão. Os blocos de conexão direta são um tipo especial de chave de interconexão, e sua função é ligar blocos lógicos adjacentes.

Por fim, as portas de entrada e saída conectam a FPGA ao "mundo externo" e.g. drivers de áudio e vídeo.




Figura 2.12: Funcionamento da chave de interconexão. [6]

2.5.2 Arquitetura da FPGA Cyclone V SoC

A Figura 2.13 apresenta a arquitetura da FPGA Cyclone V SoC.




Figura 2.13: Arquitetura da FPGA Altera Cyclone V SoC Fonte: Intel

2.5.2.1 Adaptative Logic Modules




Figura 2.14: Diagrama de blocos de um ALM Fonte: Intel

2.5.2.2 Embedded Memory Blocks

2.5.2.3 Phase-Locked Loops

2.6 Estado da Arte dos processadores RISC-V

Capítulo 3

Sistema Proposto

O sistema proposto consiste em um soft-core da ISA RISC-V de 32 bits com as extensões I, M e F, podendo ser sintetizado nas versões RV32I, RV32IM ou RV32IMF. A extensão Zicsr com os Registradores de Controle e Estado (CSR) é parcialmente implementada em todas as três configurações.

Cada uma das combinações da *ISA* pode ser realizada em três microarquiteturas diferentes: unicicilo, multiciclo ou *pipeline* de cinco estágios. Assim, o processador pode ser sintetizado em nove combinações diferentes.

O projeto utiliza a placa de desenvolvimento $terasIC\ DE1$ -SoC contendo diversos periféricos e um $SoC\ Intel\ Altera\ Cyclone-V$. Vários dos periféricos presentes na plataforma tem controladores implementados com Entradas e Saídas Mapeadas em Memória (MMIO) para que o soft-core possa utilizá-los. A síntese dos controladores desses periféricos, como a saída de vídeo, entrada de teclado e barramento RS-232 é opcional.

O trabalho também é organizado de forma a facilitar a migração para placas de desenvolvimento diferentes da *DE1-SoC* ou trocar o *soft-core* desenvolvido por outra implementação, independente da sua *ISA*. Todas as opções de configuração estão presentes em um único arquivo, centralizando as opções de customização do sistema gerado.

3.1 Implementação da Microarquitetura Uniciclo




Figura 3.1: Diagrama da implementação das ISAs RV32I e RV32IM na microarquitetura uniciclo.




Figura 3.2: Diagrama da implementação da ISA RV32IMF na microarquitetura uniciclo.

3.2 Implementação da Microarquitetura Multiciclo




Figura 3.3: Diagrama da implementação das ISAs RV32I e RV32IM na microarquitetura multiciclo.




Figura 3.4: Diagrama da implementação da ISA RV32IMF na microarquitetura multiciclo.

3.3 Implementação da Microarquitetura Pipeline de 5 Estágios



Figura 3.5: Diagrama da implementação das ISAs RV32I e RV32IM na microarquitetura pipeline de 5 estágios.



Figura 3.6: Diagrama da implementação da ISA RV32IMF na microarquitetura pipeline de 5 estágios.

Capítulo 4

Resultados

Capítulo 5

Conclusões

5.1 Perspectivas Futuras

REFERÊNCIAS BIBLIOGRÁFICAS

- [1] WATERMAN, A. et al. The RISC-V Instruction Set Manual, Volume I: User-Level ISA Version 20191213. 2019.
- [2] WATERMAN, A. et al. The RISC-V Instruction Set Manual, Volume II: Privileged Architecture Version 20190608, 2019.
- [3] LYONS, J. Natural language and universal grammar. Cambridge England New York: Cambridge University Press, 1991. ISBN 9780521246965.
- [4] LAMBTRON. Block diagram of a basic computer with uniprocessor CPU. (CC BY-SA 4.0). 2015. Disponível em: https://en.wikipedia.org/wiki/File:ABasicComputer.gif.
- [5] COLLEGE, A.; DOYLE, C.; RYNNING, A. FPGA Flexible Architecture Olin College of Engineering. Disponível em: http://ca.olin.edu/2005/fpga_dsp/images/fpga001.jpg.
- [6] STANNERED. Switch Box. Disponível em: https://en.wikipedia.org/wiki/File:Switch_box.svg.

ANEXOS

I. DESCRIÇÃO DO CONTEÚDO DO CD

Descrever CD.

II. PROGRAMAS UTILIZADOS

Quais programas foram utilizados?