



**INSTITUTO
FEDERAL**

Santa Catarina

Câmpus
São José

Implementação de FSM para Calculadora

Dispositivos Lógicos Programáveis II

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

08 de Agosto de 2024

Engenharia de Telecomunicações - IFSC-SJ

Sumário

1. Introdução:	3
2. Implementação ASM da FSM:	3
3. Implementação em VHDL:	4
3.1. Implementação do VHDL da FSM para controle:	5
3.2. Implementação do VHDL datapath da calculadora:	5
3.3. Instânciação dos componentes e conexão dos sinais:	6
3.4. Teste dos sinais:	7
3.4.1. Teste da FSM:	7
3.4.2. Teste do Datapath:	7
3.5. Aplicação na placa FPGA:	8
3.6. Códigos utilizados:	10
3.6.1. Datapath:	10
3.6.2. FSM:	13
3.6.3. Topo:	14
3.6.4. Registrador:	16
3.6.5. bcd2ssd:	17
3.6.6. bin2bcd:	17
4. Conclusão:	18

1. Introdução:

O objetivo deste relatório consiste na implementação de uma calculadora utilizando uma Máquina de Estados Finitos (FSM) para controle do datapath. A calculadora deve ser capaz de realizar operações de soma, subtração, adição de 1 e subtração de 1.

2. Implementação ASM da FSM:

A primeira etapa do projeto é em montar o diagrama ASM da FSM que será responsável por controlar a calculadora. A Figura 1 apresenta o diagrama ASM da FSM que será implementada.

Figure 1: Elaborada pelo Autor




Diagrama ASM da FSM

A FSM é dividida em 4 estados, sendo eles:

- **Idle:** Estado inicial da máquina, onde ela fica em loop aguardando um pulso de “Enter” para iniciar a operação.
- **Operando1:** Estado após “idle”, onde a máquina lê habilita o datapath para leitura do primeiro operando utilizando o sinal “Enable1”.

Neste ponto, o estado também valida a operação a se realizada através de um vetor de 2bits, sendo possível aplicar 00, 01, 10 e 11, oque corresponde respectivamente á soma, subtração, adição+1 e subtração-1.

Nesta verificação, apenas o bit mais significativo 0X é utilizado, pois o bit de maior ordem define se a operação precisará ou não de um segundo operando.

Após a verificação, caso o valor do bit mais significativo seja “0” a máquina irá para o estado “Operando2”, caso seja “1” a máquina irá para o estado “Resultado”.

- **Operando2:** Estado onde a máquina fica em loop aguardando o segundo pulso de “Enter”, para receber o segundo operando.
- **Resultado:** Estado onde a máquina lê habilita o datapath para processamento do resultado utilizando o sinal “Enable2”.

3. Implementação em VHDL:

Uma vez com o diagrama ASM da FSM pronto, é necessário implementar o código VHDL que irá controlar o datapath da calculadora. Além do datapath propriamente. Desta forma, iniciaremos com a implementação da FSM.

Note que uma vez com o código implementado, o diagrama FSM obtido no simulador é análogo ao diagrama FSM obtido no diagrama ASM.

Figure 2: Elaborada pelo Autor




Diagrama ASM da FSM

3.1. Implementação do VHDL da FSM para controle:

A implementação da FSM consiste no recebimento de sinais específicos de entrada, e a partir do estado atual e dos sinais recebidos a máquina decide para qual estado irá, e neste, qual saídas devem ser ativadas.

Figure 3: Elaborada pelo Autor




Diagrama ASM da FSM

3.2. Implementação do VHDL datapath da calculadora:

Em seguida, realizamos o desenvolvimento do datapath da calculadora. O datapath da calculadora é responsável por realizar as operações de soma, subtração, adição de 1 e subtração de 1 propriamente ditas.

Esse circuito opera recebendo os sinais de controle da FSM, e a partir destes sinais, realiza as operações de acordo com o que foi solicitado.

Abaixo podemos ver o RTL correspondente ao datapath da calculadora:

Figure 4: Elaborada pelo Autor




Diagrama ASM da FSM

3.3. Instânciação dos componentes e conexão dos sinais:

Em seguida, com os códigos da FSM e do datapath prontos, é necessário instanciar os componentes e conectar os sinais.

O objetivo da conexão é permitir que a FSM envie os sinais de controle necessários para o datapath operar corretamente, conforme a ilustração abaixo:

Figure 5: Elaborada pelo Autor




Diagrama ASM da FSM

Note que tanto a FSM quanto o datapath recebem sinais vindo das entradas para a passagem de dados. Porém, os dados voltados para a operação e mudança de estado passam pela FSM, enquanto os dados em si são encaminhados diretamente para o datapath.

Também podemos ver de maneira mais detalhada as conexões da FSM utilizando o diagrama de tecnologia abaixo:

Figure 6: Elaborada pelo Autor




Diagrama ASM da FSM


3.4. Teste dos sinais:

Na sequência, realizamos o teste dos sinais de entrada e saída da FSM e do datapath para garantir que a calculadora está operando corretamente.

3.4.1. Teste da FSM:

Inicialmente realizamos o teste dos sinais de entrada e saída da FSM, criando um .do para simulação no ModelSim, conforme ilustrado abaixo:

Figure 7: Elaborada pelo Autor




Teste dos sinais de entrada e saída da FSM

Com isso, analisamos as entradas aplicadas e os resultados obtidos, garantindo que a FSM está operando corretamente.

3.4.2. Teste do Datapath:

Na sequência, realizamos o teste dos sinais de entrada e saída do datapath, criando um .do para simulação no ModelSim, conforme ilustrado abaixo:

Figure 8: Elaborada pelo Autor



Teste dos sinais de entrada e saída do Datapath

Com isso, analisamos as entradas aplicadas e os resultados obtidos, garantindo que o datapath está operando corretamente.

3.5. Aplicação na placa FPGA:

Por fim, realizamos a aplicação do código na placa FPGA para verificar o funcionamento da calculadora na placa DE-115, para isso, configuramos um arquivo .qsf contendo a pinagem a ser aplicada na placa e realizamos o upload para a mesma:

Figure 9: Elaborada pelo Autor




Diagrama ASM da FSM

Sessão do arquivo .qsf utilizada, onde é feita a conexão dos pinos da placa com os sinais do datapath e da FSM:

```
1 set_global_assignment -name FAMILY "Cyclone IV E"
2 set_global_assignment -name DEVICE EP4CE115F29C7
```



```

3 set_global_assignment -name TOP_LEVEL_ENTITY topo
4 set_global_assignment -name ORIGINAL_QUARTUS_VERSION 20.1.1
5 set_global_assignment -name PROJECT_CREATION_TIME_DATE "08:04:36 JULY 23,
  2024"
6 set_global_assignment -name LAST_QUARTUS_VERSION "20.1.1 Standard Edition"
7 set_global_assignment -name PROJECT_OUTPUT_DIRECTORY output_files
8 set_global_assignment -name MIN_CORE_JUNCTION_TEMP 0
9 set_global_assignment -name MAX_CORE_JUNCTION_TEMP 85
10 set_global_assignment -name ERROR_CHECK_FREQUENCY_DIVISOR 1
11 set_global_assignment -name NOMINAL_CORE_SUPPLY_VOLTAGE 1.2V
12 set_global_assignment -name EDA_SIMULATION_TOOL "ModelSim-Altera (VHDL)"
13 set_global_assignment -name EDA_TIME_SCALE "1 ps" -section_id
  eda_simulation
14 set_global_assignment -name EDA_OUTPUT_DATA_FORMAT VHDL -section_id
  eda_simulation
15 set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id
  eda_board_design_timing
16 set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id
  eda_board_design_symbol
17 set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id
  eda_board_design_signal_integrity
18 set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id
  eda_board_design_boundary_scan
19 set_global_assignment -name VHDL_FILE bin2bcd.vhd
20 set_global_assignment -name VHDL_FILE bcd2ssd.vhd
21 set_global_assignment -name VHDL_FILE fsm.vhd
22 set_global_assignment -name VHDL_FILE datapath.vhd
23 set_global_assignment -name VHDL_FILE topo.vhd
24 set_global_assignment -name VHDL_FILE registrador.vhd
25 set_global_assignment -name POWER_PRESET_COOLING_SOLUTION "23 MM HEAT SINK
  WITH 200 LFPM AIRFLOW"
26 set_global_assignment -name POWER_BOARD_THERMAL_MODEL "NONE (CONSERVATIVE)"
27 set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id Top
28 set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL
  PLACEMENT_AND_ROUTING -section_id Top
29 set_global_assignment -name PARTITION_COLOR 16764057 -section_id Top
30
31 set_location_assignment PIN_G18 -to HEX0[0]
32 set_location_assignment PIN_F22 -to HEX0[1]
33 set_location_assignment PIN_E17 -to HEX0[2]
34 set_location_assignment PIN_L26 -to HEX0[3]
35 set_location_assignment PIN_L25 -to HEX0[4]
36 set_location_assignment PIN_J22 -to HEX0[5]
37 set_location_assignment PIN_H22 -to HEX0[6]
38 set_location_assignment PIN_M24 -to HEX1[0]
39 set_location_assignment PIN_Y22 -to HEX1[1]
40 set_location_assignment PIN_W21 -to HEX1[2]
41 set_location_assignment PIN_W22 -to HEX1[3]
42 set_location_assignment PIN_W25 -to HEX1[4]
43 set_location_assignment PIN_U23 -to HEX1[5]
44 set_location_assignment PIN_U24 -to HEX1[6]
45 set_location_assignment PIN_AA25 -to HEX2[0]
46 set_location_assignment PIN_AA26 -to HEX2[1]
47 set_location_assignment PIN_Y25 -to HEX2[2]
48 set_location_assignment PIN_W26 -to HEX2[3]
49 set_location_assignment PIN_Y26 -to HEX2[4]

```

```

50 set_location_assignment PIN_W27 -to HEX2[5]
51 set_location_assignment PIN_W28 -to HEX2[6]
52 set_location_assignment PIN_V21 -to HEX3[0]
53 set_location_assignment PIN_U21 -to HEX3[1]
54 set_location_assignment PIN_AB20 -to HEX3[2]
55 set_location_assignment PIN_AA21 -to HEX3[3]
56 set_location_assignment PIN_AD24 -to HEX3[4]
57 set_location_assignment PIN_AF23 -to HEX3[5]
58 set_location_assignment PIN_Y19 -to HEX3[6]
59
60 set_location_assignment PIN_M23 -to KEY[0]
61 set_location_assignment PIN_M21 -to KEY[1]
62 set_instance_assignment -name IO_STANDARD "2.5 V" -to KEY[0]
63 set_instance_assignment -name IO_STANDARD "2.5 V" -to KEY[1]
64
65 set_location_assignment PIN_Y2 -to CLOCK_50
66 set_instance_assignment -name IO_STANDARD "3.3-V LVTTTL" -to CLOCK_50

```

3.6. Códigos utilizados:

3.6.1. Datapath:

O código do datapath é responsável por realizar as operações de soma, subtração, adição de 1 e subtração de 1, conforme ilustrado abaixo:

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3  USE ieee.numeric_std.ALL;
4
5  ENTITY datapath IS
6      PORT (
7          operandos : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
8          reset      : IN STD_LOGIC;
9          clk        : IN STD_LOGIC;
10         enter      : IN STD_LOGIC;
11         enable_1    : IN STD_LOGIC;
12         selecao     : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
13         enable_2    : IN STD_LOGIC;
14
15         disp0       : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
16         disp1       : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
17         disp2       : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
18         bin         : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
19     );
20 END ENTITY;
21 ARCHITECTURE datapath_arch OF datapath IS
22     COMPONENT registrador IS
23         GENERIC (
24             N : INTEGER := 7
25         );
26         PORT (
27             d : IN STD_LOGIC_VECTOR(N DOWNTO 0);
28             clk : IN STD_LOGIC;
29             en : IN STD_LOGIC;
30             q : OUT STD_LOGIC_VECTOR(N DOWNTO 0)

```

```

31     );
32 END COMPONENT;
33
34 COMPONENT bin2bcd IS
35     GENERIC (N : POSITIVE := 16);
36     PORT (
37         clk, reset : IN STD_LOGIC;
38         binary_in : IN STD_LOGIC_VECTOR(N - 1 DOWNT0 0);
39         bcd0, bcd1, bcd2, bcd3, bcd4 : OUT STD_LOGIC_VECTOR(3 DOWNT0 0)
40     );
41 END COMPONENT;
42
43 COMPONENT bcd2ssd IS
44     PORT (
45         bcd : IN STD_LOGIC_VECTOR(3 DOWNT0 0);
46         ssd_out : OUT STD_LOGIC_VECTOR(6 DOWNT0 0);
47         ac_ccn : IN STD_LOGIC
48     );
49 END COMPONENT;
50
51 SIGNAL a, b : STD_LOGIC_VECTOR (7 DOWNT0 0);
52 SIGNAL res : STD_LOGIC_VECTOR(7 DOWNT0 0);
53 SIGNAL res_bcd : STD_LOGIC_VECTOR(12 DOWNT0 0);
54
55 SIGNAL q_ssd_0 : STD_LOGIC_VECTOR(7 DOWNT0 0);
56 SIGNAL q_ssd_1 : STD_LOGIC_VECTOR(7 DOWNT0 0);
57 SIGNAL q_ssd_2 : STD_LOGIC_VECTOR(7 DOWNT0 0);
58 BEGIN
59
60     registrador_operandos : registrador
61     GENERIC MAP(
62         N => 7
63     )
64     PORT MAP(
65         d => operandos,
66         clk => clk,
67         en => enable_1,
68         q => a
69     );
70     b <= operandos;
71
72     WITH selecao SELECT
73         res <=
74             STD_LOGIC_VECTOR(UNSIGNED(a) + UNSIGNED(b)) WHEN "00",
75             STD_LOGIC_VECTOR(UNSIGNED(a) - UNSIGNED(b)) WHEN "01",
76             STD_LOGIC_VECTOR(UNSIGNED(a) + 1) WHEN "10",
77             STD_LOGIC_VECTOR(UNSIGNED(a) - 1) WHEN OTHERS;
78
79     r_res_inst : registrador
80     GENERIC MAP(
81         N => 7
82     )
83     PORT MAP(
84         d => res,
85         clk => clk,
86         en => enable_2,
87         q => bin
88     );

```

```

89
90     bin2bcd_inst : bin2bcd
91     GENERIC MAP(
92         N => 12
93     )
94     PORT MAP(
95         clk => clk,
96         reset => reset,
97         binary_in => "0000" & res,
98         bcd0 => res_bcd(3 DOWNT0 0),
99         bcd1 => res_bcd(7 DOWNT0 4),
100        bcd2 => res_bcd(11 DOWNT0 8),
101        bcd3 => OPEN,
102        bcd4 => OPEN
103    );
104
105    -- Display unidade
106
107    r_ssd0_inst : registrador
108    GENERIC MAP(
109        N => 7
110    )
111    PORT MAP(
112        d => "0000" & res_bcd(3 DOWNT0 0),
113        clk => clk,
114        en => enable_2,
115        q => q_ssd_0
116    );
117
118    bcd2ssd_inst0 : bcd2ssd
119    PORT MAP(
120        bcd => q_ssd_0(3 DOWNT0 0),
121        ssd_out => disp0,
122        ac_ccn => '1'
123    );
124
125    -- Display dezena
126
127    r_ssd1_inst : registrador
128    GENERIC MAP(
129        N => 7
130    )
131    PORT MAP(
132        d => "0000" & res_bcd(7 DOWNT0 4),
133        clk => clk,
134        en => enable_2,
135        q => q_ssd_1
136    );
137
138    bcd2ssd_inst1 : bcd2ssd
139    PORT MAP(
140        bcd => q_ssd_1(3 DOWNT0 0),
141        ssd_out => disp1,
142        ac_ccn => '1'
143    );
144
145    -- Display centena
146

```

```

147     r_ssd2_inst : registrador
148     GENERIC MAP(
149         N => 7
150     )
151     PORT MAP(
152         d => "0000" & res_bcd(11 DOWNT0 8),
153         clk => clk,
154         en => enable_2,
155         q => q_ssd_2
156     );
157
158     bcd2ssd_inst2 : bcd2ssd
159     PORT MAP(
160         bcd => q_ssd_2(3 DOWNT0 0),
161         ssd_out => disp2,
162         ac_ccn => '1'
163     );
164
165     END ARCHITECTURE;

```

3.6.2. FSM:

O código da FSM é responsável por controlar o datapath da calculadora, conforme ilustrado abaixo:

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY fsm IS
5      PORT (
6          reset : IN STD_LOGIC;
7          clk : IN STD_LOGIC;
8          enter : IN STD_LOGIC;
9          operacao : IN STD_LOGIC_VECTOR (1 DOWNT0 0);
10
11          enable_1 : OUT STD_LOGIC;
12          selecao : OUT STD_LOGIC_VECTOR (1 DOWNT0 0);
13          enable_2 : OUT STD_LOGIC
14      );
15  END ENTITY;
16
17  ARCHITECTURE fsm_arch OF fsm IS
18      TYPE state IS (idle, operando_1, operando_2, resultado);
19      SIGNAL current_state, next_state : state;
20
21  BEGIN
22      sequential : PROCESS (clk, reset)
23          VARIABLE count : INTEGER := 0;
24      BEGIN
25          IF reset = '1' THEN
26              current_state <= idle;
27          ELSIF rising_edge(clk) THEN
28              current_state <= next_state;
29          END IF;
30      END PROCESS sequential;
31

```

```

32 combinational : PROCESS (operacao, enter, current_state)
33 BEGIN
34
35     -- Default values
36     enable_1 <= '0';
37     enable_2 <= '0';
38
39     -- State machine
40     next_state <= current_state;
41
42     CASE current_state IS
43
44         WHEN idle =>
45             IF enter = '1' THEN
46                 next_state <= operando_1;
47             ELSE
48                 next_state <= idle;
49             END IF;
50
51         WHEN operando_1 =>
52             enable_1 <= '1';
53             IF operacao(0) = '0' THEN
54                 next_state <= operando_2;
55             ELSE
56                 next_state <= resultado;
57             END IF;
58
59         WHEN operando_2 =>
60             IF enter = '1' THEN
61                 next_state <= resultado;
62             ELSE
63                 next_state <= operando_2;
64             END IF;
65
66         WHEN resultado =>
67             enable_2 <= '1';
68             next_state <= idle;
69     END CASE;
70
71     END PROCESS combinational;
72
73     selecao <= operacao;
74
75 END ARCHITECTURE;

```

3.6.3. Topo:

Por fim, o código topo é responsável por instanciar os componentes e conectar os sinais, conforme ilustrado abaixo:

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.ALL;
3
4  ENTITY topo IS
5      PORT (
6          CLOCK_50 : IN STD_LOGIC;
7          SW : IN STD_LOGIC_VECTOR (17 DOWNT0 0);

```

```

8      KEY : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
9      HEX0 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
10     HEX1 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
11     HEX2 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
12     LEDR : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
13 );
14
15 END ENTITY;
16
17 ARCHITECTURE topo_arch OF topo IS
18     COMPONENT datapath IS
19     PORT (
20         operandos : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
21         reset : IN STD_LOGIC;
22         clk : IN STD_LOGIC;
23         enter : IN STD_LOGIC;
24         enable_1 : IN STD_LOGIC;
25         selecao : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
26         enable_2 : IN STD_LOGIC;
27
28         disp1 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
29         disp2 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
30         bin : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
31     );
32     END COMPONENT;
33
34     COMPONENT fsm IS
35     PORT (
36         reset : IN STD_LOGIC;
37         clk : IN STD_LOGIC;
38         enter : IN STD_LOGIC;
39         operacao : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
40
41         enable_1 : OUT STD_LOGIC;
42         selecao : OUT STD_LOGIC_VECTOR (1 DOWNTO 0);
43         enable_2 : OUT STD_LOGIC
44     );
45     END COMPONENT;
46
47     SIGNAL operandos : STD_LOGIC_VECTOR (7 DOWNTO 0);
48     SIGNAL reset : STD_LOGIC;
49     SIGNAL enter : STD_LOGIC;
50     SIGNAL operacao : STD_LOGIC_VECTOR (1 DOWNTO 0);
51     SIGNAL enable_1 : STD_LOGIC;
52     SIGNAL selecao : STD_LOGIC_VECTOR (1 DOWNTO 0);
53     SIGNAL enable_2 : STD_LOGIC;
54
55 BEGIN
56     operandos(7) <= SW(7);
57     operandos(6) <= SW(6);
58     operandos(5) <= SW(5);
59     operandos(4) <= SW(4);
60     operandos(3) <= SW(3);
61     operandos(2) <= SW(2);
62     operandos(1) <= SW(1);
63     operandos(0) <= SW(0);
64
65     reset <= KEY(0);

```

```

66     enter <= KEY(1);
67
68     operacao(1) <= SW(17);
69     operacao(0) <= SW(16);
70
71     datapath_inst : datapath PORT MAP(
72         operandos => operandos,
73         reset => reset,
74         clk => CLOCK_50,
75         enter => enter,
76         enable_1 => enable_1,
77         selecao => selecao,
78         enable_2 => enable_2,
79
80         disp1 => HEX0,
81         disp2 => HEX1,
82         bin => LEDR
83     );
84
85     fsm_inst : fsm PORT MAP(
86         reset => reset,
87         clk => CLOCK_50,
88         enter => enter,
89         operacao => operacao,
90
91         enable_1 => enable_1,
92         selecao => selecao,
93         enable_2 => enable_2
94     );
95 END ARCHITECTURE;

```

3.6.4. Registrador:

Além dos códigos apresentados anteriormente, foram utilizados também os códigos abaixo para a implementação da calculadora.

O código registrador é responsável por armazenar um valor de 8bits.

```

1  -- register
2
3  LIBRARY IEEE;
4  USE IEEE.STD_LOGIC_1164.ALL;
5
6  ENTITY registrador IS
7      GENERIC (
8          N : INTEGER := 7
9      );
10     PORT (
11         d : IN STD_LOGIC_VECTOR(N DOWNTO 0);
12         clk : IN STD_LOGIC;
13         en : IN STD_LOGIC;
14         q : OUT STD_LOGIC_VECTOR(N DOWNTO 0)
15     );
16 END ENTITY;
17
18 ARCHITECTURE registrador_arch OF registrador IS

```



```

19 BEGIN
20     PROCESS (clk)
21     BEGIN
22         IF clk'EVENT AND clk = '1' THEN
23             IF en = '1' THEN
24                 q <= d;
25             END IF;
26         END IF;
27     END PROCESS;
28 END ARCHITECTURE;

```

3.6.5. bcd2ssd:

O código bcd2ssd é responsável por converter um número BCD de 4bits para um display de 7 segmentos.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity bcd2ssd is
5      port (
6          BCD : in std_logic_vector (3 downto 0);
7          SSD : out std_logic_vector (6 downto 0)
8      );
9
10 end entity;
11
12 architecture arch of bcd2ssd is
13 begin
14
15     with BCD select
16         SSD <= "1000000" when "0000",
17         "1111001" when "0001",
18         "0100100" when "0010",
19         "0110000" when "0011",
20         "0011001" when "0100",
21         "0010010" when "0101",
22         "0000011" when "0110",
23         "1111000" when "0111",
24         "0000000" when "1000",
25         "0011000" when "1001",
26         "0111111" when others;
27 end arch;

```

3.6.6. bin2bcd:

O código bin2bcd é responsável por converter um número binário de 8bits para BCD, onde cada dígito é representado por 4bits.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4

```

```

5  entity bin2bcd is
6      port (
7          A      : in  std_logic_vector (7 downto 0);
8          sd, su, sc : out std_logic_vector (3 downto 0)
9      );
10 end entity;
11
12 architecture ifsc_v1 of bin2bcd is
13     signal A_uns      : unsigned (7 downto 0);
14     signal sd_uns, su_uns, sc_uns : unsigned (7 downto 0);
15
16 begin
17     A_uns  <= unsigned(A);
18     sc_uns <= A_uns/100;
19     sd_uns <= A_uns/10;
20     su_uns <= A_uns rem 10;
21     sc     <= std_logic_vector(resize(sc_uns, 4));
22     sd     <= std_logic_vector(resize(sd_uns, 4));
23     su     <= std_logic_vector(resize(su_uns, 4));
24 end architecture;

```

4. Conclusão:

Com base nos conceitos apresentados e nos resultados obtidos, foi possível implementar uma calculadora utilizando uma Máquina de Estados Finitos (FSM) para controle do datapath. A calculadora é capaz de realizar operações de soma, subtração, adição de 1 e subtração de 1.

Podemos concluir que a implementação da calculadora foi bem sucedida, atendendo aos requisitos propostos e demonstrando o funcionamento correto da FSM e do datapath, abaixo está a tabela de resultados da implementação para consumo de hardware:

Table 1: Elaborada pelo Autor

Implementacao	Área (LE)	Registradores
Parte 1	104	67

Tabela de resultados da implementação