

# Dispositivos Lógicos Progamáveis II

Implementação de PLL para Relógio Digital (Milisegundos)

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

23 de Abril de 2024

Engenharia de Telecomunicações - IFSC-SJ

# Sumário

1. Introdução	
2. Implementação	
2.1. Parte 1 - Adicionar Centésimo de Segundo ao Relógio	3
2.2. Parte 2 - Adicionar PLL	4
2.3. Parte 3 - Modificar contadores para BCD	7
2.4. Parte 4 - Modificar o r_reg para LFSR:	10
2.5. Parte 5 - Implementação na placa:	13
3. Conclusão	14
4. Códigos VHDL utilizados	14
4.1. bin2bcd	
4.2. bcd2ssd:	15
4.3. timer:	15
4.4. top_timer:	17
4.5. single_clock_arch:	

### 1. Introdução

Neste relatório, será apresentado o desenvolvimento de um relógio digital com precisão de milisegundos, utilizando um PLL (Phase-Locked Loop) para a geração de um sinal de clock de 5 kHz. O projeto foi desenvolvido utilizando a ferramenta Quartus Prime Lite Edition 20.1.0.720 e a placa de desenvolvimento DE2-115.

# 2. Implementação

### 2.1. Parte 1 - Adicionar Centésimo de Segundo ao Relógio

A primeira etapa da implementação foi a adição de um contador de 100 para a contagem de centésimos de segundo. Para isso, foi utilizado um contador de 7 bits, que conta de 0 a 99, e um comparador para resetar o contador quando atingir o valor de 100.

Foi instânciado um novo componente de contagem ao circuito e dois conversores BDC2SSD para a impressão dos digitos em um display de 7 segmentos.

O seguinte RTL foi gerado após a adição do contador de centésimos de segundo ao circuito:




Figure 1: Elaborada pelo Autor

RTL do circuito operando com PLL

Em seguida, verificamos a contagem através do modelsim e observamos que o contador de centésimos de segundo estava funcionando corretamente, contando de 0 a 99 e resetando para 0 após atingir o valor de 100, conforme a imagem abaixo:

### The Research Court | Court

Figure 2: Elaborada pelo Autor

Contagem de centésimos de segundo

#### 2.2. Parte 2 - Adicionar PLL

A segunda etapa da implementação é a geração de um sinal de clock de 5 kHz (ao invés do sinal de clock padrão utilizado pela FPGA. Para isso, foi utilizado um PLL com um clock de entrada de 50 MHz (valor de clock padrão para o chip implantado nesta placa).

O componente de PLL foi gerado através da ferramenta PLL Intel FPGA IP. Após a configuração do PLL, o sinal de clock de 5 kHz foi obtido na saída deste componente, sendo na sua configuração um **divisor de frequência de 10.000.** 




Figure 3: Elaborada pelo Autor

Configuração do PLL através da ferramenta ALT-PLL

Na própria ferramenta, ao inserir os valores de entrada e saída desejados para o circuito de PLL, o Quartus gera o código VHDL necessário para a configuração do circuito que irá controlar a seção analógica do PLL, assim sendo possivel realizar a multiplicação ou divisão de frequência corretamente.

Ao finailizar a configuração, foi solicitado gerar os seguintes arquivos:




Figure 4: Elaborada pelo Autor

Configuração do PLL através da ferramenta ALT-PLL

Abaixo está uma sessão do código VHD gerado pelo Quartus, para a configuração VHDL do PLL, demais arquivos são necessários para realizar a instânciação do PLL como um componente do circuito principal.

```
GENERIC MAP (
     bandwidth type => "AUTO",
     clk0 divide by => 10000,
3
4
     clk0 duty cycle => 50,
5
     clk0_multiply_by => 1,
6
     clk0_phase_shift => "0",
     compensate_clock => "CLKO",
7
8
     inclk0 input frequency => 50000,
     intended device family => "Cyclone IV E",
     lpm hint => "CBX MODULE PREFIX=pll",
10
     lpm type => "altpll",
     operation mode => "NORMAL",
13
     pll type => "AUTO",
```

É possivel notar na descrição acima frequência de entrada, a frequência de saída, o fator de divisão e o duty-cicle do circuito de PLL.

Esses parâmetros são necessários para determinar o formato da onda na saída do circuito, sendo que a frequência precisa ser dividida pelas 10.000 vezes para obter a frequência de 5 kHz.

O duty cicle é de 50% para que a onda seja simétrica, abaixo está uma imagem para ilustrar a diferença entre um duty-cicle de 50% entre 25% e 75%:




Figure 5: Elaborada pelo Autor

Ilustração de variação de duty-cicle

Com a adição do PLL no circuito, temos uma topologia RTL com um intermediário entre o clock de entrada e o clock de saída, como ilustrado abaixo.

Para ajustar a contagem do segundo, o componente de timer também teve que ser ajustado para contar 5.000 vezes mais rápido, ou seja, de 0 a 99,99 em 5.000 ms.

bin2bcdbin2bcd0
binay\_in[6..0]
binay

Figure 6: Elaborada pelo Autor

RTL do circuito operando com PLL

Em seguida, realizamos a simulação do circuito com a adição do PLL e verificamos seu funcionamento, conforme a imagem abaixo, a simulação apresenta a mesma caracteristica de onda pois apenas o clock foi alterado, mantendo a contagem de centésimos de segundo correta:




Figure 7: Elaborada pelo Autor

Contagem de centésimos de segundo com PLL

### 2.3. Parte 3 - Modificar contadores para BCD

Para realizarmos a parte 3, alteramos o método de contagem do contador de centésimos de segundo para BCD (Binary-Coded Decimal), que é uma forma de representar números decimais utilizando 4 bits para cada dígito.

Diferentemente da topologia RTL nos casos anteriores, na parte 3, toda a contagem é feita diretamente em um único componente. Para isso, diversos sinais foram criados para armazenar a contagem atual e repassar o status da contagem para o próximo ciclo de clock.

```
1 ARCHITECTURE single_clock_arch OF timer IS
2 SIGNAL r_reg : unsigned(5 DOWNTO 0);
3 SIGNAL r_next : unsigned(5 DOWNTO 0);
4
```

```
SIGNAL s u reg, m u reg : unsigned(3 DOWNTO 0);
      SIGNAL s_d_reg, m_d_reg : unsigned(3 DOWNTO 0);
7
8
      SIGNAL s u next, m u next : unsigned(3 DOWNTO 0);
      SIGNAL s_d_next, m_d_next : unsigned(3 DOWNTO 0);
9
10
      SIGNAL s_en, m_en : STD_LOGIC;
12
13
      SIGNAL c_u_reg, c_u_next : unsigned(3 DOWNTO 0);
14
      SIGNAL c_en : STD_LOGIC;
15
16
      SIGNAL c_d_reg, c_d_next : unsigned(3 DOWNTO 0);
```

Em seguida, a lógica de contagem foi implementada de maneira a contar os centesimos de segundo, segundos e minutos:

```
BEGIN
2
      -- register
3
      PROCESS (clk, reset)
4
      BEGIN
5
         IF (reset = '1') THEN
             r reg <= (OTHERS => '0');
7
             s_u_e <= (OTHERS => '0');
8
             m_u_reg <= (OTHERS => '0');
9
             s d reg <= (OTHERS => '0');
10
             m d reg <= (OTHERS => '0');
12
13
             c u reg <= (OTHERS => '0');
             c_d_reg <= (OTHERS => '0');
14
         ELSIF (rising edge(clk)) THEN
             r_reg <= r_next;
             c_u_reg <= c_u_next;</pre>
             c_d_reg <= c_d_next;</pre>
             s_u_reg <= s_u_next;</pre>
20
             s_d_reg <= s_d_next;</pre>
21
             m u reg <= m u next;
22
             m d req <= m d next;
         END IF;
23
24
      END PROCESS;
25
      -- next-state logic/output logic for mod-1000000 counter
26
27
      r next <= (OTHERS => '0') WHEN r reg = 49 ELSE
28
          r_reg + 1;
29
      c en <= '1' WHEN r reg = 49 ELSE
30
31
          '0';
32
      s en <= '1' WHEN c d reg = 9 AND c u reg = 9 AND c en = '1' ELSE
34
35
      m en \leftarrow '1' WHEN s d reg = 5 AND s u reg = 9 AND s en = '1' ELSE
36
37
          '0';
38
      -- next-state logic/output logic for centisecond units
39
      c_u_next \ll (OTHERS \Rightarrow '0') WHEN (c_u_reg = 9 AND c_en = '1') ELSE
41
          c_u_reg + 1 WHEN c_en = '1' ELSE
```

```
42
          c_u_reg;
43
      -- next-state logic/output logic for centisecond tens
44
      c_d_next <= (OTHERS => '0') WHEN (c_d_reg = 9 AND c_u_reg = 9 AND c_en
45
     '1') ELSE
46
         c_d_{eq} + 1 WHEN (c_u_{eq} = 9 AND c_{eq} = '1') ELSE
47
         c_d_reg;
      -- next-state logic/output logic for second units
50
      s u next \leftarrow (OTHERS \rightarrow '0') WHEN (s u reg = 9 AND s en = '1') ELSE
51
         s_u_reg + 1 WHEN s_en = '1' ELSE
52
         s_u_reg;
53
54
      -- next-state logic/output logic for second tens
      s d next <= (OTHERS => '0') WHEN (s d reg = 5 AND s u reg = 9 AND s en
55
   = '1') ELSE
56
         s_d_{eq} + 1 WHEN (s_u_{eq} = 9 AND s_{eq} = '1') ELSE
57
          s_d_reg;
      -- next-state logic/output logic for minute units
60
      m_u_next \ll (OTHERS \implies '0') WHEN (m_u_neg = 9) AND m_en = '1') ELSE
61
         m_u_reg + 1 WHEN m_en = '1' ELSE
62
         m_u_reg;
63
      -- next-state logic/output logic for minute tens
64
      m d next <= (OTHERS => '0') WHEN (m d reg = 5 AND m u reg = 9 AND m en
65
   = '1') ELSE
         m_d_{reg} + 1 WHEN (m_u_{reg} = 9 AND m_{en} = '1') ELSE
         m_d_reg;
67
```

E por fim, a saída desta contagem foi repassada para os displays de 7 segmentos para exibição:

```
-- output logic
cen_u <= STD_LOGIC_VECTOR(c_u_reg);
cen_d <= STD_LOGIC_VECTOR(c_d_reg);

sec_u <= STD_LOGIC_VECTOR(s_u_reg);
sec_d <= STD_LOGIC_VECTOR(s_d_reg);

min_u <= STD_LOGIC_VECTOR(m_u_reg);
min_d <= STD_LOGIC_VECTOR(m_d_reg);
END_single_clock_arch;
```

Com a implementação do contador BCD, podemos ver alteração na topologia do RTL, conforme apresentado abaixo:

bcd2ssd:bcd1 BCD[3..0] SSD[6..0] > HEX1[6..0] bcd2ssd:bcd0 timer:t0 BCD[3..0] SSD[6..0] > HEX0[6..0] cen d[3..0] pll5khz:pll5khz\_inst bcd2ssd:bcd5 cen\_u[3..0] inclk0 BCD[3..0] c0 min\_d[3..0] SSD[6..0] clk CLOCK\_50 > HEX5[6..0] min uΓ3..01 reset KEY[0..0] bcd2ssd:bcd4 sec d[3..01 sec\_u[3..0] BCD[3..0] SSD[6..0] > HEX4[6..0] bcd2ssd:bcd3 BCD[3..0] > HEX3[6..0] bcd2ssd:bcd2 BCD[3..0] SSD[6..0] HEX2[6..0]

Figure 8: Elaborada pelo Autor

Timer com contagem em BCD

### 2.4. Parte 4 - Modificar o r\_reg para LFSR:

A parte 4 consiste em modificar o registrador r\_reg para um registrador LFSR (Linear Feedback Shift Register), o objetivo é retirar o contador sequencial que é utilizado por padrão e substituir por um contador LFSR.

Essa modificação permite uma vantagem no circuito pois ao utilizar um contador sequencial comum, são necessários diversos registradores para armazenar o estado atual do número, nesta atividade por exemplo, utilizando contadores sequenciais, seriam necessários 13 registradores para armazenar o estado atual do contador de 13 bits, pois 13 bits geram 8.192 possibilidades o equivalente as 5000 contagens necessárias para o circuito.

Agora, ao subistituirmos o contador sequencial por um LFSR, é possível realizar a contagem até 5000 com apenas 4 Taps (onde operações XOR são realizadas para gerar o próximo estado do contador) e 13 bits, o que reduz a quantidade de registradores necessários para armazenar o estado atual do contador, e também a complexidade e o tempo de propagação do circuito.

Desta forma, seguindo a planilha repassada professor, utilizamos a seguinte configuração para o LFSR, foi utilizado os seguintes parâmetros:

- Seed: 1111111111111
- Taps: [0, 2, 3, 12]
- bits: [12, 10, 9, 0] (Os bits são ordenados de acordo com a ordem de saída do LFSR, ou seja, inversos aos taps)

Entretanto, para utilizarmos o contador LFSR, é necessário também identificar qual a sequencia de bits que estará 5000 contagens a frente da sequência considerada inicial, ou seja, no

nosso caso, a seed escolhida foi um vetor com 13x1, então, devemos identificar qual o vetor que estará 5000 casas a frente, para podermos resetar o contador e iniciar a contagem novamente.

Para isso, executamos o código Python abaixo para gerar a sequência LFSR e imprimir o estado do LFSR após 5000 contagens:

```
cadore: ~$ python3 find_LFSR.py
Estado do LFSR na contagem 5000: 1011111001001
```

O código Python utilizado possui a seguinte estrutura:

```
1 # -*- coding: utf-8 -*-
def lfsr(seed, taps, count):
      # Converte o seed de string binária para uma lista de inteiros
5
       state = [int(bit) for bit in seed]
6
      # Função para calcular o próximo bit usando os taps
       def next_bit(state, taps):
8
9
          xor = 0
          for t in taps:
11
               xor ^= state[t]
          return xor
14
     for i in range(count):
15
           new_bit = next_bit(state, taps) # Calcula o próximo bit
           state = [new_bit] + state[:-1] # Desloca os bits para a direita e
   insere o novo bit na frente
           state str = ''.join(map(str, state))
17
18
           print(f"{i + 1}: {state str}")
19
20 # Parâmetros
21 seed = '1111111111111111'
22 \text{ taps} = [0, 2, 3, 12]
count = 5000
24
<sup>25</sup> # Gera a sequência LFSR e imprime todos os estados
26 lfsr(seed, taps, count)
```

Em seguida, alteramos a implementação do componente de contagem para utilizar o LFSR ao invés do contador sequencial, como ilustrado abaixo:

```
1 BEGIN
2
      -- register
3
      PROCESS (clk, reset)
4
      BEGIN
         IF (reset = '1') THEN
6
             LFSR reg <= SEED;
             s u reg \leftarrow (OTHERS \rightarrow '0');
7
             m u reg <= (OTHERS => '0');
9
             s d reg <= (OTHERS => '0');
10
             m d reg <= (OTHERS => '0');
```

```
13
             c_u_reg <= (OTHERS => '0');
14
             c d reg <= (OTHERS => '0');
          ELSIF (rising edge(clk)) THEN
             LFSR_reg <= LFSR_next;</pre>
17
             c_u_reg <= c_u_next;</pre>
             c d reg <= c d next;
             s_u_reg <= s_u_next;</pre>
             s d reg <= s d next;
20
             m u reg <= m u next;
22
             m d reg <= m d next;
23
          END IF;
24
      END PROCESS;
25
26
      fb <= LFSR_reg(5) XOR LFSR_reg(0);</pre>
27
28
      LFSR next <= SEED WHEN LFSR reg = CONST RESET
          ELSE
30
          fb & LFSR_reg(5 DOWNTO 1);
31
32
      c_en <= '1' WHEN LFSR_reg = CONST_RESET</pre>
33
          ELSE
34
          '0';
35
      s_en <= '1' WHEN c_d_reg = 9 AND c_u_reg = 9 AND c_en = '1' ELSE
36
37
38
39
      m en <= '1' WHEN s d reg = 5 AND s u reg = 9 AND s en = '1' ELSE
40
41
42
      -- next-state logic/output logic for centisecond units
43
      c_u_next <= (OTHERS => 'O') WHEN (c_u_reg = 9 AND c_en = '1') ELSE
44
          c_u_reg + 1 WHEN c_en = '1' ELSE
45
          c_u_reg;
46
      -- next-state logic/output logic for centisecond tens
47
      c_d_next <= (OTHERS => '0') WHEN (c_d_reg = 9 AND c_u_reg = 9 AND c_en
48
     '1') ELSE
          c_d_{reg} + 1 WHEN (c_u_{reg} = 9 AND c_{en} = '1') ELSE
49
          c_d_reg;
```

Nesta modificação, apenas o componente de contagem foi alterado, desta forma, mantendo a estrutura do RTL igual:

bcd2ssd:bcd1 BCD[3..0] SSD[6..0] > HEX1[6..0] bcd2ssd:bcd0 timer:t0 BCD[3..0] > HEX0[6..0] en d[3..0] pll5khz:pll5khz\_inst bcd2ssd:bcd5 en\_u[3..0] inclk0 BCD[3..0] c0 clk min\_d[3..0] SSD[6..0] CLOCK\_50 > HEX5[6..0] reset min\_u[3..0] KEY[0..0] bcd2ssd:bcd4 sec\_d[3..0] sec\_u[3..0] BCD[3..0] SSD[6..0] > HEX4[6..0] bcd2ssd:bcd3 BCD[3..0] > HEX3[6..0] bcd2ssd:bcd2 BCD[3..0] SSD[6..0] > HEX2[6..0]

Figure 9: Elaborada pelo Autor

Timer com contagem em LFSR

## 2.5. Parte 5 - Implementação na placa:

Para cada etapa, realizamos a implementação na placa de desenvolvimento DE2-115, e verificamos o funcionamento do circuito.




Figure 10: Elaborada pelo Autor

Sinal de entrada no domínio do tempo

Desta forma, obtivemos os seguintes resultados:

Table 1: Elaborada pelo Autor

Implementacao	Área (LE)	Registradores
Parte 1	83	13.699
Parte 2	239	124
Parte 3	102	30
Parte 4	101	24

Tabela de resultados da implementação

#### 3. Conclusão

A partir da implementação do PLL vista anteriormente, juntamente com a implementação de divisão de clock sem o uso do PLL, podemos concluir que a utilização de um PLL é muito útil para a geração de sinais de clock com frequências específicas de maneira confiável.

Isso pois o PLL é capaz de gerar sinais de clock com frequências específicas, além de possuir uma maior precisão e estabilidade em relação a outros métodos de geração de clock. Além disso, podemos concluir que a contagem de maneira não sequencial através de um LFSR é mais eficiente e consome menos recursos da FPGA, além de ser mais rápido e eficiente.

Isso pois o LFSR pois não precisar contar de maneira sequencial e necessitar apenas de operações básicas para funcionar, não é só mais eficiente em termos de consumo de resursos, mais também possui um tempo de operação menor, contribuindo para um tempo menor de propagação do circuito.

## 4. Códigos VHDL utilizados

Abaixo estão os demais códigos VHDL utilizados para a implementação do projeto.

#### 4.1. bin2bcd

```
library ieee;
use ieee.std logic 1164.all;
  use ieee.numeric std.all;
  entity bin2bcd is
6
      port (
                  : in std_logic_vector (7 downto 0);
           sd, su, sc : out std_logic_vector (3 downto 0)
9
       );
10 end entity;
11
12 architecture ifsc_v1 of bin2bcd is
       signal A uns : unsigned (7 downto 0);
13
14
       signal sd_uns, su_uns, sc_uns : unsigned (7 downto 0);
15
16 begin
17
      A uns <= unsigned(A);
      sc_uns <= A_uns/100;</pre>
```

```
sd_uns <= A_uns/10;
su_uns <= A_uns rem 10;
sc <= std_logic_vector(resize(sc_uns, 4));
sd <= std_logic_vector(resize(sd_uns, 4));
su <= std_logic_vector(resize(su_uns, 4));
end architecture;
```

#### 4.2. bcd2ssd:

```
library ieee;
   use ieee.std_logic_1164.all;
4
  entity bcd2ssd is
5
     port (
       BCD : in std_logic_vector (3 downto 0);
       SSD : out std_logic_vector (6 downto 0)
8
     );
9
10
  end entity;
  architecture arch of bcd2ssd is
13 begin
15
     with BCD select
       SSD <= "1000000" when "0000",
16
17
       "1111001" when "0001",
       "0100100" when "0010"
       "0110000" when "0011",
       "0011001" when "0100",
20
       "0010010" when "0101",
21
       "0000011" when "0110",
       "1111000" when "0111"
23
       "0000000" when "1000",
24
       "0011000" when "1001",
       "0111111" when others;
26
27 end arch;
```

#### 4.3. timer:

```
1 LIBRARY ieee;
USE ieee.std logic 1164.ALL;
  USE ieee.numeric std.ALL;
5 ENTITY timer IS
      PORT (
7
         clk, reset : IN STD LOGIC;
         cen_u, cen_d : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
         sec_u, sec_d : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
         min_u, min_d : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
10
      );
11
12
  END timer;
13
   ARCHITECTURE single_clock_arch OF timer IS
14
15
      SIGNAL r_reg : unsigned(5 DOWNTO 0);
```

```
SIGNAL r next : unsigned(5 DOWNTO 0);
16
17
18
      SIGNAL s u reg, m u reg : unsigned(3 DOWNTO 0);
19
      SIGNAL s_d_reg, m_d_reg : unsigned(3 DOWNTO 0);
20
      SIGNAL s_u_next, m_u_next : unsigned(3 DOWNTO 0);
22
      SIGNAL s_d_next, m_d_next : unsigned(3 DOWNTO 0);
      SIGNAL s_en, m_en : STD_LOGIC;
24
25
26
      SIGNAL c_u_reg, c_u_next : unsigned(3 DOWNTO 0);
      SIGNAL c en : STD LOGIC;
28
29
      SIGNAL c_d_reg, c_d_next : unsigned(3 DOWNTO 0);
31
   BEGIN
      -- register
32
      PROCESS (clk, reset)
33
34
      BEGIN
         IF (reset = '1') THEN
35
             r reg <= (OTHERS => '0');
36
             s_u_reg \ll (OTHERS \Rightarrow '0');
37
             m u reg <= (OTHERS => '0');
             s_d_reg <= (OTHERS => '0');
40
             m d reg <= (OTHERS => '0');
             c_u_reg <= (OTHERS => '0');
43
             c_d_reg <= (OTHERS => '0');
45
         ELSIF (rising_edge(clk)) THEN
46
             r_reg <= r_next;
47
             c u reg <= c u next;
48
             c_d_reg <= c_d_next;</pre>
             s u reg <= s u next;
49
             s_d_reg <= s d next;</pre>
50
51
             m_u_reg <= m_u_next;</pre>
52
             m_d_reg <= m_d_next;</pre>
53
          END IF;
      END PROCESS;
56
      -- next-state logic/output logic for mod-1000000 counter
      r_next <= (OTHERS => '0') WHEN r_reg = 49 ELSE
57
58
          r_reg + 1;
59
      c_{en} \leftarrow '1' WHEN r_{eg} = 49 ELSE
          '0';
61
63
      s_en <= '1' WHEN c_d_reg = 9 AND c_u_reg = 9 AND c_en = '1' ELSE
64
          '0';
65
66
      m_en <= '1' WHEN s_d_reg = 5 AND s_u_reg = 9 AND s_en = '1' ELSE
67
          '0';
68
      -- next-state logic/output logic for centisecond units
      c u next \leftarrow (OTHERS \rightarrow '0') WHEN (c u reg = 9 AND c en = '1') ELSE
70
          c_u_reg + 1 WHEN c_en = '1' ELSE
71
         c_u_reg;
73
74
      -- next-state logic/output logic for centisecond tens
```

```
c d next \leftarrow (OTHERS \rightarrow '0') WHEN (c d reg = 9 AND c u reg = 9 AND c en
75
    = '1') ELSE
          c_d_{reg} + 1 WHEN (c_u_{reg} = 9 AND c en = '1') ELSE
77
          c_d_reg;
79
       -- next-state logic/output logic for second units
80
       s_u_next \ll (OTHERS \Rightarrow '0') WHEN (s_u_neg = 9) AND s_neg = '1') ELSE
          s u reg + 1 WHEN s en = '1' ELSE
81
82
          s u reg;
83
       -- next-state logic/output logic for second tens
84
       s d next <= (OTHERS => '0') WHEN (s d reg = 5 AND s u reg = 9 AND s en
    = '1') ELSE
          s_d_{reg} + 1 WHEN (s_u_{reg} = 9 AND s_{en} = '1') ELSE
86
87
          s_d_reg;
       -- next-state logic/output logic for minute units
90
       m_unext <= (OTHERS => '0') WHEN (m_ureg = 9 AND m_en = '1') ELSE
91
          m_u_reg + 1 WHEN m_en = '1' ELSE
92
          m_u_reg;
93
94
       -- next-state logic/output logic for minute tens
       m d next <= (OTHERS => '0') WHEN (m d reg = 5 AND m u reg = 9 AND m en
      '1') ELSE
          m_d_{reg} + 1 WHEN (m_u_{reg} = 9 AND m_{en} = '1') ELSE
97
          m_d_reg;
98
       -- output logic
       cen_u <= STD_LOGIC_VECTOR(c_u_reg);</pre>
100
101
       cen d <= STD LOGIC VECTOR(c d reg);
       sec_u <= STD_LOGIC_VECTOR(s_u_reg);</pre>
       sec_d <= STD_LOGIC_VECTOR(s_d_reg);</pre>
105
       min_u <= STD_LOGIC_VECTOR(m_u_reg);</pre>
       min_d <= STD_LOGIC_VECTOR(m_d_reg);</pre>
107
   END single_clock_arch;
```

### 4.4. top\_timer:

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
   ENTITY top_timer_de2_115 IS
6
     PORT (
       CLOCK 50 : IN STD LOGIC;
       KEY : IN STD LOGIC VECTOR (0 DOWNTO 0);
9
       HEXO: OUT STD LOGIC VECTOR (6 DOWNTO 0);
10
       HEX1 : OUT STD LOGIC VECTOR (6 DOWNTO 0);
       HEX2: OUT STD LOGIC VECTOR (6 DOWNTO 0);
       HEX3 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
       HEX4 : OUT STD LOGIC VECTOR (6 DOWNTO 0);
14
       HEX5 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0)
15
     );
16
```

```
END ENTITY;
17
18
19
   ARCHITECTURE top_a3_2019_2 OF top_timer_de2_115 IS
20
     COMPONENT timer IS
       PORT (
         clk, reset : IN STD LOGIC;
         cen_u, cen_d : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
         sec_u, sec_d : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
25
         min u, min d : OUT STD LOGIC VECTOR(3 DOWNTO 0)
26
27
       );
     END COMPONENT;
28
29
30
     COMPONENT bin2bcd IS
31
       GENERIC (N : POSITIVE := 16);
       PORT (
32
         clk, reset : IN STD LOGIC;
33
34
         binary_in : IN STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
         bcd0, bcd1, bcd2, bcd3, bcd4 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
35
36
37
     END COMPONENT;
39
     COMPONENT bcd2ssd
       PORT (
40
         BCD : IN STD LOGIC VECTOR (3 DOWNTO 0);
41
42
         SSD : OUT STD LOGIC VECTOR (6 DOWNTO 0)
43
     END COMPONENT;
44
45
     COMPONENT pll5khz IS
47
       PORT (
         inclk0 : IN STD LOGIC := '0';
48
49
         c0 : OUT STD_LOGIC
       );
50
     END COMPONENT;
51
52
53
     SIGNAL minT, minU : STD_LOGIC_VECTOR(3 DOWNTO 0);
54
     SIGNAL secT, secU : STD_LOGIC_VECTOR(3 DOWNTO 0);
55
     SIGNAL centT, centU : STD LOGIC VECTOR(3 DOWNTO 0);
     SIGNAL min, sec : STD_LOGIC_VECTOR(5 DOWNTO 0);
56
     SIGNAL cent : STD LOGIC VECTOR(6 DOWNTO 0);
57
58
     SIGNAL r_reg, r_next : unsigned(22 DOWNTO 0);
59
     SIGNAL reset : STD_LOGIC;
60
     SIGNAL c0 : STD_LOGIC;
61
   BEGIN
62
63
64
     reset <= NOT KEY(0);
65
     t0 : timer
66
67
     PORT MAP(
       clk => c0,
68
69
       reset => reset,
70
       cen u => centU,
71
       cen_d => centT,
72
       sec u => secU,
73
       sec d => secT,
74
       min u => minU,
```

```
min d => minT
75
76
      );
77
      pll5khz inst : pll5khz PORT MAP(
78
        inclk0 => CLOCK_50,
80
        c0 \Rightarrow c0
81
      );
82
83
      bcd0 : bcd2ssd
84
      PORT MAP(
85
        BCD => centU,
86
        SSD => HEX0
87
      );
88
89
      bcd1 : bcd2ssd
      PORT MAP(
90
91
        BCD => centT,
92
        SSD => HEX1
93
94
95
      bcd2 : bcd2ssd
96
      PORT MAP(
97
        BCD => secU,
98
        SSD => HEX2
99
      );
100
      bcd3 : bcd2ssd
101
102
      PORT MAP(
103
        BCD => secT,
        SSD => HEX3
105
      );
106
      bcd4 : bcd2ssd
      PORT MAP(
108
109
        BCD => minU,
110
        SSD => HEX4
      );
113
      bcd5 : bcd2ssd
114
      PORT MAP(
115
        BCD => minT,
116
        SSD => HEX5
117
      );
   END top_a3_2019_2;
```

# 4.5. single\_clock\_arch:

```
9
         min u, min d : OUT STD LOGIC VECTOR(3 DOWNTO 0)
      );
   END timer;
11
13
   ARCHITECTURE single_clock_arch OF timer IS
      SIGNAL r_next : unsigned(5 DOWNTO 0);
14
16
      SIGNAL s_u_reg, m_u_reg : unsigned(3 DOWNTO 0);
      SIGNAL s_d_reg, m_d_reg : unsigned(3 DOWNTO 0);
17
18
19
      SIGNAL s_u_next, m_u_next : unsigned(3 DOWNTO 0);
      SIGNAL s_d_next, m_d_next : unsigned(3 DOWNTO 0);
22
      SIGNAL s_en, m_en : STD_LOGIC;
23
24
25
      SIGNAL c_u_reg, c_u_next : unsigned(3 DOWNTO 0);
26
      SIGNAL c en : STD LOGIC;
27
28
      SIGNAL c d reg, c d next : unsigned(3 DOWNTO 0);
      CONSTANT CONST RESET : unsigned(5 DOWNTO 0) := "000110";
30
      CONSTANT SEED : unsigned(5 DOWNTO 0) := "111111";
      SIGNAL fb : STD_LOGIC;
32
      SIGNAL LFSR_reg: unsigned(5 DOWNTO 0);
34
      SIGNAL LFSR_next: unsigned(5 DOWNTO 0);
35
  BEGIN
36
37
      -- register
      PROCESS (clk, reset)
      BEGIN
         IF (reset = '1') THEN
40
             LFSR_reg <= SEED;
             s_u_reg \ll (OTHERS \Rightarrow '0');
42
43
             m_u_reg <= (OTHERS => '0');
44
45
             s_d_reg <= (OTHERS => '0');
46
             m_d_reg <= (OTHERS => '0');
47
48
             c_u_reg <= (OTHERS => '0');
             c_d_reg <= (OTHERS => '0');
49
         ELSIF (rising edge(clk)) THEN
             LFSR_reg <= LFSR_next;</pre>
51
             c u reg <= c u next;
52
             c_d_reg <= c_d_next;</pre>
53
             s_u_reg <= s_u_next;</pre>
             s_d_reg <= s_d_next;
56
             m u reg <= m u next;
57
             m_d_reg <= m_d_next;</pre>
         END IF;
58
59
      END PROCESS;
60
      fb <= LFSR reg(5) XOR LFSR reg(0);
61
62
63
      LFSR_next <= SEED WHEN LFSR_reg = CONST_RESET
64
         ELSE
         fb & LFSR reg(5 DOWNTO 1);
65
66
      c en <= '1' WHEN LFSR reg = CONST RESET
67
```

```
ELSE
68
           '0';
70
       s en <= '1' WHEN c d reg = 9 AND c u reg = 9 AND c en = '1' ELSE
71
           '0';
72
74
       m en \leftarrow '1' WHEN s d reg = 5 AND s u reg = 9 AND s en = '1' ELSE
75
           '0';
76
       -- next-state logic/output logic for centisecond units
       c_u_next \ll (OTHERS \Rightarrow 'O') WHEN (c_u_reg = 9 AND c_en = '1') ELSE
79
          c_u_reg + 1 WHEN c_en = '1' ELSE
80
          c u reg;
81
       -- next-state logic/output logic for centisecond tens
82
       c d next <= (OTHERS => '0') WHEN (c d reg = 9 AND c u reg = 9 AND c en
      '1') ELSE
84
          c d reg + 1 WHEN (c u reg = 9 AND c en = '1') ELSE
          c_d_reg;
       -- next-state logic/output logic for second units
87
       s_u_next \ll (OTHERS \Rightarrow '0') WHEN (s_u_reg = 9 AND s_en = '1') ELSE
89
          s u reg + 1 WHEN s en = '1' ELSE
90
          s u reg;
91
       -- next-state logic/output logic for second tens
92
       s d next <= (OTHERS => '0') WHEN (s d reg = 5 AND s u reg = 9 AND s en
93
    = '1') ELSE
94
          s d reg + 1 WHEN (s u reg = 9 \text{ AND s en} = '1') ELSE
95
          s_d_reg;
97
       -- next-state logic/output logic for minute units
       m u next \ll (OTHERS \Rightarrow '0') WHEN (m_u_reg = 9 AND m_en = '1') ELSE
98
          m_u_reg + 1 WHEN m_en = '1' ELSE
99
          m_u_reg;
101
       -- next-state logic/output logic for minute tens
102
       m_d_next <= (OTHERS => '0') WHEN (m_d_reg = 5 AND m_u_reg = 9 AND m_en
103
    = '1') ELSE
          m d reg + 1 WHEN (m u reg = 9 AND m en = '1') ELSE
104
105
          m_d_reg;
       -- output logic
107
       cen u <= STD LOGIC VECTOR(c u reg);</pre>
108
       cen_d <= STD_LOGIC_VECTOR(c_d_reg);</pre>
109
110
       sec u <= STD LOGIC VECTOR(s u reg);</pre>
       sec_d <= STD_LOGIC_VECTOR(s_d_reg);</pre>
       min u <= STD LOGIC VECTOR(m u reg);</pre>
114
       min d <= STD_LOGIC_VECTOR(m_d_reg);</pre>
115
116 END single clock arch;
```