

Dispositivos Lógicos Progamáveis II

Implementação de PLL para Relógio Digital (Milisegundos)

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

23 de Abril de 2024

Engenharia de Telecomunicações - IFSC-SJ

Sumário


1. Introdução	. 3
2. Implementação com somador BCD	3
3. Implementação com somador binário e conversor BCDBCD	3
4. Conclusão	3
5. Códigos VHDL utilizados	4
5.1. bin2bcd	

1. Introdução

2. Implementação com somador BCD

Figure 1: Elaborada pelo Autor

Top View - Wire Bond Cyclone IV E - EP4CE115F29C7



Sinal de entrada no domínio do tempo

3. Implementação com somador binário e conversor BCD

4. Conclusão

Table 1: Elaborada pelo Autor

Implementacao	Área (LE)	Tempo de propagação (ns)
Parte 1	48	3.823
Parte 2	83	13.699

Sinal de entrada no domínio do tempo

5. Códigos VHDL utilizados

5.1. bin2bcd

```
library ieee;
  use ieee.std logic 1164.all;
  use ieee.numeric_std.all;
5 entity bin2bcd is
       port (
                  : in std_logic_vector (7 downto 0);
8
           sd, su, sc : out std_logic_vector (3 downto 0)
9
       );
10 end entity;
  architecture ifsc_v1 of bin2bcd is
12
13
       signal A uns : unsigned (7 downto 0);
14
       signal sd_uns, su_uns, sc_uns : unsigned (7 downto 0);
  begin
16
17
      A uns <= unsigned(A);
      sc uns \leq A uns/100;
18
       sd_uns <= A_uns/10;</pre>
19
       su uns <= A uns rem 10;
              <= std_logic_vector(resize(sc_uns, 4));
22
              <= std_logic_vector(resize(sd_uns, 4));
       sd
              <= std_logic_vector(resize(su_uns, 4));
       su
24 end architecture;
```

O código bin Adder é reponsavel por somar dois números binários de 7 (128 represetações possiveis, e portanto atendendo a especificação) bits e retornar o resultado em binário com 8 bits.