

Implementação de FSM para Calculadora

Dispositivos Lógicos Progamáveis II

Arthur Cadore Matuella Barcella e Gabriel Luiz Espindola Pedro

08 de Agosto de 2024

Engenharia de Telecomunicações - IFSC-SJ

Sumário

1. Introdução:	3
2. Implementação ASM da FSM:	3
3. Implementação em VHDL:	4
3.1. Implementação do VHDL da FSM para controle:	5
3.2. Implementação do VHDL datapath da calculadora:	5
3.3. Instânciação dos componentes e conexão dos sinais:	6
3.4. Teste dos sinais:	7
3.4.1. Teste da FSM:	7
3.4.2. Teste do Datapath:	7
3.5. Aplicação na placa FPGA:	
3.6. Códigos utilizados:	10
3.6.1. Datapath:	
3.6.2. FSM:	
3.6.3. Topo:	14
3.6.4. Registrador:	16
3.6.5. bcd2ssd:	17
3.6.6. bin2bcd:	17
4 Conclusão	18

1. Introdução:

O objetivo deste relatório consiste na implementação de uma calculadora utilizando uma Máquina de Estados Finitos (FSM) para controle do datapath. A calculadora deve ser capaz de realizar operações de soma, subtração, adição de 1 e subtração de 1.

2. Implementação ASM da FSM:

A primeira etapa do projeto é em montar o diagrama ASM da FSM que será responsável por controlar a calculadora. A Figura 1 apresenta o diagrama ASM da FSM que será implementada.




Diagrama ASM da FSM

A FSM é divida em 4 estados, sendos eles:

- Idle: Estado inicial da máquina, onda ela fica em loop aguardando um pulso de "Enter" para iniciar a operação.
- **Operando1**: Estado após "idle", onde a máquina lê habilita o datapath para leitura do primeiro operando utilizando o sinal "Enable1".

Neste ponto, o estado também valida a operação a se realizada através de um vetor de 2bits, sendo possivel aplicar 00, 01, 10 e 11, oque corresponde respectivamente á soma, subtração, adição+1 e subtração-1.

Nesta verificação, apenas o bit mais significativo 0X é utilizado, pois o bit de maior ordem define se a operação precisará ou não de um segundo operando.

Após a verificação, caso o valor do bit mais significativo seja "0" a máquina irá para o estado "Operando2", caso seja "1" a máquina irá para o estado "Resultado".

- **Operando2**: Estado onde a máquina fica em loop aguardando o segundo pulso de "Enter", para receber o segundo operando.
- **Resultado**: Estado onde a máquina lê habilita o datapath para processamento do resultado utilizando o sinal "Enable2".

3. Implementação em VHDL:

Uma vez com o diagrama ASM da FSM pronto, é necessário implementar o código VHDL que irá controlar o datapath da calculadora. Além do datapath propriamente. Desta forma, iniciaremos com a implementação da FSM.

Note que uma vez com o código implementado, o diagrama FSM obtido no simulador é análogo ao diagrama FSM obtido no diagrama ASM.




Figure 2: Elaborada pelo Autor

Diagrama ASM da FSM

3.1. Implementação do VHDL da FSM para controle:

A implementação da FSM consiste no recebimento de sinais especificos de entrada, e a partir do estado atual e dos sinais recebidos a máquina decide para qual estado irá, e neste, qual saidas devem ser ativadas.

Abaixo podemos ver o código VHDL da FSM:

Figure 3: Elaborada pelo Autor




Diagrama ASM da FSM

1 a

3.2. Implementação do VHDL datapath da calculadora:

Em seguida, realizamos o desenvolvimento do datapath da calculadora. O datapath da calculadora é responsável por realizar as operações de soma, subtração, adição de 1 e subtração de 1 propriamente ditas.

Esse circuito opera recebendo os sinais de controle da FSM, e a partir destes sinais, realiza as operações de acordo com o que foi solicitado.

Abaixo podemos ver o RTL correspondente ao datapath da calculadora:

Add 2 Company Mark

170 cm Add 2 Company Compa

Figure 4: Elaborada pelo Autor

Diagrama ASM da FSM

3.3. Instânciação dos componentes e conexão dos sinais:

Em seguida, com os códigos da FSM e do datapath prontos, é necessário instanciar os componentes e conectar os sinais.

O objetivo da conexão é permitir que a FSM envie os sinais de controle necessários para o datapath operar corretamente, conforme a ilustração abaixo:

datapath:datapath_inst disp0[6..0] CLOCK 50 7:0 operandos[7..0] disp1[6..0] KEY[1..0] HEX0[6..0] enable_1 fsm:fsm_inst LEDR[7..0] SW[17..0] disp2[6..0] reset HEX1[6..0] current state selecao[1..0] ente enable_2

Figure 5: Elaborada pelo Autor

Diagrama ASM da FSM

Note que tanto a FSM quanto o datapath recebem sinais vindo das entradas para a passagem de dados. Porem, os dados voltados para a operação e mudança de estado passam pela FSM, enquanto os dados em si são encaminhados diretamente para o datapath.

Também podemos ver de maneira mais detalhada as conexões da FSM utilizando o diagrama de tecnologia abaixo:

Figure 6: Elaborada pelo Autor




Diagrama ASM da FSM

3.4. Teste dos sinais:

Na sequência, realizamos o teste dos sinais de entrada e saída da FSM e do datapath para garantir que a calculadora está operando corretamente.

3.4.1. Teste da FSM:

Inicialmente realizamos o teste dos sinais de entrada e saída da FSM, criando um .do para simulação no ModelSim, conforme ilustrado abaixo:




Figure 7: Elaborada pelo Autor

Teste dos sinais de entrada e saída da FSM


Com isso, analisamos as entradas aplicadas e os resultados obtidos, garantindo que a FSM está operando corretamente.

3.4.2. Teste do Datapath:

Na sequência, realizamos o teste dos sinais de entrada e saída do datapath, criando um .do para simulação no ModelSim, conforme ilustrado abaixo:

Engenharia de Telecomunicações - IFSC-SJ

Figure 8: Elaborada pelo Autor



Teste dos sinais de entrada e saída do Datapath

Com isso, analisamos as entradas aplicadas e os resultados obtidos, garantindo que o datapath está operando corretamente.

3.5. Aplicação na placa FPGA:

Por fim, realizamos a aplicação do código na placa FPGA para verificar o funcionamento da calculadora na placa DE-115, para isso, configuramos um arquivo .qsf contendo a pinagem a ser aplicada na placa e realizamos o upload para a mesma:

Figure 9: Elaborada pelo Autor

Top View - Wire Bond

Diagrama ASM da FSM

Sessão do arquivo .qsf utilizada, onde é feita a conexão dos pinos da placa com os sinais do datapath e da FSM:

```
set_global_assignment -name FAMILY "Cyclone IV E"
set_global_assignment -name DEVICE EP4CE115F29C7
```

```
set global assignment -name TOP LEVEL ENTITY topo
  set global assignment -name ORIGINAL QUARTUS VERSION 20.1.1
   set_global_assignment -name PROJECT_CREATION_TIME_DATE "08:04:36  JULY 23,
   2024"
set global assignment -name LAST QUARTUS VERSION "20.1.1 Standard Edition"
7 set_global_assignment -name PROJECT OUTPUT DIRECTORY output files
8 set_global_assignment -name MIN_CORE_JUNCTION_TEMP 0
  set_global_assignment -name MAX_CORE_JUNCTION_TEMP 85
  set_global_assignment -name ERROR_CHECK_FREQUENCY_DIVISOR 1
set_global_assignment -name NOMINAL_CORE_SUPPLY_VOLTAGE 1.2V
  set global assignment -name EDA SIMULATION TOOL "ModelSim-Altera (VHDL)"
                                                      "1
   set global assignment
                          -name
                                    EDA TIME SCALE
                                                           ps"
                                                                  -section id
   eda simulation
                                  EDA OUTPUT DATA FORMAT
   set global assignment
                           -name
                                                           VHDL
                                                                  -section id
   eda simulation
   set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section id
   eda board design timing
   set_global_assignment -name EDA_GENERATE_FUNCTIONAL_NETLIST OFF -section_id
   eda board design_symbol
   set global assignment -name EDA GENERATE FUNCTIONAL NETLIST OFF -section id
   eda board design signal integrity
   set global assignment -name EDA GENERATE FUNCTIONAL NETLIST OFF -section id
   eda_board_design_boundary_scan
  set_global_assignment -name VHDL_FILE bin2bcd.vhd
  set_global_assignment -name VHDL_FILE bcd2ssd.vhd
21 set_global_assignment -name VHDL_FILE fsm.vhd
22 set global assignment -name VHDL FILE datapath.vhd
23 set global assignment -name VHDL FILE topo.vhd
24 set_global_assignment -name VHDL FILE registrador.vhd
   set_global_assignment -name POWER_PRESET_COOLING_SOLUTION "23 MM HEAT SINK
   WITH 200 LFPM AIRFLOW"
  set global assignment -name POWER BOARD THERMAL MODEL "NONE (CONSERVATIVE)"
  set global assignment -name PARTITION NETLIST TYPE SOURCE -section id Top
   set_global_assignment
                                          PARTITION_FITTER_PRESERVATION_LEVEL
                              -name
   PLACEMENT_AND_ROUTING -section_id Top
  set_global_assignment -name PARTITION_COLOR 16764057 -section id Top
29
   set_location_assignment PIN G18 -to HEX0[0]
  set_location_assignment PIN_F22 -to HEX0[1]
set_location_assignment PIN_E17 -to HEX0[2]
34 set location assignment PIN L26 -to HEX0[3]
35 set_location_assignment PIN_L25 -to HEX0[4]
set location assignment PIN J22 -to HEX0[5]
  set_location_assignment PIN_H22 -to HEX0[6]
38 set location assignment PIN M24 -to HEX1[0]
39 set location assignment PIN Y22 -to HEX1[1]
40 set location assignment PIN W21 -to HEX1[2]
41 set_location_assignment PIN_W22 -to HEX1[3]
42 set location assignment PIN W25 -to HEX1[4]
43 set location assignment PIN U23 -to HEX1[5]
  set_location_assignment PIN U24 -to HEX1[6]
45 set_location_assignment PIN_AA25 -to HEX2[0]
46 set_location_assignment PIN_AA26 -to HEX2[1]
47 set_location_assignment PIN_Y25 -to HEX2[2]
48 set_location_assignment PIN_W26 -to HEX2[3]
   set_location_assignment PIN_Y26 -to HEX2[4]
```

```
set_location_assignment PIN_W27 -to HEX2[5]
set_location_assignment PIN_W28 -to HEX2[6]
set_location_assignment PIN_V21 -to HEX3[0]
set_location_assignment PIN_U21 -to HEX3[1]
set_location_assignment PIN_AB20 -to HEX3[2]
set_location_assignment PIN_AA21 -to HEX3[3]
set_location_assignment PIN_AD24 -to HEX3[4]
set_location_assignment PIN_AF23 -to HEX3[5]
set_location_assignment PIN_Y19 -to HEX3[6]

set_location_assignment PIN_W21 -to KEY[0]
set_location_assignment PIN_W21 -to KEY[1]
set_instance_assignment -name IO_STANDARD "2.5 V" -to KEY[0]
set_instance_assignment PIN_Y2 -to CLOCK_50
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to CLOCK_50
```

3.6. Códigos utilizados:

3.6.1. Datapath:

O código do datapath é responsável por realizar as operações de soma, subtração, adição de 1 e subtração de 1, conforme ilustrado abaixo:

```
LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric std.ALL;
3
  ENTITY datapath IS
6
    PORT (
7
           operandos : IN STD LOGIC VECTOR (7 DOWNTO 0);
           reset : IN STD LOGIC;
           clk : IN STD LOGIC;
9
10
           enter : IN STD LOGIC;
           enable 1 : IN STD LOGIC;
           selecao : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
12
13
           enable 2 : IN STD LOGIC;
14
           disp0 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
15
16
           disp1 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
17
           disp2 : OUT STD LOGIC VECTOR (6 DOWNTO 0);
18
           bin : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
20
   END ENTITY;
21
   ARCHITECTURE datapath arch OF datapath IS
22
       COMPONENT registrador IS
23
           GENERIC
               N : INTEGER := 7
25
           PORT (
26
               d: IN STD LOGIC VECTOR(N DOWNTO 0);
27
28
               clk : IN STD LOGIC;
29
               en : IN STD LOGIC;
30
               q : OUT STD LOGIC VECTOR(N DOWNTO 0)
```

```
31
       END COMPONENT;
33
34
       COMPONENT bin2bcd IS
            GENERIC (N : POSITIVE := 16);
            PORT (
36
37
                 clk, reset : IN STD LOGIC;
38
                binary_in : IN STD_LOGIC_VECTOR(N - 1 DOWNTO 0);
               bcd0, bcd1, bcd2, bcd3, bcd4 : OUT STD LOGIC VECTOR(3 DOWNTO 0)
40
            );
       END COMPONENT;
41
42
       COMPONENT bcd2ssd IS
43
            PORT (
44
45
                 bcd : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
                 ssd_out : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
46
47
                ac ccn : IN STD LOGIC
48
            ):
       END COMPONENT;
49
50
51
       SIGNAL a, b : STD_LOGIC_VECTOR (7 DOWNTO 0);
       SIGNAL res : STD_LOGIC_VECTOR(7 DOWNTO 0);
52
53
       SIGNAL res bcd : STD LOGIC VECTOR(12 DOWNTO 0);
54
       SIGNAL q ssd 0 : STD LOGIC VECTOR(7 DOWNTO 0);
55
56
       SIGNAL q ssd 1 : STD LOGIC VECTOR(7 DOWNTO 0);
       SIGNAL q ssd 2 : STD LOGIC VECTOR(7 DOWNTO 0);
57
58
   BEGIN
59
        registrador operandos : registrador
       GENERIC MAP(
61
62
            N \Rightarrow 7
       PORT MAP (
64
65
            d => operandos,
            clk => clk,
67
            en => enable 1,
68
            q \Rightarrow a
69
        );
70
       b <= operandos;</pre>
       WITH selecao SELECT
            res <=
            STD LOGIC VECTOR(UNSIGNED(a) + UNSIGNED(b)) WHEN "00",
74
            STD LOGIC VECTOR(UNSIGNED(a) - UNSIGNED(b)) WHEN "01",
            STD LOGIC VECTOR(UNSIGNED(a) + 1) WHEN "10",
76
77
            STD_LOGIC_VECTOR(UNSIGNED(a) - 1) WHEN OTHERS;
78
79
        r_res_inst : registrador
       GENERIC MAP(
80
81
            N \Rightarrow 7
       PORT MAP (
83
84
            d \Rightarrow res,
            clk => clk,
85
            en => enable_2,
86
            q => bin
87
88
        );
```

```
89
         bin2bcd_inst : bin2bcd
90
91
         GENERIC MAP(
92
              N => 12
93
         PORT MAP (
94
95
              clk => clk,
96
              reset => reset,
97
              binary in => "0000" & res,
              bcd0 \Rightarrow res bcd(3 DOWNTO 0),
98
99
              bcd1 \Rightarrow res bcd(7 DOWNTO 4),
              bcd2 => res_bcd(11 DOWNTO 8),
100
              bcd3 => OPEN,
101
102
              bcd4 => OPEN
103
         );
104
105
         -- Display unidade
106
         r_ssd0_inst : registrador
107
         GENERIC MAP(
108
109
              N = 7
         PORT MAP (
              d \Rightarrow "0000" \& res_bcd(3 DOWNTO 0),
              clk => clk,
114
              en => enable 2,
              q \Rightarrow q_sd_0
         );
116
118
         bcd2ssd_inst0 : bcd2ssd
119
         PORT MAP (
              bcd \Rightarrow q ssd \theta(3 DOWNTO \theta),
120
121
              ssd out => disp0,
              ac_ccn => '1'
         );
124
125
         -- Display dezena
126
127
         r_ssd1_inst : registrador
         GENERIC MAP(
128
              N \Rightarrow 7
130
         PORT MAP (
              d \Rightarrow "0000" \& res_bcd(7 DOWNTO 4),
              clk => clk,
              en => enable_2,
134
              q \Rightarrow q_ssd_1
136
         bcd2ssd_inst1 : bcd2ssd
138
         PORT MAP (
              bcd \Rightarrow q_ssd_1(3 DOWNTO 0),
141
              ssd out => disp1,
              ac_ccn => '1'
142
143
         );
144
         -- Display centena
145
146
```

```
147
         r ssd2 inst : registrador
         GENERIC MAP(
              N \Rightarrow 7
149
         PORT MAP (
              d => "0000" & res_bcd(11 DOWNTO 8),
153
              clk => clk,
              en => enable 2,
155
              q \Rightarrow q_ssd_2
156
158
         bcd2ssd inst2 : bcd2ssd
         PORT MAP (
159
160
              bcd \Rightarrow q_ssd_2(3 DOWNTO 0),
161
              ssd out => disp2,
              ac_ccn => '1'
162
163
   END ARCHITECTURE;
165
```

3.6.2. FSM:

O código da FSM é responsável por controlar o datapath da calculadora, conforme ilustrado abaixo:

```
LIBRARY ieee;
   USE ieee.std logic 1164.ALL;
  ENTITY fsm IS
4
5
       PORT (
           reset : IN STD LOGIC;
7
           clk : IN STD LOGIC;
8
           enter : IN STD LOGIC;
9
           operacao : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
10
           enable 1 : OUT STD LOGIC;
           selecao : OUT STD LOGIC VECTOR (1 DOWNTO 0);
13
           enable_2 : OUT STD_LOGIC
       );
14
15
   END ENTITY;
16
17
   ARCHITECTURE fsm_arch OF fsm IS
18
       TYPE state IS (idle, operando_1, operando_2, resultado);
19
       SIGNAL current_state, next_state : state;
20
21
  BEGIN
      sequential : PROCESS (clk, reset)
22
23
           VARIABLE count : INTEGER := 0;
       BEGIN
24
           IF reset = '1' THEN
26
                current state <= idle;</pre>
27
           ELSIF rising edge(clk) THEN
                current_state <= next_state;</pre>
           END IF;
29
       END PROCESS sequential;
30
31
```

```
32
        combinational : PROCESS (operacao, enter, current_state)
33
        BEGIN
34
35
             -- Default values
             enable 1 <= '0';
37
             enable_2 <= '0';
38
             -- State machine
             next_state <= current_state;</pre>
40
41
             CASE current_state IS
43
44
                 WHEN idle =>
                      IF enter = '1' THEN
46
                           next_state <= operando_1;</pre>
47
                      ELSE
                           next state <= idle;</pre>
49
                      END IF;
50
                 WHEN operando 1 =>
                      enable 1 <= '1';
52
                      IF operacao(0) = '0' THEN
53
54
                           next state <= operando 2;</pre>
55
                      ELSE
56
                           next_state <= resultado;</pre>
57
                      END IF;
58
59
                 WHEN operando 2 =>
                      IF enter = '1' THEN
60
61
                           next_state <= resultado;</pre>
                      ELSE
62
63
                           next state <= operando 2;</pre>
                      END IF;
65
                 WHEN resultado =>
                      enable_2 <= '1';
68
                      next state <= idle;</pre>
             END CASE;
69
70
71
        END PROCESS combinational;
72
73
        selecao <= operacao;</pre>
74
   END ARCHITECTURE;
```

3.6.3. Topo:

Por fim, o código topo é responsável por instanciar os componentes e conectar os sinais, conforme ilustrado abaixo:

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY topo IS
PORT (
CLOCK_50 : IN STD_LOGIC;
SW : IN STD_LOGIC_VECTOR (17 DOWNTO 0);
```

```
KEY: IN STD LOGIC VECTOR (1 DOWNTO 0);
           HEXO: OUT STD LOGIC VECTOR (6 DOWNTO 0);
           HEX1 : OUT STD LOGIC VECTOR (6 DOWNTO 0);
           HEX2: OUT STD LOGIC VECTOR (6 DOWNTO 0);
           LEDR : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
       );
14
   END ENTITY;
16
17
   ARCHITECTURE topo arch OF topo IS
18
       COMPONENT datapath IS
           PORT (
19
20
                operandos : IN STD LOGIC VECTOR (7 DOWNTO 0);
                reset : IN STD LOGIC;
22
                clk : IN STD LOGIC;
                enter : IN STD_LOGIC;
24
                enable 1 : IN STD LOGIC;
25
                selecao : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
26
                enable_2 : IN STD_LOGIC;
27
28
                disp1 : OUT STD_LOGIC_VECTOR (6 DOWNTO 0);
29
                disp2 : OUT STD LOGIC VECTOR (6 DOWNTO 0);
30
                bin : OUT STD LOGIC VECTOR (7 DOWNTO 0)
31
            );
       END COMPONENT;
       COMPONENT fsm IS
34
           PORT (
35
36
                reset : IN STD LOGIC;
                clk : IN STD_LOGIC;
37
                enter : IN STD_LOGIC;
                operacao : IN STD LOGIC VECTOR (1 DOWNTO 0);
40
                enable_1 : OUT STD_LOGIC;
41
42
                selecao : OUT STD_LOGIC_VECTOR (1 DOWNTO 0);
                enable 2 : OUT STD LOGIC
            ):
45
       END COMPONENT;
46
47
       SIGNAL operandos : STD LOGIC VECTOR (7 DOWNTO 0);
48
       SIGNAL reset : STD LOGIC;
49
       SIGNAL enter : STD LOGIC;
       SIGNAL operacao : STD_LOGIC_VECTOR (1 DOWNTO 0);
51
       SIGNAL enable_1 : STD_LOGIC;
       SIGNAL selecao : STD LOGIC VECTOR (1 DOWNTO 0);
       SIGNAL enable_2 : STD_LOGIC;
53
54
   BEGIN
       operandos(7) \le SW(7);
       operandos(6) \le SW(6);
57
58
       operandos(5) \leq SW(5);
       operandos(4) \leq SW(4);
       operandos(3) \leq SW(3);
60
61
       operandos(2) \le SW(2);
       operandos(1) \leftarrow SW(1);
62
       operandos(0) <= SW(0);
63
65
       reset \leftarrow KEY(0);
```

```
66
       enter \leftarrow KEY(1);
67
68
       operacao(1) \le SW(17);
69
       operacao(0) \le SW(16);
70
       datapath_inst : datapath PORT MAP(
72
            operandos => operandos,
            reset => reset,
73
74
            clk => CLOCK_50,
            enter => enter,
76
            enable 1 => enable 1,
            selecao => selecao,
78
            enable 2 => enable 2,
79
            disp1 => HEX0,
80
            disp2 => HEX1,
81
82
            bin => LEDR
83
       );
       fsm inst : fsm PORT MAP(
            reset => reset,
86
87
            clk => CLOCK_50,
            enter => enter,
89
            operacao => operacao,
91
            enable_1 => enable_1,
92
            selecao => selecao,
93
            enable_2 => enable_2
94
   END ARCHITECTURE;
```

3.6.4. Registrador:

Além dos códigos apresentados anteriormente, foram utilizados também os códigos abaixo para a implementação da calculadora.

O código registrador é responsável por armazenar um valor de 8bits.

```
-- register
  LIBRARY IEEE;
  USE IEEE.STD_LOGIC_1164.ALL;
  ENTITY registrador IS
7
      GENERIC (
           N : INTEGER := 7
8
9
       PORT (
10
           d : IN STD LOGIC VECTOR(N DOWNTO 0);
11
12
           clk : IN STD LOGIC;
           en : IN STD LOGIC;
14
           q : OUT STD_LOGIC_VECTOR(N DOWNTO 0)
      );
  END ENTITY;
16
  ARCHITECTURE registrador_arch OF registrador IS
```

3.6.5. bcd2ssd:

O código bcd2ssd é responsável por converter um número BCD de 4bits para um display de 7 segmentos.

```
library ieee;
  use ieee.std_logic_1164.all;
4 entity bcd2ssd is
    port (
      BCD : in std_logic_vector (3 downto 0);
7
      SSD : out std_logic_vector (6 downto 0)
8
9
10 end entity;
11
12 architecture arch of bcd2ssd is
13 begin
14
15
    with BCD select
    SSD <= "1000000" when "0000",
16
17
       "1111001" when "0001",
     "0100100" when "0010"
     "0110000" when "0011"
19
       "0011001" when "0100"
20
      "0010010" when "0101",
      "0000011" when "0110",
      "1111000" when "0111"
23
     "0000000" when "1000",
     "0011000" when "1001",
    "0111111" when others;
26
27 end arch;
```

3.6.6. bin2bcd:

O código bin2bcd é responsável por converter um número binário de 8bits para BCD, onde cada dígito é representado por 4bits.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```

```
entity bin2bcd is
       port (
7
                   : in std logic vector (7 downto 0);
8
           sd, su, sc : out std logic vector (3 downto 0)
10
  end entity;
11
12
  architecture ifsc v1 of bin2bcd is
13
       signal A uns : unsigned (7 downto 0);
14
       signal sd uns, su uns, sc uns : unsigned (7 downto 0);
15
16 begin
17
       A uns <= unsigned(A);
      sc uns \leq A uns/100;
19
       sd_uns <= A_uns/10;
20
       su_uns <= A_uns rem 10;</pre>
21
              <= std_logic_vector(resize(sc_uns, 4));</pre>
       SC
              <= std_logic_vector(resize(sd_uns, 4));
       sd
              <= std_logic_vector(resize(su_uns, 4));</pre>
23
       su
24 end architecture;
```

4. Conclusão:

Com base nos conceitos apresentados e nos resultados obtidos, foi possível implementar uma calculadora utilizando uma Máquina de Estados Finitos (FSM) para controle do datapath. A calculadora é capaz de realizar operações de soma, subtração, adição de 1 e subtração de 1.

Podemos concluir que a implementação da calculadora foi bem sucedida, atendendo aos requisitos propostos e demonstrando o funcionamento correto da FSM e do datapath, abaixo está a tabela de resultados da implementação para consumo de hardware:

Table 1: Elaborada pelo Autor

Implementacao	Área (LE)	Registradores
Parte 1	104	67

Tabela de resultados da implementação