

Structure des ordinateurs – Instructions

La machine :




Tableau de codage des instructions

A := cte	1
A := B	2
A := B opa cte	3
A := B opa C	4
vers ET	5
si A opl cte vers ET	6
si A opl B vers ET	7

Avec : opa = opération arithmétique , opl = opération logique , cte = constante.

Tableau de codage des opérations arithmétiques et logiques:

+	-	*	/	=	≠	>	<	≥	≤
2	3	4	5	6	7	8	9	A	B

1. Codage des instructions

Donnez le codage mémoires des instructions de la machine :

A := Cte

A := B :

A := B / 37 :

si X < 255 vers ICI

vers LABAS

2. Séquencement des instructions

Donnez le séquencement des instructions de la machine :

A := B :

A := B / 37 :

vers LABAS

si A < B vers ET

Structure des ordinateurs – Instructions

1. Codage des instructions

Donnez le codage mémoires des instructions de la machine.

Le codage consiste à décrire le rangement en mémoire des instructions sachant que :

- le code instruction occupe 4 bits pour des valeurs de 1 à 7,
- le code opérations occupe 4 bits de 2 à B,
- les constantes ont sur 1 octet,
- les adresses sont sur 2 octets.

A := Cte :

1 octet pour l'instruction, 2 pour A, 1 pour la constante, l'ordre de A et de la constante doit être fixé mais n'est pas important pour le séquençement.

Instruction : 1 octet	Octet haut adresse de A	Octet bas adresse de A	1 octet pour la constante
1-	Ah	Ab	Constante

A := B :

1 octet pour l'instruction, 2 pour A, 2 pour B. B doit être avant A pour le séquençement.

Instruction : 1 octet	Octet haut adresse de B	Octet bas adresse de B	Octet haut adresse de A	Octet bas adresse de A
2-	Bh	Bb	Ah	Ab

A := B / 37 :

Avec A à l'adresse $(1AC7)_{16}$ et B à l'adresse $(E001)_{16}$

35	E0	01	25	1A	C7
----	----	----	----	----	----

si X < 255 vers ICI

avec X adresse $(1234)_{16}$ et ICI adresse $(CAFE)_{16}$

$(255)_{10} = (FF)_{16}$

69	12	34	FF	CA	FE
----	----	----	----	----	----

vers LABAS

avec LABAS adresse $(BEBA)_{16}$

5-	BE	BA
----	----	----

Structure des ordinateurs – Instructions

2. Séquencement des instructions

Donnez le séquencement des instructions de la machine.

Le fetch/decode :

"aller chercher" l'instruction qui se trouve à l'adresse contenu dans PC :

t : IPC (lecture PC), CSMEM (activation mémoire), R/lw (Mémoire en mode lecture), eRI (écriture dans RI)
t+1 : lhRI (lecture partie haute de RI vers le module de commande), IncPC (incréméntationPC)

à partir de t+2 la suite dépend de l'instruction.

A = B

2-	Bh	Bb	Ah	Ab
----	----	----	----	----

// récupération de l'adresse de B pour récupérer sa valeur

// d'abord la partie haute Bh

t+2 : IPC, CSMEM, R/W, eRADh,

t+3 : IncPC

// puis la partie basse Bb

t+4 : IPC, CSMEM, R/W, eRADb,

// La valeur de B est lue dans la mémoire et envoyée dans le registre RA

t+5 : IRAD, CSMEM, R/W, eRA, IncPC

// récupération de l'adresse de A pour rangement en mémoire

// Ah

t+6 : IPC, CSMEM, R/W, eRADh,

t+7 : IncPC

// Ab

t+8 : IPC, CSMEM, R/W, eRADb,

// Ecriture en mémoire à l'adresse de A

t+9 : IRAD, IBRA (lecture du registre RA vers le bus), CSMEM, R/w (écriture en mémoire), IncPC

Le processeur est prêt pour l'instruction suivante, PC a été incrémenté à la fin et pointe sur l'instruction suivante.

Structure des ordinateurs – Instructions

A := B / 37 :

Avec A à l'adresse $(1AC7)_{16}$ et B à l'adresse $(E001)_{16}$
 $(37)_{10} = (25)_{16}$

35	E0	01	25	1A	C7
----	----	----	----	----	----

Séquencement :

t : fetch

t+1 : decode

// récupération de l'adresse de B pour récupérer sa valeur

// d'abord la partie haute Bh

t+2 : IPC, CSMEM, R/W, eRADh,

t+3 : IncPC

// puis la partie basse Bb

t+4 : IPC, CSMEM, R/W, eRADb,

// La valeur de B est lue dans la mémoire et envoyée dans le registre RA

t+5 : IRAD, CSMEM, R/W, eRA, IncPC

// récupération de la valeur de la constante $(25)_{16}$

// et rangement dans le registre RB en entrée de l'ALU pour pouvoir faire l'opération

t+6 : IPC, CSMEM, R/W, eRB,

// calcul de l'opération par l'ALU

// le code opération (5 pour /) a été rangé dans Rib au moment du fetch

// il est envoyé vers l'ALU pour choisir l'opération et le résultat va dans RC

// on en profite aussi pour incrémenter PC

t+7 : IARA, IRB, IRib, CsdecALU, eRC, IncPC

// récupération de l'adresse de A pour rangement en mémoire

// Ah

t+8 : IPC, CSMEM, R/W, eRADh,

t+9 : IncPC

// Ab

t+10 : IPC, CSMEM, R/W, eRADb,

// Ecriture en mémoire à l'adresse de A du résultat de l'opération qui se trouve dans RC

t+11 : IRAD, IRC, CSMEM, R/w, IncPC

Structure des ordinateurs – Instructions

vers LABAS

5-	LABASh	LABASb
----	--------	--------

Il suffit de mettre dans PC l'adresse LABAS qui est sur 2 octets

Séquencement :

t : fetch

t+1 : decode

// Récupération de la partie haute de l'étiquette : LABASh

// et rangement dans la partie haute du registre d'adresse programme RAPh

t+2 : IPC, CSMEM, R/w, eRAPh

t+3 : incPC

// Récupération de la partie basse de l'étiquette : LABASb

// et rangement dans la partie haute du registre d'adresse programme RAPb

t+4 : IPC, CSMEM, R/w, eRAPb

// envoi dans PC de RAP qui contient LABAS

t+5 : IRAP, ePC

Le processeur est prêt à exécuter l'instruction pointée par PC c'est à dire celle qui se trouve à l'adresse LABAS

Structure des ordinateurs – Instructions

si A < B vers ET

Codage :

79	Ah	Ab	Bh	Bb	Eth	ETb
----	----	----	----	----	-----	-----

Séquencement :

t : fetch

t+1 : decode

// valeur de A dans RA

t+2 : IPC, CSMEM, R/ $\overline{w}$, eRADh

t+3 : IncPC

t+4 : IPC, CSMEM, R/ $\overline{w}$, eRADb

t+5 : IRAD, CSMEM, R/W, eRA, IncPC

// valeur de B dans RB

t+6 : IPC, CSMEM, R/ $\overline{w}$, eRADh

t+7 : IncPC

t+8 : IPC, CSMEM, R/ $\overline{w}$, eRADb

t+9 : IRAD, CSMEM, R/ $\overline{w}$, eRB, IncPC

// Test

t+10 : IARA, IRB, CSdec (decodeur de l'ALU), IRIb, eRC, eRE

// La suite dépend du test

// Si vrai

// Chargement de l'adresse ET dans PC

t+11 : IPC, CSMEM, R/ $\overline{w}$, eRAPH

t+12 : IncPC

t+13 : IPC, CSMEM, R/ $\overline{w}$, eRAPb

t+14 : IRAP, ePC

// Si faux on place PC sur l'instruction d'après

t+11 : IncPC

t+12 : IncPC