Iniciou a prática criando uma entidade nomeado FlipFlopD no software QUARTUS II 13.0, especificando qual chip está sendo utilizado, no caso o EP2C35F672C6.

A partir disso, criou o primeiro arquivo em VHDL de mesmo nome que a entidade no qual foi colado uma parte do código disponibilizado:

```
LIBRARY IEEE;
use ieee.std logic 1164.all;
entity FlipFlopD is
      port( clock: in std logic;
               D: in std logic;
          Q: out std_logic
end FlipFlopD;
architecture RTL of FlipFlopD is
begin
      process(clock)
       begin
              if (clock='1' and clock'event) then
                     Q \leq D;
              end if;
       end process;
end RTL;
```

Utilizou-se a estrutura logica WHEN-ELSE em architecture para alterar a descrição de comportamental para fluxo de dados, como visto abaixo:

```
architecture RTL of FlipFlopD is begin

Q <= '0' when(reset='0') else

D when(clock='1' and clock'event);
end RTL;
```

Simulado e atestado ausência de erros, verificou-se a esquematização do código em circuito pela opção RTL viewer e Technology Map Viewer. Segue abaixo as imagens:




Figura 1: Circuito FlipFlopDr




Figura 2: Diagrama do circuito FlipFlopD

Seguiu-se para a compilação do testbench criado, este chamado de tb_FlipFlopD, e que irá definir os testes do projeto. Ele está descrito abaixo:

```
library IEEE;
       use IEEE.STD LOGIC 1164.all;
       entity tb FlipFlopD is
       end tb FlipFlopD;
       architecture teste of tb FlipFlopD is
       component FlipFlopD is
              port(
                            clock: in std logic;
                            D: in std logic;
                            reset: in std logic;
                  Q: out std logic
       end component;
       signal fio Cl, fio D, fio Re, fio Q: std logic;
       begin
       -- Note que o componente é instanciado com apenas 4 bits nas entradas para facilitar
a simulação:
       instancia FlipFlopD: FlipFlopD port map(clock=>fio Cl, D=>fio D, reset=>fio Re,
Q = > fio_Q);
       -- Dados de entrada de 4 bits são expressos em "hexadecimal" usando "x":
      fio Cl<='0', '1' after 50ns,'0' after 100ns, '1' after 150ns,'0' after 200ns,'1' after
250ns,'0' after 300ns;
      fio D<='0','1' after 25ns,'0' after 75ns, '1' after 175ns;
      fio Re<='0','1' after 2ns, '0' after 200ns;
       end teste;
```

Com ele, podemos simular o funcionamento do circuito através do software MULTISIM. Basta apenas indica o arquivo como testbench em simulation e começar a simulação em RTL. Irá abrir um gráfico de sinais com valores determinados pelo testbench e irá auxiliar na verificação da lógica.




Figura 3: Simulação FlipFlopD no Multisim

Em seguida, foi feito o circuito fulladder de 4 bits, esse criado a partir de um fulladder com descrição de fluxo de dados disponibilizado no sistema, que segue abaixo:

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
entity fulladder is
 port (Cin: in std logic;
      x: in std logic;
      y: in std logic;
      s : out std logic;
      Cout: out std logic
end fulladder;
architecture RTL OF fulladder is
begin
  s \le x XOR y XOR Cin;
  Cout \le (x AND y) OR (Cin AND x) OR (Cin AND y);
end RTL;
O novo código, agora em 4 bits e com descrição comportamental, segue abaixo:
LIBRARY ieee;
USE ieee.std logic 1164.all;
entity fulladder is
      generic
             DATA WIDTH: natural :=4
      port (
                    Cin: in std logic vector ((DATA WIDTH-1) downto 0);
                    x: in std logic vector ((DATA WIDTH-1) downto 0);
                    y: in std_logic_vector ((DATA_WIDTH-1) downto 0);
                    s: out std logic vector ((DATA WIDTH-1) downto 0);
                    Cout: out std logic vector ((DATA WIDTH-1) downto 0)
);
end fulladder;
architecture RTL OF fulladder is
begin
      process(x, y, cin)
      begin
  s \le x XOR y XOR Cin;
  Cout \le (x AND y) OR (Cin AND x) OR (Cin AND y);
      end process;
end RTL;
```

Simulado e atestado ausência de erros, verificou-se a esquematização do código em circuito pela opção RTL viewer e Technology Map Viewer. Segue abaixo as imagens:




Figura 4: Circuito FullAdder 4bits




Figura 5: Diagrama circuito FullAdder 4bits

Seguiu-se para a compilação do testbench criado, este chamado de tb_fulladder, e que irá definir os testes do projeto. Ele está descrito abaixo:

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity tb fulladder is
end tb fulladder;
architecture teste of tb fulladder is
component fulladder is
                     generic
                     (DATA WIDTH: natural:=4
                    port (
                            Cin: in std_logic_vector ((DATA_WIDTH-1) downto 0);
                            x: in std_logic_vector ((DATA_WIDTH-1) downto 0);
                            y: in std logic vector ((DATA WIDTH-1) downto 0);
                            s: out std logic vector ((DATA WIDTH-1) downto 0);
                            Cout: out std logic vector ((DATA WIDTH-1) downto 0)
    );
end component;
signal fio_Cin: std_logic_vector (3 downto 0);
signal fio x: std logic vector (3 downto 0);
signal fio y: std logic vector (3 downto 0);
signal fio s, fio Cout: std logic vector (3 downto 0);
begin
instancia fulladder: fulladder generic map (DATA WIDTH => 4) port map(Cin=>fio Cin,
x=>fio x, y=>fio y, s=>fio s,Cout=>fio Cout);
fio Cin \le x''0'', x''2'' after 30ns, x''3'' after 70ns, x''7'' after 100ns;
fio x \le x''0'', x''5'' after 50ns, x''3'' after 90ns, x''7'' after 110ns;
fio y \le x''0'', x''4'' after 40ns, x''5'' after 100ns, x''7'' after 150ns;
end teste;
```

Com ele, podemos simular o funcionamento do circuito através do software MULTISIM. Basta apenas indica o arquivo como testbench em simulation e começar a simulação em RTL. Irá abrir um gráfico de sinais com valores determinados pelo testbench e irá auxiliar na verificação da lógica.




Figura 6: Simulação FullAdder 4bits no Multisim

Foi utilizado o arquivo esv do comparador para facilitar a pinagem desse projeto.

```
x/3/ \le PIN N25
x/2/ \le PIN N26
x/1/ \le PIN P25
x[0] \leq PIN_AE14
y[3] \leq PIN_AC13
y[2] \leq PIN_C13
y[1] \leftarrow PIN_B13
y[0] \leq PIN\_A13
cin[3] \leftarrow PIN P2
cin[2] \leq PIN T7
cin[1] \leftarrow PIN U3
cin[0] \leq PIN_U4
cout[3] \le PIN AE23
cout[2] <= PIN AF23
cout[1] <= PIN AB21
cout[0] <= PIN_AC22
s[3] \leftarrow PIN\_AD21
s[2] \le PIN_AC21
s[1] \leftarrow PIN_AA14
```

 $s[0] \leftarrow PIN Y13$




Figura 7: Pin Planner

Simulando novamente para verificação dos pinos, podemos enviar o projeto para o FPGA usando a função PROGRAMMER e o usb blaster.




Figura 8: Programmer