Iniciou a prática criando uma entidade nomeado pseudo\_mux no software QUARTUS II 13.0, especificando qual chip está sendo utilizado, no caso o EP2C35F672C6.

A partir disso, adicionou-se o código disponibilizado no sistema e implementado uma arquitetura comportamental para análise e compilação dos dados:

```
library ieee;
use ieee.std logic 1164.all;
entity pseudo mux is
      port (
              CLOCK
                                                         std logic; -- clock input
                                          in
              RESET
                                                         std logic; -- reset input
                                          in
              S
                                                         std logic; -- control input
                                          in
              A,B,C,D
                                                  std logic; -- data inputs
                                   in
                                                  std logic -- data output
                                           out
  );
end pseudo mux;
architecture arch of pseudo mux is
       type estado is (s0, s1, s2, s3);
       signal est atual, est futuro : estado;
begin
 process(CLOCK, RESET) is
       begin
              if(RESET='1') then
                     est atual<=s0;
              elsif(rising edge(CLOCK)) then
                     est atual<=est futuro;
              end if;
       end process;
      process(S, est atual, A, B, C, D) is
       begin
              case est atual is
                     when s\theta =>
                            0<=A;
                            if(S='1') then
                                   est futuro<=s1;
                            else
                                   est futuro<=s0;
                            end if;
                     when s1 =>
                            O<=B:
                            if(S='1') then
                                   est futuro<=s2;
                            else
                                   est futuro<=s1;
                            end if;
```

```
when s2 \Rightarrow
                              Q<=C;
                             if(S='1') then
                                     est futuro<=s3;
                              else
                                     est_futuro<=s2;
                             end if;
                      when s3 =>
                              Q<=D;
                             if(S='1') then
                                     est futuro<=s0;
                              else
                                     est_futuro<=s3;</pre>
                             end if;
                      end case;
               end process;
end arch;
```

Simulado e atestado ausência de erros, verificou-se a esquematização do código em circuito pela opção RTL viewer e Technology Map Viewer. Segue abaixo as imagens:




Figura 1: Circuito Pseudo Mux




Figura 2: Diagrama do circuito Pseudo Mux

Seguiu-se para a compilação do testbench criado, este chamado de tb\_mean\_4\_clocks, e que irá definir os testes do projeto. Ele está descrito abaixo:

library IEEE;

```
use IEEE.STD LOGIC 1164.all;
       use ieee.numeric std.all;
       entity tb pseudo mux is
       end tb pseudo mux;
       architecture teste of tb pseudo mux is
       component pseudo mux is
              port (
                     CLOCK
                                                 in
                                                                std logic; -- clock input
                                                                std logic; -- reset input
                     RESET
                                                 in
                                                                std logic; -- control input
                     S
                                                 in
                     A,B,C,D :
                                                         std logic; -- data inputs
                                          in
                                                         std logic -- data output
                     Q
                                                 out
              );
       end component;
       signal fio clk: std logic:='0';
       signal fio res: std logic;
       signal fio s: std logic;
       signal fio a, fio b, fio c, fio d: std logic;
       signal fio q: std logic :='0';
       begin
       -- Note que o componente é instanciado com apenas 4 bits nas entradas para facilitar
a simulação:
       instancia pseudo mux:
                                                                    map(CLOCK=>fio clk,
                                     pseudo mux
                                                         port
RESET=>fio res,A=>fio a,B=>fio b,C=>fio c,D=>fio d,S=>fio s,Q=>fio q);
       -- Dados de entrada de 4 bits são expressos em "hexadecimal" usando "x":
      fio clk <= not fio clk after 5ns;
      fio res \leq '1', '0' after 5ns;
      fio s \le 0', '1' after 20ns, '0' after 30ns, '1' after 50ns, '0' after 60ns, '1' after 80ns,
'0' after 90ns;
      fio a \le 0', '1' after 10ns, '0' after 20ns;
      fio b \le 0', '1' after 20ns, '0' after 50ns;
      fio c \le 0', '1' after 50ns, '0' after 80ns;
      fio d <= '0', '1' after 80ns, '0' after 90ns, '1' after 100ns, '0' after 110ns;
       end teste;
```

Com ele, podemos simular o funcionamento do circuito através do software MULTISIM. Basta apenas indica o arquivo como testbench em simulation e começar a simulação em RTL. Irá abrir um gráfico de sinais com valores determinados pelo testbench e irá auxiliar na verificação da lógica.



Figura 3: Simulação Pseudo Mux no Multisim

Foi utilizado o arquivo esv do comparador para facilitar a pinagem desse projeto.

```
A <= PIN_N25
B <= PIN_N26
C <= PIN_P25
D <= PIN_AE14
```

CLOCK <= PIN\_AC13 RESET <= PIN\_C13 S <= PIN\_B13




Figura 4: Pin Planner

Simulando novamente para verificação dos pinos, podemos enviar o projeto para o FPGA usando a função PROGRAMMER e o usb blaster.




Figura 5: Programmer