Iniciou a prática criando uma entidade nomeado mean\_4\_clocks no software QUARTUS II 13.0, especificando qual chip está sendo utilizado, no caso o EP2C35F672C6. A partir disso, adicionou-se o código disponibilizado no sistema e que segue abaixo:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity mean 4 clocks is
  generic (
               integer := 32
    W
  );
 port (
    CLK: in std logic;
    RESET: in std logic;
    INPUT: in std logic vector(W-1 downto 0);
    OUTPUT: out std logic vector(W-1 downto 0)
  );
end mean 4 clocks;
architecture arch of mean 4 clocks is
begin
  process(CLK, RESET) is
    variable var1 : unsigned(W - 1 downto 0);
    variable var2 : unsigned(W - 1 downto 0);
    variable var3 : unsigned(W - 1 downto 0);
    variable var4 : unsigned(W - 1 downto 0);
    if (RESET = '1') then
                    var1 := to \ unsigned(0, W);
                    var2 := to \ unsigned(0, W);
                    var3 := to \ unsigned(0, W);
                    var4 := to \ unsigned(0, W);
    elsif (rising edge(CLK)) then
       var1 := unsigned("00" & INPUT(W-1 downto 2));
      var2 := var1;
      var3 := var2;
      var4 := var3;
    end if;
    OUTPUT <= std logic vector(var1 + var2 + var3 + var4);
  end process;
end arch;
```

Ele apresenta 2 erros fundamentais, o primeiro sendo o uso de variables, que liga todos registradores ao input, e o segundo diz respeito a precisão do calculo e a perda de informações. Ambos foram solucionados com o código abaixo:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
entity mean 4 clocks is
 generic (
   W
              integer := 32
 );
 port (
   CLK : in std_logic;
   RESET: in std logic;
   INPUT: in std logic vector(W-1 downto 0);
   OUTPUT: out std logic vector(W-1 downto 0)
 );
end mean 4 clocks;
architecture arch of mean 4 clocks is
signal var1, var2, var3, var4: unsigned(W - 1 downto 0);
signal soma: unsigned(W+1 downto 0);
begin
      process(CLK, RESET) is
      begin
             if (RESET = '1') then
                    var1 \le to \ unsigned(0, W);
                    var2 \le to \ unsigned(0, W);
                    var3 \le to \ unsigned(0, W);
                    var4 \le to \ unsigned(0, W);
             elsif (rising edge(CLK)) then
                    var1 <= unsigned(INPUT(W-1 downto 0));</pre>
                    var2 \le var1;
                    var3 <= var2;
                    var4 \le var3;
             end if;
             soma<=("00"&var1) + ("00"&var2) + ("00"&var3) + ("00"&var4);
             OUTPUT <= std logic vector(soma(W+1 downto 2));
      end process;
end arch;
```

Simulado e atestado ausência de erros, verificou-se a esquematização do código em circuito pela opção RTL viewer e Technology Map Viewer. Segue abaixo as imagens:




Figura 1: Circuito Mean\_4\_Clockr




Figura 2: Diagrama do circuito Mean\_4\_Clock

Seguiu-se para a compilação do testbench criado, este chamado de tb\_mean\_4\_clocks, e que irá definir os testes do projeto. Ele está descrito abaixo:

```
library IEEE;
      use IEEE.STD LOGIC 1164.all;
      use ieee.numeric std.all;
      entity tb mean 4 clocks is
      end tb mean 4 clocks;
      architecture teste of tb mean 4 clocks is
      component mean 4 clocks is
             generic (
           W: natural := 32
         );
        port (
           CLK: in std logic;
           RESET: in std_logic;
           INPUT: in std logic vector(W-1 downto 0);
           OUTPUT: out std logic vector(W-1 downto 0)
        );
      end component;
      signal fio clk: std logic:='0';
      signal fio R: std logic;
      signal fio I, fio O: std logic vector(3 downto 0);
      begin
      instancia mean4clocks:
                                 mean 4 clocks
                                                                       (W=>4)
                                                    generic
                                                               map
                                                                                  port
map(CLK=>fio clk, RESET=>fio_R, INPUT=>fio_I, OUTPUT=>fio_O);
      -- x nas próximas linhas: os vetores de bits estão expressos em base hexadecimal
      fio clk <=not fio clk after 25ns;
      fio R \leq 1', '0' after 5ns;
      fio I \le x''1'', x''f'' after 300ns;
      end teste;
```

Com ele, podemos simular o funcionamento do circuito através do software MULTISIM. Basta apenas indica o arquivo como testbench em simulation e começar a simulação em RTL. Irá abrir um gráfico de sinais com valores determinados pelo testbench e irá auxiliar na verificação da lógica.




Figura 3: Simulação Mean\_4\_Clocks no Multisim

Foi utilizado o arquivo esv do comparador para facilitar a pinagem desse projeto.

```
INPUT[3] <= PIN_N25

INPUT[2] <= PIN_N26

INPUT[1] <= PIN_P25

INPUT[0] <= PIN_AE14

CLOCK <= PIN_AC13

RESET <= PIN_C13
```

OUTPUT[3] <= PIN\_AD21 OUTPUT 2] <= PIN\_AC21 OUTPUT [1] <= PIN\_AA14 OUTPUT [0] <= PIN\_Y13




Figura 4: Pin Planner

Simulando novamente para verificação dos pinos, podemos enviar o projeto para o FPGA usando a função PROGRAMMER e o usb blaster.




Figura 5: Programmer