



SIMULADOR ALGORITMO DE TOMASULO

ARQUITETURA DE COMPUTADORES III



**Ana Fernanda Souza Cancado
Arthur de Sá Braz de Matos
Gabriel Praes B. Nunes
Guilherme Otávio de Oliveira
Kaio Henrique Lucio e Santos**



CICLOS GASTOS POR INSTRUÇÃO

- **ADD: 1**
- **SUB: 1**
- **MUL: 3**
- **DIV: 6**
- **LOAD: 2**
- **STORE: 1**
- **BEQ: 1**
- **BNE: 1**

Controles

▶ Passo

🖼️ Executar

🔄 Reset

📄 Carregar Exemplo

Código MIPS

```
BEQ R1, R1, 2      # Verdadeiro
ADD R3, R3, R3     # Deve ser descartado
MUL R4, R4, R4     # Deve ser descartado
ADD R6, R5, R5     # Só será executado se BEQ realmente desviar
```

📄 Carregar Programa

📊 Métricas de Desempenho

IPC: 0.000 | Ciclo: 0
Commitadas: 0/5
Branches: 0
Especulação: 0

EFICIÊNCIA: 0.0% | PROGRESSO: 0.0%

📋 Status das Instruções

ID	Instrução	Status	Issue	Exec	WB	Commit	ROB	RS
0	BEQ R1, R1, 2 ...	Waiting	-	-	-	-	-	-
1	ADD R3, R3, R3 ...	Waiting	-	-	-	-	-	-
2	MUL R4, R4, R4 ...	Waiting	-	-	-	-	-	-
3	ADD R6, R5, R5 ...	Waiting	-	-	-	-	-	-
4	ADD R7, R8, R9 ...	Waiting	-	-	-	-	-	-

📋 Estações de Reserva

ID	Busy	Op	Vj	Vk	Qj	Qk	Ciclos
ADD0	Não	-	-	-	-	-	-
ADD1	Não	-	-	-	-	-	-
ADD2	Não	-	-	-	-	-	-
MUL3	Não	-	-	-	-	-	-
MUL4	Não	-	-	-	-	-	-
LOAD5	Não	-	-	-	-	-	-
LOAD6	Não	-	-	-	-	-	-

📋 Reorder Buffer (ROB)

Entry	Instr	Type	Dest	Value	Ready
ROB0	-	-	-	-	Não
ROB1	-	-	-	-	Não
ROB2	-	-	-	-	Não
ROB3	-	-	-	-	Não
ROB4	-	-	-	-	Não
ROB5	-	-	-	-	Não
ROB6	-	-	-	-	Não
ROB7	-	-	-	-	Não
ROB8	-	-	-	-	Não
ROB9	-	-	-	-	Não

📋 Registradores

```
R8: 0.0 [ - ] R9: 0.0 [ - ] R10: 0.0 [ - ] R11: 0.0 [ - ]
R12: 0.0 [ - ] R13: 0.0 [ - ] R14: 0.0 [ - ] R15: 0.0 [ - ]
R16: 0.0 [ - ] R17: 0.0 [ - ] R18: 0.0 [ - ] R19: 0.0 [ - ]
R20: 0.0 [ - ] R21: 0.0 [ - ] R22: 0.0 [ - ] R23: 0.0 [ - ]
R24: 0.0 [ - ] R25: 0.0 [ - ] R26: 0.0 [ - ] R27: 0.0 [ - ]
R28: 0.0 [ - ] R29: 0.0 [ - ] R30: 0.0 [ - ] R31: 0.0 [ - ]
```

INSTRUÇÕES INVÁLIDAS

ADF R1, R2, R3	# Operação inexistente
ADD R1, R2	# Poucos argumentos
SUB R4, R9, R2	
MUL R1, R2, R3, R4	# Muitos argumentos
SUB R32, R1, R2	# Registrador inválido
BEQ R1, R2, ABC	# Offset inválido (deve ser número)
LOAD R1, 100(	# Formato de endereço inválido
UNKN R1, R2, R3	# Instrução completamente desconhecida
ADD R1, R2, R3	


DEPENDÊNCIA VERDADEIRA

ADD R1, R2, R3

ADD R5, R1, R6

LOAD R10, 100(R5)

ADD R8, R9, R10




RENOMEAÇÃO DE REGISTRADOR

ADD R1, R2, R3

SUB R2, R4, R5

SUB R4, R6, R1



PREDIÇÃO FALHA - DESCARTE DE INSTRUÇÕES

BEQ R1, R1, 2 # Verdadeiro

ADD R3, R3, R3 # Deve ser descartado

MUL R4, R4, R4 # Deve ser descartado

ADD R8, R5, R5 # Só será executado se BEQ realmente desviar

ADD R7, R6, R6 # Só será executado se BEQ realmente desviar

LINK REPOSITÓRIO - GITHUB

<https://github.com/arthursbmatos9/Arquitetura-de-Computadores-3>

The image features a light blue grid background. In the top right and bottom left corners, there are decorative curved shapes in two shades of blue, resembling parts of a globe or stylized corners.

OBRIGADO