PROCESSADORES SUPERESCALARES

Arthur Souto Lima Pablo Correa Costa Hilário Corrêa da Silva Neto Victor Vieira Brito Amaral Pessoa

ROTEIRO


01 INTRODUÇÃO04 PROCESSADOR I202

02 ALTERAÇÕES NO ESTÁGIO EXECUÇÃO **05** TESTES

03 PROCESSADOR 14 06 CONSIDERAÇÕES FINAIS










O DESAFIO

- CPI menor do que 1.
- Novo paralelismo: Superescalar!
- Distinguir o hardware necessário para diferentes tipo de operações ?
- Quais as consequências no fluxo de dados ?






RELEMBRANDO

- Hardware para operações com números inteiros.
- RISC V.
- 32 registradores de 32 bits.
- Pipeline.





INSTRUÇÕES

- Conjunto básico para testar os três caminhos no módulo de execução:
 - o Load & Store
 - Add
 - o Addi
 - Mult



14

- Versão introdutória de um Superescalar.
- Todas as rotas possuem o mesmo número de estágios, o que mantém a ordem.
- 3 caminhos no estágio de execução: ALU, Memória e Multiplicação.

Name	Frontend	Issue	Writeback	Commit	
14	10	Ю	10	10	Fixed Length Pipelines Scoreboard




1202

- Versão que inicia as tentativas de romper com a ordem para ganhar eficiência.
- Rotas de tamanhos variáveis.
- Demanda cuidados com conflitos de valores dos registradores.

Name	Frontend	Issue	Writeback	Commit	
1202	Ю	Ю	000	000	Scoreboard





MULTIPLICAÇÃO

Módulo central que encaminha os dados entre outros 4 sub-módulos (Y0-Y3).

- Input: valores de rs1 e rs2, endereço de rd, clock, reset e sinal do issue
- Output: sinal de controle para WB, endereço de rd e valor calculado



MULTIPLICAÇÃO

- Y0: Checagem de valores e aferição de zero e sinal
 - Comparação lógica entre sinais
 - o Rs1 == 0? Rs2==0?
- Y1: Modularização dos fatores



MULTIPLICAÇÃO

Y2: Multiplicação direta (operador *)

- Y3: Checagem de overflow, correção de sinal e formatação do resultado
- Conferência dos 32 bits mais altos
- Inversão da modularização se necessário
- Eliminação dos 32 bits mais altos

MEMÓRIA

- Estágios do MEM:
- São divididos em 2 módulos principais e 2 módulos (I4) que não possuem funcionalidade a não ser passagem de sinal.

- MEM0: Realiza o cálculo do endereço de memória.
- MEM1: Recebe o endereço de memória do MEM0 e realiza a escrita ou leitura do dado quando for necessário.
- Módulo MEM: Integra MEM0 e MEM1 e passa o sinal pelo MEM2 e MEM3, além de trazer o encaminhamento de retorno.



SCOREBOARD

- Módulo próprio
 - Recebe nos estágios de Decode e de Issue as informações dos registrados que serão operados e alguns sinais de controle anti-hazards.
 - Retorna informações sobre tais registradores.
 - Pendente? Em qual unidade funcional? Onde na unidade?
- Tabela 32x8
 - Sinais de pendente e funcional (2bits).
 - 5 marcadores de progressão da informação pelo pipeline.
- A cada virada de clock, checa-se a situação atual e shifta para a direito os bits.
- Caso toda a linha referente aquele registrador for zero, ele não estará pendente mais.










PROCESSADOR 14

Esquemático 14:





PROCESSADOR 14

- Processador totalmente In-Order.
- Desmembramento do estágio de Decodificação: Novo estágio Issue.
- No Issue: Scoreboard, Hazard Detector e leitura dos registradores do Architecture Register File.
- No WriteBack: Escrita dos registradores no ARF.
- Divisão do estágio de execução:
 - Multiplicação em 4 estágios.
 - Memória 2 + 2 estágios.
 - Operações da ALU 1 + 3 estágios.
- Problema: Encaminhamento grande.
- Solução: I202.



FETCH

- Fetch passa a instrução pro módulo do Decode
- Realiza a Operação de PC + 4.

```
always @(posedge clock or negedge reset) begin
        if (~reset) begin
            if id instruc <= 32'h0000 0000;
            pc <= 32'h0000 0000;
            if id nextpc <= 32'h0000 0000;
        end else begin
            if (id_stall) begin
                if_id_nextpc <= pc;</pre>
            end else begin
                if_id_instruc <= instr_data;</pre>
                if (id_if_selpcsource) begin
                    case (id if selpctype)
                        2'b00: pc <= id if pcimd2ext;
                        2'b01: pc <= id_if_rega;
                        2'b10: pc <= id if pcindex;
                        2'b11: pc <= 32'h0000_0040;
                        default: pc <= 32'hXXXX_XXXX;</pre>
                    endcase
                    case (id_if_selpctype)
                        2'b00: if id nextpc <= id if pcimd2ext;
                        2'b01: if_id_nextpc <= id_if_rega;</pre>
                        2'b10: if id nextpc <= id if pcindex;
                        2'b11: if id nextpc <= 32'h0000 0040;
                        default: if_id_nextpc <= 32'hXXXX_XXXX;</pre>
                    endcase
                end else begin
                    if id nextpc <= pc + 32'h0000 0004;
                    pc <= pc + 32'h0000 0004;
                end
            end
        end
    end
endmodule
```

DECODE

- Módulo de Controle.
- Instruções de Desvio.



ISSUE

- Scoreboard
- Hazard Detector.


```
HazardDetector HDETECTOR (
    .iss ass pending a(iss ass pending a),
    .iss ass row a(iss ass row a),
    .iss check a(1'b1),
    .iss ass pending b(iss ass pending b),
    .iss ass row b(iss ass row b),
    .iss check b(id iss selregdest),
    .iss stalled(iss stall),
    .id ass pending a(id ass pending a),
    .id ass row a(id ass row a),
    .id check a(id hd check a),
    .id_ass_pending_b(id_ass_pending_b),
    .id_ass_row_b(id_ass_row_b),
    .id check b(id hd check b),
    .id stalled(hd id stall)
```

```
Scoreboard SB (
    .clock(clock),
    .reset(reset),
    .iss_ass_addr_a(id_iss_addra),
    .iss_ass_pending_a(iss_ass_pending_a),
    .iss ass unit a(iss ass unit a),
    .iss_ass_row_a(iss_ass_row_a),
    .iss_ass_addr_b(id_iss_addrb),
    .iss ass pending b(iss ass pending b),
    .iss ass unit b(iss ass unit b),
    .iss ass row b(iss ass row b),
    .id ass addr a(id hd ass addra),
    .id ass pending a(id ass pending a),
    .id_ass_unit_a(id_ass_unit_a),
    .id ass row a(id ass row a),
    .id ass addr b(id hd ass addrb),
    .id_ass_pending_b(id_ass_pending_b),
    .id_ass_unit_b(id_ass_unit_b),
    .id_ass_row_b(id_ass_row_b),
    .writeaddr(writeaddr).
    .registerunit(registerunit),
    .enablewrite(enablewrite)
```



EXECUÇÃO

- Execução dividida entre os estágios: Multi, Mem e Alu.
- Multiplicação : 4 estágios Multiplicação de números inteiros.
- Memória: 2 estágios Operações Load Store.
- ALU: 1 estágio Operações Lógico-Aritméticas.



WRITEBACK

- Recebe os sinais.
- Decide o que vai escrever.
- Escreve no banco de registradores
- ARF.

```
assign wb_reg_en = mem_wb_oper ? mem_wb_writereg : (
   am wb oper ? am wb writereg : (
       mul_wb_oper ? mul_wb_writereg : 1'b0
assign wb_reg_addr = mem_wb_oper ? mem_wb_regdest : (
   am wb oper ? am wb regdest : (
       mul wb oper ? mul wb regdest : 5'b00000
assign wb_reg_data = mem_wb_oper ? mem_wb_wbvalue : (
   am_wb_oper ? am_wb_wbvalue : (
       mul_wb_oper ? mul_wb_wbvalue : 32'h0000_0000
```











O QUE SE MANTÉM E O QUE MUDA?

- Fetch, Decode e Issue s\u00e3o basicamente os mesmos do I4.
- Cada etapa do Execute têm uma demorama própria.
- WriteBack agora n\u00e3o recebe os dados em ordem.



NOVIDADES

- Número mínimo de estágios de execução.
- Posições adiantadas no Scoreboard.



MÓDULOS DA ALU


- Módulo que gerencia os sinais vindos dos registradores, clock, controle, saídas e etc.
- Módulo interno para as operações da ALU.
- Diferente do i4, após obtido o resultado da ALU, o mesmo já é preparado para seguir adiante, sem ter que passar por vários condicionais que simulam o pipeline.





MÓDULOS DE MEMÓRIA


- Módulo central que chama outros módulos internos, um para cada estágio (M0 & M1).
- o M0 calcula o endereço enquanto M1 faz o acesso.
- Diferente do modelo anterior, o valor de resultante de M1 é encaminhado pelo módulo de Memória diretamente e por tanto sem um condicional de clock para atrasar e nivelar o número de estágios.





MÓDULOS DE MULTIPLICAÇÃO

 Como a multiplicação era quem dominava o número de estágios, não há alterações no seu desenvolvimento.









PLATAFORMA DE TESTES

- Depuração em Verilog
 - Testbenches
 - GTKWave
- Entrada vem em binário/hexadecimal





DEPURAÇÃO



ASSEMBLER RISCV

- Assembler instalado no Colab
- Função assemble

```
0000000100000010010000000100011
   addi sp, sp, 24
                                                              SW 50, 0(Sp)
                                                              00000001001100010010011000100011
   sw s1, 4(sp)
   SW 52, B(SD)
   sw s3, 12(sp)
                                                              sw s4, 16(sp)
   sw s5, 28(sp)
                                                              000000011110011001001000001100011
                                                              00000001111001101100110001100011
   addi t5, x0, 1
                                                              blt a2, t5, exit5
  blt a3, t5, exit6
                                                              11111111011001011000010110010011
  blt a4, t5, exit6
                                                              11111111101111111111111000001101111
   j loop_start
                                                              111111111011001011000010110010011
                                                              1111111101111111111111000001101111
  li al,
  j exit2
exits
  li a1, (
                                                              00000000010000000000111000010011
00000011110001101000101000110011
  j exit2
                                                              00000011110001110000101010110011
loop_start:
  addi se, xe, e
                                                              addi t0, x0, 0
   addi t1, x0, 0
                                                              00000000000001011010100100000011
   addi t2, x0, 0
   addi t3, x0, 4
   mul s4, a3, t3
                                                              00000011001001001000100110110011
   mul s5, a4, t3
                                                              00000001001101000000010000110011
                                                              j loop_continue
                                                              00000000000001000000010100010011
  beq t0, a2, loop_end #loop statement
                                                              lw s1, 8(a8)
                                                              00000000110000010010100110000011
   lw 52, 0(a1)
                                                              add a0, a0, s4
```


https://github.com/kcelebi/riscv-assembler




addi x10, x0, 3



addi x10, x0, 3




addi x10, x0, 3




<u>Fetch</u>

addi x10, x0, 3



<u>Decode</u>


addi x10, x0, 3



<u>Issue</u>




addi x10, x0, 3




Execução (ALU)

addi x10, x0, 3





<u>Writeback</u>


addi x10, x0, 3














CONSIDERAÇÕES FINAIS

- Programação em Verilog
- Plataforma no Colab
- Processadores Superescalares









MUITO OBRIGADO!

