

# LUCRAREA NR. 3

## SEMNALE. PARAMETRI GENERICI. CONSTANTE

### **1. Scopul lucrării**

Lucrarea prezintă unul dintre obiectele fundamentale de proiectare în VHDL: *semnalul*. Este detaliat *conceptul de semnal*, precum și noțiunile fundamentale referitoare la acesta (vizibilitatea semnalelor, reguli de asignare, modele de transmisie etc.). Se introduce și se detaliază și conceptul de *parametri generici* (sunt prezentate exemple, domeniul de aplicabilitate, avantaje și dezavantaje) și cel de constantă.

### **2. Considerații teoretice**

#### **2.1 Conceptul de semnal. Definiție**

*Semnalul este un purtător de informație. În general vorbind, el este un fenomen fizic care se poate modifica în timp și / sau în spațiu, iar modificările sale pot fi specificate prin instrucțiuni formale.*

În VHDL, clasificarea fundamentală a semnalelor este următoarea:

- *Semnale externe*, purtătoare de informație între diferitele dispozitive electronice. Ele formează interfața fiecărui sistem. Semnalele externe se declară numai în partea de *entitate* a sistemului descris în VHDL.
- *Semnale interne*, purtătoare de informație în interiorul dispozitivelor electronice. Ele nu sunt vizibile, fiind complet încapsulate în interiorul dispozitivului și constituind o parte a arhitecturii sale interne. Semnalele interne se declară numai în partea de *arhitectură* a sistemului descris în VHDL.

Semnalele electrice joacă un rol crucial în dispozitivele electronice. Ele sunt cele mai importante obiecte din orice dispozitiv electronic. Deoarece limbajul VHDL este proiectat pentru a descrie funcționarea unor sisteme complete, semnalele joacă un rol important în descrierea comunicării dintre circuitele sau blocurile lor.

Semnalele permit analizarea relațiilor temporale în cadrul sistemului. Spre deosebire de variabilele din limbajele de programare clasice, cum ar fi

Pascal sau C, semnalele VHDL conțin informații atât despre valorile curente cât și despre cele trecute și viitoare. Aceste informații sunt numite *istoria* (*history*) *semnalului*.

Liniile de semnal pot fi implementate ca linii *singulare* sau *multiple*.

O *conexiune singulară* este reprezentată de către o singură linie de semnal, care are o singură valoare binară la un moment dat. Un exemplu de asemenea semnal este tactul care sincronizează toate blocurile sistemului.

*Conexiunile multiple* se mai numesc magistrale sau vectori, acestea transmițând informațiile ca o combinație de valori binare.

În VHDL, un semnal corespunde reprezentării hardware a conceptului de purtător de informație. Reprezentarea poate fi o structură de date simplă sau complexă, în funcție de tipul datelor purtate de semnal. Orice structură de date este în primul rând declarată ca un semnal, cu excepția anumitor condiții particulare. Orice declarație de semnal se face în domeniul concurrent, deoarece un semnal permite conectarea mai multor module hardware (ele însele fiind definite sub formă de componente sau de blocuri din domeniul concurrent). Un semnal reprezintă așadar o definiție concurrentă. Zona declarațiilor concurente corespunde *zonei de declarare a arhitecturilor și entităților*. *Asignarea de valori unui semnal* permite evoluția în timp a valorilor asociate cu semnalul respectiv. Faptul că valoarea unui semnal poate fi utilizată în cadrul unei expresii și asignată de către o altă instrucțiune în același timp, va impune conservarea valorii curente a semnalului separat de valorile viitoare (generate de instrucțiunea care modifică valoarea semnalului).

În plus, pentru a facilita modelarea anumitor componente, este util să putem avea acces la valorile trecute ale oricărui semnal. Prin urmare, orice semnal poate păstra o *istorie* a valorilor sale trecute, valoarea prezentă și chiar și valorile prevăzute pentru viitor. Memorarea valorilor se face în așa-numitul *pilot (driver)* al semnalului. În realitate, valorile trecute nu sunt conservate direct în semnalul respectiv, ci într-o versiune întârziată în timp a acestuia. De fapt, se memorează acele evenimente care indică o schimbare de valoare la un moment de timp bine definit. Numai valorile (evenimentele) viitoare pot fi modificate de către operația de asignare a unei valori unui semnal. Valoarea prezentă nu poate fi modificată. Operația de asignare a unei valori unui semnal poate fi efectuată fie prin conectarea la un port de ieșire al unei componente, fie prin operația de asignare în domeniul concurrent, fie prin operația de asignare în domeniul secvențial. Operația de asignare a unei valori unui semnal în domeniul concurrent corespunde stilului de descriere „flux de date”.

## 2.2 Declararea semnalelor

Manualul de referință al limbajului VHDL definește *portul* drept „*un canal de comunicare dinamică între un bloc (sau o entitate) și mediul său înconjurător*”. Prin urmare, semnalele care conectează un modul cu mediul său înconjurător sunt numite *porturi* și sunt specificate în secțiunea specială **ports** a declarației unei entități. Fiecare semnal care leagă modulul hardware cu mediul său exterior e specificat ca un port în interiorul declarației de entitate.

Fiecare semnal trebuie să posede:

- un *nume unic* (de exemplu, *Clock* sau *Data[0 to 7]*);
- un *tip* (de exemplu, *BIT* sau *BIT\_VECTOR*).

Fiecare semnal declarat ca port poate avea specificată o *valoare inițială*. Pe lângă aceste atribute indispensabile fiecărui semnal, un port trebuie să aibă, în plus, și un atribut care să ofere informații despre sensul fluxului de informație vehiculat prin acel port: acesta se numește *modul portului* (*mode*).

*Sensul fluxului de informație vehiculat prin port* este crucial și trebuie specificat de fiecare dată dacă un semnal este:


- *de intrare (input)*: **in**;
- *de ieșire (output)*: **out**;
- *bidirecțional (inout)*: **inout**.

Sensul fluxului de informație trebuie declarat în mod explicit. Dacă nu este specificat explicit, modul implicit este **in**. Prin urmare, declararea unui port se realizează respectând următoarea sintaxă:

```
nume_port: mod tip_port;
```

Deși în VHDL există cinci tipuri de moduri posibile ale unui semnal (**in**, **inout**, **out**, **buffer** și **linkage**) este recomandat să se utilizeze numai primele trei dintre ele, deoarece ultimele două nu sunt acceptate de toate instrumentele de sinteză. Cele mai folosite trei moduri pot fi descrise astfel:

- modul **in**: datele pot fi citite în interiorul modulului, dar nu pot fi scrise de către arhitectura internă a modulului;
- modul **out**: datele pot fi generate în interiorul arhitecturii, dar nu pot fi citite;
- modul **inout**: datele pot fi citite și scrise în interiorul arhitecturii.




**Figura 3.1** Principalele moduri ale porturilor

Modurile **buffer** și **linkage** pot fi descrise astfel:

- modul **buffer**: este asimilabil modului „ieșire” și trebuie în mod obligatoriu să nu aibă decât o singură sursă. Cu această restricție, va fi posibilă citirea valorii vehiculate de port în interiorul arhitecturii (vezi figura 3.1);
- modul **linkage**: este mai puțin utilizat. Într-adevăr, dacă un port formal de mod **linkage** poate fi conectat la oricare alt port, porturile interne deja conectate nu mai pot fi conectate decât la alte porturi de mod **linkage**. Nu este recomandabilă utilizarea acestui mod.

În completarea acestei descrieri, recomandăm consultarea figurii 2.2 din lucrarea nr. 2.

De exemplu, pentru un modul de memorie (ROM sau RAM):



**Figura 3.2** Schema pentru memorie ROM și pentru memorie RAM

```
entity MEMORIE_ROM is
  port(A_ROM: in BIT_VECTOR (3 downto 0); -- Adresele
        CS_ROM: in BIT; -- Semnal selecție cip, „Chip Select”
        D_ROM: out BIT_VECTOR(7 downto 0)); -- Ieșiri de date
end MEMORIE_ROM;
```


```
entity MEMORIE_RAM is
  port(A_RAM: in BIT_VECTOR (3 downto 0); -- Adresele
        CS_RAM: in BIT; -- Semnal selecție cip, „Chip Select”
        WE: in BIT; -- Semnal validare scriere, „Write Enable”
        D_RAM: inout BIT_VECTOR(7 downto 0)); -- Bidirecțional
end MEMORIE_RAM;
```

*Entitatea* specifică interfața sistemului cu mediul exterior, în timp ce *arhitectura* descrie totalitatea componentelor rezidente în interiorul sistemului. Semnalele interne nu fac excepție de la această regulă. Pentru a putea fi deosebite de alte obiecte din codul VHDL, se utilizează cuvântul cheie **signal** pentru fiecare declarație.

### **Observații**

1. Cuvântul cheie **signal** nu este necesar în declarația porturilor, deoarece fiecare port este prin definiție un semnal.
2. Semnalele interne nu au nevoie de declarații de mod (**in**, **inout**, **out** etc.)
3. Există posibilitatea să se specifice o valoare inițială pentru fiecare semnal intern.

De exemplu, pentru dispozitivul din figura 3.3, declararea semnalelor externe și interne se face în felul următor:



**Figura 3.3** Unitatea de execuție a unui dispozitiv de împărțire binară (schemă de principiu)


```
entity UNITATE_DE_EXECUȚIE is
  port (X, Y: in BIT_VECTOR (7 downto 0);
        Q,R: out BIT_VECTOR (7 downto 0));
  -- X, Y, Q și R sunt semnale externe
end entity UNITATE_DE_EXECUȚIE;
architecture UEA of UNITATE_DE_EXECUȚIE is
  signal C: BIT_VECTOR (7 downto 0);
  signal REACȚIE: BIT_VECTOR (7 downto 0);
  signal TRANSPORT: BIT; --A,B: registre de deplasare pe 8 biți
  -- C, REACȚIE și TRANSPORT sunt semnale interne
begin
  -- Descrierea structurii interne a Unității de execuție
  ...
end UEA;
```

Vizibilitatea fiecărui semnal este determinată de locul în care este declarat. Pentru determinarea vizibilității semnalelor se aplică următoarele reguli:

1. Un semnal declarat în cadrul unui pachet este vizibil în toate unitățile de proiectare care utilizează acel pachet;
2. Un semnal declarat ca port al unei entități este vizibil în toate arhitecturile asociate acelei entități;

3. Un semnal declarat în partea declarativă a unei arhitecturi este vizibil numai în interiorul acelei arhitecturi;
4. Un semnal declarat în cadrul unui bloc situat în interiorul unei arhitecturi este vizibil numai în interiorul acelui bloc.

Aceste reguli derivă direct din principiile proiectării ierarhice: dacă un obiect este declarat la un anumit nivel al ierarhiei, el va fi vizibil în interiorul acelei construcții specifice și în toate nivelurile inferioare ale ierarhiei. Figura 3.4 ilustrează aceste reguli într-un mod grafic:



**Figura 3.4** Reguli de vizibilitate a semnalelor

## 2.3 Asignarea de valori semnalelor

*Instrucțiunile de asignare de valori semnalelor nu modifică valoarea actuală, ci valorile viitoare pe care aceste semnale le-ar putea lua – deci, modifică piloții semnalelor (driver-ele).*

Simbolul instrucțiunii de asignare este „<=” și se citește „primește”. De exemplu, asignarea valorii semnalului B, semnalului A, se scrie astfel:

```
A <= B after 10 ns, '1' after 20 ns, '0' after 30 ns;
```

Această instrucțiune are următoarea semnificație: semnalul A va lua valoarea *actuală* a lui B peste 10 nanosecunde, apoi va lua valoarea '1'

peste 20 nanosecunde (deci cu 10 nanosecunde mai târziu) și apoi valoarea '0' peste încă 10 nanosecunde.

Fiecare pereche (valoare, întârziere), separată de cuvântul cheie **after**, este numită *element de formă de undă* (*waveform element*). Un șir de asemenea perechi constituie o *formă de undă* (*waveform*).

Valoarea trebuie să aibă un tip compatibil cu cel al semnalului căruia îi este asignată (în membrul stâng al instrucțiunii de asignare). Valoarea este fie o constantă, fie valoarea actuală a semnalului indicat sau, la modul general, rezultatul unei expresii.

Cuvântul cheie **after** este în mod obligatoriu urmat de către o expresie al cărei rezultat este de tipul TIME (tip definit în pachetul STANDARD). Rezultatul indică intervalul de timp la capătul căruia valoarea calculată (acum) va fi asignată semnalului. Sau, mai exact, *va fi probabil asignată!* În acest mod a fost calculată o posibilă valoare viitoare a semnalului, adică, cel mult, o valoare susceptibilă să devină valoare prezentă a semnalului. Acest viitor poate fi modificat prin acțiunea anumitor evenimente (datorate unor semnale interconectate sau unei noi situații apărute datorită avansului în timp).

Întârzierile specificate trebuie în mod obligatoriu să se prezinte în ordine crescătoare (în cazul de față 10, 20, 30). Această observație este esențială pentru scrierea unei expresii (nu a unei constante) pentru calculul întârzierii. Nu există întârziere negativă în VHDL – definiția tipului TIME din pachetul STANDARD nici nu o permite. Totuși, este permisă utilizarea unei întârzieri nule.

Asignarea cu întârziere nulă se poate scrie astfel:

```
A <= B after 0 ns; -- Prima variantă
A <= B; -- A doua variantă; absența unei clauze after
-- semnifică o asignare a cărei întârziere este nulă
```

Atunci, care este semnificația unei întârzieri nule, de vreme ce nu se pune problema modificării valorii prezente a semnalului?

Întrucât limbajul VHDL este folosit pentru modelarea unor dispozitive hardware, noțiunea de asignare de valori cu întârziere nulă nu are sens: nu există dispozitive fizice care să nu prezinte timpi de propagare a semnalelor electrice prin ele, oricât de mici ar fi acești timpi. De fapt, asignarea precedentă semnifică pur și simplu o cauzalitate: valoarea semnalului A este (potențial) modificată din cauză că valoarea semnalului B se schimbă.



Iată în continuare modul în care simulatorul va traduce această cauzalitate pentru a efectua o simulare coerentă. Prezintă noțiunea de întârziere „delta”.

*O întârziere „delta” este o întârziere care este nulă pentru simulare și care nu reprezintă decât cauzalitatea.*

Există așadar două dimensiuni ale timpului în VHDL:

1. *Timpul „real”*, care se măsoară în pași de simulare și în unități de timp TIME. Acest timp este cel “văzut” de către proiectant.
2. *Timpul „delta”*, care este gestionat de către simulator. El îi permite acestuia să-și aloce la fiecare pas al simulării un număr variabil de “felii” infinitezimale de timp și să gestioneze astfel succesiunea asignărilor. Acesta reprezintă mijlocul de exprimare a „cauzalității” generate de către diferitele asignări.


Iată în continuare un exemplu de utilizare a întârzierilor „delta”: fie un bistabil RS descris funcțional de următorul cod VHDL:

Q	<=	S	nand	NQ;
NQ	<=	R	nand	Q;

Să presupunem că bistabilul se află de un anumit timp în starea stabilă ‘1’ (Q este ‘1’, NQ este ‘0’), iar R și S sunt ‘1’ fiecare.

La un moment dat, notat cu  $T_0$ , intrarea R trece în starea ‘0’. În acest moment, se evaluează cea de-a doua instrucțiune de asignare, ceea ce face ca NQ să treacă în starea ‘1’ la momentul  $T_0 + \text{delta}$ . Modificându-se NQ, prima instrucțiune de asignare va fi reevaluată, deci Q va lua valoarea ‘0’ la momentul de timp  $T_0 + (2 \times \text{delta})$ . Deoarece această schimbare a valorii lui Q nu generează nici o modificare a lui NQ (care se află deja în starea ‘1’), evaluările iau sfârșit.

Așa cum se arată în figura 3.5 a), au fost necesare mai multe intervale de timp „delta” pentru a descrie etapele succesive enumerate mai sus. Aceste intervale nu au o realitate funcțională din punctul de vedere al proiectantului (figura 3.5, b)).




**Figura 3.5** Întârzierile „delta”: a) punctul de vedere al simulatorului;  
b) punctul de vedere al proiectantului

Dacă proiectantul ar fi intenționat să creeze un model mai apropiat de realitate, el ar fi trebuit să scrie (de exemplu):

Q	<=	S	nand	NQ	after	5 ns;
NQ	<=	R	nand	Q	after	5 ns;

Ceea ce ar fi determinat formele de undă din figura 3.6:



**Figura 3.6** Formele de undă așteptate de către proiectant

## 2.4 Modele de transmisie

Un sistem hardware poate prezenta un comportament de răspuns cu frecvență infinită – de exemplu, acesta este cazul unei linii obișnuite de transmisie de date. Orice impuls, indiferent de durata sa, va fi transmis.

Acest comportament este opus comportamentului sistemelor de comutație, la care apare un fenomen de inerție: un impuls nu va fi transmis decât dacă durata sa va fi suficient de mare.

În VHDL, la asignarea fiecărui semnal, se poate specifica unul dintre următoarele două moduri de transmisie:

- *Modelul inertial*. Acesta este modul de lucru implicit al oricărei instrucțiuni de atribuire de valori unui semnal, în care se filtrează impulsurile de durată inferioară timpului de transmisie.

```
SEMNAL1 <= REF after 10 ns;
```

Orice impuls prezent pe linia REF, a cărui durată este mai mică decât 10 nanosecunde, nu va fi transmis pe SEMNAL1;

- *Modelul transport*. Acesta reprezintă modelul cu răspuns de frecvență infinită. Este indicat de cuvântul cheie **transport** care urmează după simbolul operațiunii de asignare. El permite transmiterea oricărui impuls, indiferent de durata acestuia.

```
SEMNAL2 <= transport REF after 10 ns;
```

Figura 3.7 ilustrează diferența dintre modelele de transmisie.

Începând cu VHDL'93 se poate face deosebirea dintre valoarea întârzierii (clauza **after**) și lărgimea maximală a impulsurilor filtrate (clauza **reject**). În plus, cuvântul cheie **inertial** poate fi indicat în mod explicit în scopuri documentare, deși rămâne modul implicit în VHDL.

Sintaxa generală pentru modelul de transmitere a semnalelor este deci următoarea:

```
[etichetă:] numele_semnalului <= [transport | [reject  
lărgime_impuls] inertial] formă de undă;
```




Figura 3.7 Modelele de propagare inerțial și transport

Figura 3.8 ilustrează utilizarea clauzei **reject**. Dacă întârzierea introdusă rămâne cea indicată de clauza **after**, se vor filtra numai impulsurile de durată (sau „lărgime”) inferioară timpului indicat de clauza **reject**. Se va genera o eroare dacă valoarea clauzei **reject** este mai mare decât cea a clauzei **after** (sau decât prima valoare a clauzei **after**, în cazul formelor de undă multiple).




Figura 3.8 Modelele de propagare cu lățime de rejectare explicită

Aceasta este o facilitate introdusă odată cu norma VHDL'93 și nu o funcționalitate suplimentară. Într-adevăr, instrucțiunea VHDL'93:

```
SEMNALX <= reject 6 ns inertial REF after 20 ns;
```

este echivalentă cu următoarele două linii (utilizând un semnal intermediar SEMNAL\_INTER):

```
--Filtrarea inerțială a impulsurilor < 6 ns
SEMNAL_INTER <= REF after 6 ns;
-- Propagare pură (20 ns - 6 ns)
SEMNALX <= transport SEMNAL_INTER after 14 ns;
```

Sintaxa generală a instrucțiunii de asignare de semnal este foarte puternică: se poate utiliza un agregat atât în partea stângă a simbolului de asignare cât și într-un element de formă de undă.

```
Nume_sau_agregat < = {transport} element_de_formă_de_undă 1,
element_de_formă_de_undă 2, ...;
```

Un element de formă de undă se exprimă prin:

```
expresie {after expresie_temporală} -- Prima variantă
agregat {after expresie_temporală} -- A doua variantă
```

Pentru a asigura valori unui agregat, adică pentru a-l putea folosi în membrul stâng al asignării, trebuie ca tipul agregatului să fie declarat și ca identificarea acestui tip să se poată face fără ambiguitate din punctul de vedere al părții drepte a instrucțiunii de asignare. Nu este permisă utilizarea unei expresii calificate (*tip\_obiect* '(*expresie*) sau *tip\_obiect* 'agregat) în membrul stâng.

Presupunând că semnalele A și B sunt de tipul BIT și că se cunoaște tipul BIT\_VECTOR, am putea fi tentați să scriem:

```
(A, B) <= transport "10" after 10 ns;
```

Această instrucțiune nu va fi recunoscută în VHDL, membrul drept al instrucțiunii nefiind lipsit de ambiguitate. Într-adevăr, "10" poate la fel de

bine să fie de tipul BIT\_VECTOR precum și de tipul STRING, chiar dacă tipul STRING pare incoerent cu partea stângă. Scrierea corectă va fi:

```
(A, B) <= transport BIT_VECTOR' ("10") after 10 ns;
-- Apare un apostrof! Expresia calificată (în membrul drept)
-- înlătură ambiguitatea.
```

### **Observație**

La utilizarea unui agregat într-un element de formă de undă, aceleași restricții interzic utilizarea cuvântului cheie **others**; tipul agregatului din stânga trebuie să poată fi identificat fără ambiguitate.

## **2.5 Programe cu execuție secvențială**

Rularea secvențială a unui program este ușor de înțeles, deoarece se știe exact care este instrucțiunea executată de către program. Instrucțiunile se succed într-o ordine precisă și nu trebuie făcut nici un calcul pentru determinarea instrucțiunii executate. Modul de rulare secvențial este caracteristic majorității limbajelor de programare clasice.

În VHDL însă, în general, instrucțiunile se execută concurent, cu excepția anumitor părți care se scriu și se execută în manieră secvențială (de exemplu, corpul unui proces). Semnalele se vor comporta în moduri diferite în funcție de tipul lor de propagare: inerțial sau transport.

Fie două tranzacții, numite „prima” și „a doua” – după ordinea lor de apariție într-un proces.

	<b>TRANSPORT</b>	<b>INERȚIAL</b>
A doua tranzacție are loc <b>înaintea</b> primei tranzacții.	Scrie peste prima tranzacție	Scrie peste prima tranzacție
A doua tranzacție are loc <b>după</b> prima tranzacție.	Adaugă a doua tranzacție la semnal	Scrie peste prima tranzacție dacă valorile sunt diferite; dacă nu, ambele sunt păstrate

Următoarele patru figuri vor ilustra efectele codificării VHDL.

*1a) Inerțial – tranzacția 2 are loc înaintea tranzacției 1 (figura 3.9).*

```

begin
  process
  begin
    IEȘIRE <= '1' after 10 ns; -- prima tranzacție
    IEȘIRE <= '0' after 5 ns; -- a doua tranzacție
    wait;
  end process;
end;

```

1b) Transport - tranzacția 2 are loc înaintea tranzacției 1 (figura 3.9).

```

begin
  process
  begin
    IEȘIRE <= transport '1' after 10 ns; -- prima tranzacție
    IEȘIRE <= transport '0' after 5 ns; -- a doua tranzacție
    wait;
  end process;
end;

```




Figura 3.9

2) Inertial – tranzacția 2 are loc după tranzacția 1, valori similare (figura 3.10).

```

begin
  process
  begin
    IEȘIRE <= '0' after 10 ns; -- prima tranzacție
    IEȘIRE <= '0' after 15 ns; -- a doua tranzacție
    wait;
  end process;
end;

```




Figura 3.10

3) *Inertial* – tranzația 2 are loc după tranzația 1, valori diferite (figura 3.11).

```
begin
  process
  begin
    IEȘIRE <= '1' after 10 ns; -- prima tranzație
    IEȘIRE <= '0' after 15 ns; -- a doua tranzație
    wait;
  end process;
end;
```

Starea '1' care ar fi trebuit să apară între  $t = 10$  ns și  $t = 15$  ns a fost filtrată (suprimată).




Figura 3.11

4) *Transport* – tranzația 2 are loc după tranzația 1 (figura 3.12)

```
begin
  process
  begin
    IEȘIRE <= transport '1' after 10 ns; -- prima tranzație
    IEȘIRE <= transport '0' after 15 ns; -- a doua tranzație
    wait;
  end process;
end;
```






Figura 3.12

## 2.6 Parametri generici

Utilizarea parametrilor generici reprezintă mijlocul de a transmite o informație unui bloc, această informație fiind *statică* pentru blocul respectiv.

Un bloc generic este văzut din exterior ca un bloc parametrizat, prin intermediul *parametrilor generici*. Din interiorul blocului, acești parametri sunt văzuți drept constante și pot fi manipulați ca atare.

De exemplu, se poate descrie un bloc cu un comportament de registru pe N biți, valoarea lui N fiind stabilită de un parametru generic.

Blocurile generice sunt foarte utilizate în VHDL. Bibliotecile de modele sunt de foarte multe ori generice; în general se urmărește ca aceste biblioteci să conțină componente generale.

Obiectele care pot fi generice în VHDL sunt următoarele:

1. *O entitate* (o pereche entitate / arhitectură). O asemenea unitate de proiectare poate fi compilată (dar nu și simulată ca atare!) și poate fi regăsită în bibliotecă. De reținut că o entitate poate fi generică, dar o arhitectură – nu!;
2. *Orice bloc intern* (definit cu ajutorul instrucțiunii **block**). Totuși, acest bloc nu poate fi instanțiat nici din exteriorul arhitecturii în care se găsește, nici din interior. Blocul intern generic nu poate fi instanțiat decât în momentul declarării sale (fie cu parametri de intrare, fie cu variabile). Această restricție face ca utilizarea blocurilor generice să fie dificilă în cadrul modelării în VHDL. Rațiunea sa de a fi o constituie echivalența a două blocuri interne imbricate cu o entitate, aceasta din urmă putând fi generică.

Parametrii generici pot fi folosiți oriunde în cod, acolo unde este necesară o valoare statică. De fapt, se recomandă insistent să se utilizeze parametrii generici și constantele în locul codificării fixe, deoarece ușurează modificarea proiectului. În general, parametrii care se declară generici sunt:

- *Dimensiunea* obiectelor complexe, cum ar fi vectorii sau magistralele. În cazul utilizării parametrilor generici pentru definirea lățimii de bandă a unei magistrale, se poate modifica

clauza **generic** de la începutul specificației. Parametrii generici se pot folosi ca limite de interval pentru iteratorii buclelor **for** și pentru alte aplicații similare;

- *Parametrii de temporizare*: întârzieri, timpi de prepoziționare (*set-up*), timpi de menținere (*hold*), timpi de comutare și orice alte caracteristici temporale ale dispozitivelor electronice.

Declarația unui bloc generic constă, din punct de vedere sintactic, în scrierea unei clauze **generic** după antetul blocului:

```
generic (parametru_1 {, alt_parametru} : tipul_parametrului
{:= valoarea_implicită};
        (parametru_2 {, alt_parametru} : tipul_parametrului
{:= valoarea_implicită};
        ...
        (parametru_n {, alt_parametru} : tipul_parametrului
{:= valoarea_implicită};
```

Ca tip al parametrului se poate indica un tip de date efectiv, dar și, la modul general, indicații de sub-tipizare. Valoarea implicită este valoarea care va fi utilizată în momentul instanțierii blocului, dacă parametrul corespunzător este omis.

Această sintaxă se aplică atât entităților (numite *blocuri externe*) cât și instrucțiunilor bloc (numite *blocuri interne*). Ea este adeseori urmată de o clauză (opțională) ce va descrie porturile acestui bloc (cuvântul cheie **port**).

Iată un exemplu în care parametrul generic este direct utilizat în descrierea porturilor. Se urmărește descrierea unei vederi externe a unei porți logice ȘI cu N intrări:

```
entity POARTA_ȘI is
  generic (NUMĂR_DE_INTRĂRI: NATURAL := 2);
  port (INTRĂRI: in BIT_VECTOR (1 to NUMĂR_DE_INTRĂRI);
        IEȘIRE: out BIT);
end POARTA_ȘI;
```

Aceeași funcționalitate, aplicată unui bloc intern, se scrie astfel:

```
POARTA_ȘI: block
  generic (NUMĂR_INTRĂRI: NATURAL := 2);
  port (INTRĂRI: in BIT_VECTOR (1 to NUMĂR_INTRĂRI);
```


```

        IEȘIRE: out BIT);
generic map (NUMĂR_INTRĂRI => 8); -- Instanțierea unei porți
        -- ȘI cu 8 intrări
begin --Zona de instrucțiuni din cadrul blocului
    process (INTRĂRI)
        variable V: BIT:='1';
        begin
            for I in 1 to NUMĂR_INTRĂRI loop
                V:= V and INTRĂRI(I);
            end loop;
            IEȘIRE <= V;
        end process;
end POARTA_ȘI;

```

Să presupunem de exemplu că dorim să descriem o componentă generală capabilă să recunoască un profil oarecare de N biți transmiși în serie. Figura 3.13 prezintă schema de principiu a dispozitivului.

Secvența de recunoscut se prezintă la intrarea INTRARE, fiind sincronizată de semnalul de TACT. Detectarea secvenței provoacă trecerea ieșirii DETECTAT în starea '1' logic, aceasta fiind '0' în toate celelalte cazuri.



**Figura 3.13** Dispozitiv de detectare a unei secvențe binare

Datorită utilizării parametrilor generici, entitatea se poate scrie:

```

entity RECUNOAȘTERE is
    generic (SECVENȚA: BIT_VECTOR);
    port (INTRARE, TACT: in BIT;
        DETECTAT: out BIT);
end RECUNOAȘTERE;

```

Una dintre arhitecturile posibile va fi:

```

architecture SIMPLĂ of RECUNOAȘTERE is
    signal MEMORIE: BIT_VECTOR (SECVENȚA'RANGE);
    begin
        -- Conversia unui BOOLEAN în tipul BIT. Atributele VAL și POS

```

```
-- sunt studiate în lucrarea 5.
DETECTAT <= BIT'VAL (BOOLEAN' POS (MEMORIE = SECVENȚA));
MEMORARE: process
begin
if TACT = '1' then
MEMORIE<=MEMORIE (MEMORIE'LEFT+1 to MEMORIE'RIGHT) & INTRARE;
end if;
wait on TACT;
end process MEMORARE;
end SIMPLĂ;
```

### Observații

1. Testul TACT = '1' e utilizabil deoarece TACT este de tipul BIT. Dacă, de exemplu, TACT ar putea lua valorile 'X', '0', '1' sau 'Z', acest test ar fi adevărat (în mod greșit) în decursul trecerilor de la 'X' la '1' sau de la 'Z' la '1'. Ar trebui deci regândită expresia utilizând attribute adecvate.
2. Descrierea de mai sus se pretează foarte bine la o transformare în arhitectură recursivă.

## 2.7 Constante

*Constantele* joacă același rol ca și parametrii generici: ele constituie un suport al informației statice care poate fi utilizată în interiorul unui model. Cu toate acestea, spre deosebire de parametrii generici (care sunt declarați în *entități*), constantele sunt declarate în cadrul *arhitecturilor*.

Constanta este un obiect de bază în VHDL. O constantă este inițializată la o valoare care nu mai poate fi modificată ulterior. Valoarea de inițializare trebuie să fie de același tip ca și cel indicat în momentul declarării constantei. Ea va fi calculată în etapa de elaborare și poate fi o expresie complexă, incluzând eventual apeluri de funcții (putând chiar să preia o valoare de la tastatură, de exemplu). Sintaxa sa este următoarea:

```
constant nume_constantă: tip_sau_sub-tip {:= valoare_constantă};
```

Iată câteva exemple de declarații de constante:

```
constant PI: REAL := 3.1416;
constant ÎNTÂRZIERE_MAXIMĂ: TIME := 25 ns;
constant MARJĂ_MIN: INTEGER := 40*N; -- N e definit anterior
```

În ultimul exemplu, N poate desemna un parametru de intrare al procedurii în care se află această declarație și poate deci conferi un caracter „dinamic” valorii constantei MARJĂ\_MIN.

O constantă nu poate avea nici tipul **acces** (nici un alt tip mai complex care are un tip **acces** printre elementele sale), nici tipul fișier (**file**).

Ținând cont de sintaxa precedentă, valoarea constantei poate să nu fie precizată în momentul declarației sale. Utilitatea acestei opțiuni poate să nu pară evidentă. În practică, o declarație de constantă fără valoarea sa se numește *declarație de constantă cu inițializare ulterioară*.

Acest tip de declarație de constantă nu are sens decât dacă se găsește în partea de specificare a unui pachet. Scopul său este simplu: din exteriorul pachetului se poate folosi această constantă, dar fără a avea cunoștință de valoarea sa care este definită printr-o declarație completă de constantă în interiorul corpului pachetului. Astfel, un proiectant care va utiliza această constantă nu va putea fi tentat să o înlocuiască prin valoarea sa: el nu o cunoaște. Acesta este un exemplu de mascare a informației în VHDL.

Exemplul de mai jos ilustrează utilizarea constantelor:

```
entity MUX_2_LA_1 is
    port (I0, I1, SEL: in BIT;
          Y: out BIT);
end entity MUX_2_LA_1;
architecture ARHITECTURA of MUX_2_LA_1 is
    constant TP: TIME := 10 ns;
begin
    Y <= (I0 and SEL) or (I1 and not (SEL)) after TP;
end ARHITECTURA;
```

Ne putem întreba de ce conține limbajul VHDL două construcții atât de similare cum ar fi parametrii generici și constantele. Este, oare, într-adevăr utilă existența ambelor?

Principala diferență dintre *parametri generici* și *constante* constă în aceea că parametrii generici pot fi utilizați și în mod *dinamic*, în vreme ce constantele sunt pur *stative*. Asta înseamnă că valoarea unui parametru generic poate fi modificată fără a se opera modificări în cod, deci fără a se recompila entitatea. Dimpotrivă, constantele nu pot fi modificate fără a se opera modificări în cadrul codului. Acest aspect este important mai ales în cazul în care specificația va fi folosită ca o *componentă* pentru o altă specificație, de nivel superior. De fiecare dată când această componentă este utilizată, i se pot atribui noi valori, dacă ele sunt specificate prin parametri generici.

Aceeași entitate poate fi partajată de mai multe arhitecturi și toți parametrii generici se aplică tuturor arhitecturilor entității. De vreme ce același nume de parametru generic poate fi folosit în mai multe arhitecturi, orice schimbare a valorii sale va afecta toate instanțele sale din toate arhitecturile. În schimb, dacă se folosesc constante, acestea vor localiza schimbările numai în arhitectura selectată.

### **3. Desfășurarea lucrării**

- 3.1 Se vor crea entitățile Memorie\_ROM și Memorie\_RAM (conform figurii 3.2).
- 3.2 Se vor descrie prin arhitecturi structurile interne pentru memoriile ROM și RAM, utilizând semnale. Harta memoriilor va fi cea necesară implementării următoarelor funcții:  $f_1 = \Sigma (0, 2, 8, 10)$ ;  $f_2 = \Sigma (0, 1, 2, 5, 6, 8, 10)$ ;  $f_3 = \Sigma (1, 2, 4, 5, 7, 11)$ ;  $f_4 = \Sigma (0, 2, 8, 9, 13, 15)$ ;
- 3.3 Se vor testa modelele de transmitere ale semnalelor pentru semnalele definite în arhitecturile de la punctul 3.2.
- 3.4 Se vor implementa și testa exemplele POARTA\_ȘI și MUX\_2\_LA\_1 descrise în lucrare pentru înțelegerea utilizării parametrilor generici.