# **LIMBAJUL VHDL - 3**

# Definiţii

- unitatea de bază pentru descrierea de tip comportamental (funcţional)
- procesul = o serie de operaţii secvenţiale care în timpul simulării constituie o singură acţiune
- procesul = obiectul fundamental manipulat de simulator → orice descriere VHDL = un set de procese caracterizate de:
  - semnalele la care sunt sensibile (active)
  - operațiile secvențiale executate de fiecare

### **Sintaxa**

```
{etichetă:} {postponed} process {listă_de_sensibilitate}
  ... Zona de declarații locale procesului
begin
  ... Instrucțiuni secvențiale
end {postponed} process {etichetă};
```

11.03.2020

Curs 3 VHDL

### **Sintaxa**

- în partea declarativă:
  - este interzisă declararea semnalelor
  - se pot declara variabile
  - se pot declara subprograme interne

## Execuţia

- un proces există nedefinit este global
- durata de viaţă a unui proces este cea a simulării
- timpul de execuţie al unui proces este zero
- procesele se execută în paralel, în mod concurent

# Execuţia

- un sistem real îşi execută secvenţa de activităţi specifice, pentru care a fost construit, în buclă infinită
- orice instrucţiune concurentă poate fi transcrisă în termenii unui proces = procesul echivalent
- un proces nu se termină niciodată el execută în buclă lista de instrucţiuni secvenţiale - este ciclic

## Suspendarea şi reactivarea

- funcţionarea dispozitivelor electronice:
  - operează în buclă infinită
  - execută operaţiile specifice
  - îşi suspendă funcţionarea
  - aşteaptă îndeplinirea unor condiţii de reactivare
  - reiau operaţiile
- un proces se execută până se întâlneşte o instrucţiune wait

11.03.2020

Curs 3 VHDL

# Instrucţiunea wait

- scop: emularea funcţionării reale
- suspendă procesul când operaţiile secvenţiale prevăzute au fost efectuate
- reactivează procesul când sunt îndeplinite condiţiile specificate → mai multe tipuri de instrucţiuni wait, pentru a asigura varietatea de condiţii reale

# Instrucţiunea wait

- 3 tipuri de instrucţiuni
  - wait for expresie de tip Time se aşteaptă trecerea unui interval de timp
  - wait until condiţie de tip Boolean se aşteaptă până condiţia devine True în urma unei modificări
  - wait on listă de sensibilitate se aşteaptă până un semnal din listă îşi modifică valoarea
- sintaxa completă:

## Instrucţiunea wait

- localizarea
  - wait poate apărea oriunde în proces
  - într-un proces pot exista mai multe instrucţiuni
     wait
  - lista de sensibilitate poate apărea după process şi e echivalentă cu "wait on listă de sensibilitate" aflată la sfârşitul procesului

# Instrucţiunea wait

- restricţii
  - semnalele din lista de sensibilitate să fie statice
  - wait on nu poate fi utilizată în proces când există listă de sensibilitate
  - wait nu poate fi utilizată în procedurile apelate de proces

# Instrucţiunea wait - exemplu

```
entity mux2la1En is
   port (i0, i1, s: in Std_Logic;
       en: in Bit;
       f: out Std_Logic);
end mux2la1En;
```

# Instrucţiunea wait - exemplu

```
architecture BehaviorEn of mux2la1En is
begin
   process
   begin
        if en = '0' then
                if s = '0' then f <= i0;
                else f <= i1;
                end if;
        else f <= '1';
        end if;
wait on i0, i1, s;
wait until en = '0';
wait for 20 ns;
end process;
end2BehaviorEn;
```

## **Procese pasive**

- procesele sunt pasive dacă nici un semnal nu apare în membrul stâng al unei instrucţiuni de asignare
- execuţia proceselor pasive nu antrenează execuţia altor procese
- în entităţi pot fi folosite instrucţiuni concurente care au procese echivalente pasive
- exemplu: instrucţiunea concurentă assert are proces pasiv echivalent

11.03.2020 Curs 3 VHDL

### Procese amânate

- procesele amânate se activează în momentul ultimei întârzieri delta a unui ciclu de simulare
- se foloseşte postponed
- instrucţiunile concurente care se pot transforma în procese amânate:
  - instrucţiunea concurentă assert
  - apelul concurent de procedură
  - asignarea concurentă de semnal

### Procese amânate

- restricţii
  - nu pot conţine asignări de semnale cu întârziere nulă
  - nu se poate folosi valoarea atributelor predefinite asupra semnalelor

# Semnale în procese

- restricţii de utilizare a semnalelor în procese:
  - în procese nu se pot declara semnale
  - orice asignare a unei valori unui semnal are efect doar când procesul se suspendă - până atunci se păstrează valorile anterioare
  - la suspendarea procesului ultima asignare a unei valori unui semnal este luată în considerare
- dacă semnalul este pe lista de sensibilitate a procesului, modificarea semnalului reactivează procesul Curs 3 VHDL

## Variabile în procese

- variabila permite stocarea temporară a datelor
- se poate defini în cadrul procesului cuvânt cheie variable
- utilizare la descriere de algoritmi în procese

# Variabile în procese

- asignarea de valori:
  - cu simbolul :=
  - instantanee
  - de câte ori este necesar
- poate avea orice tip sau subtip posibil, constrâns sau neconstrâns
- valoarea iniţială expresie statică, de acelaşi tip cu tipul variabilei

## Variabile în procese - exemple

```
variable MEM is array (NATURAL range<>>,NATURAL range<>>)
  of Std_Logic;
```

variable RAM1: MEM (0 to 1023, 0 to 7);

variable timp: TIME;

variable Condiţie: Boolean := True;

variable X: Integer := 7;

# Instrucţiunea assert

- supraveghează o condiţie şi dacă este falsă emite un mesaj
- sintaxa:
- assert condiţie{report mesaj}{severity
   nivel\_de\_severitate\_al\_erorii};
- mesajul implicit: Assertion Violation
- nivelul de severitate al erorii este de tipul Severity\_Level (Note, Warning, Error, Failure), cu Error valoare implicită

11.03.2020

21

# Instrucţiunea report

- permite afişarea unui mesaj
- sintaxa:

```
{etichetă:} report mesaj
{nivel_de_severitate_al_mesajului};
```

# Instrucţiunea de asignare a variabilelor

- valoarea este preluată imediat
- asignarea se poate face la declarare

# Instrucţiunea de apel de procedură

 apelarea trebuie să indice numele şi în paranteză lista parametrilor de apel

# Structura condiţională

- este structurată
- permite executarea condiţionată a unor secvenţe de instrucţiuni
- când condiţia booleană este True se execută ramura if, pentru False se execută ramura else
- ramura elsif permite înlănţuirea condiţiilor

# Structura condiţională

sintaxa:

if condiţie\_booleană\_1 then

-- Secvenţa\_de\_instrucţiuni\_1

elsif condiție\_booleană\_2 then

-- Secvenţa\_de\_instrucţiuni\_2

#### else

-- Secvenţa\_de\_instrucţiuni\_3

### end if;

# Instrucţiunea case

- permite selectarea, în funcţie de valoarea unei expresii, a unei secvenţe de instrucţiuni dintre mai multe alternative
- expresia şi valorile trebuie să fie de acelaşi tip discret (enumerat)
- ordinea ramurilor nu contează
- ramura others trebuie să fie ultima şi este obligatorie dacă nu sunt specificate toate valorile posibile ale expresiei

## Instrucțiunea case

#### ■ sintaxa:

```
case expresie is
```

```
when Valoare 1 =>... -- Secv instrucțiuni 1
when Valoare 2|Valoare 3|Valoare 4 =>
                         -- Secv instrucțiuni 2
when Valoare 5 to Valoare 6 =>...
                         -- Secv instrucțiuni 3
when others =>...
```

end case;

-- Secv instrucțiuni n

### Structura de buclă

- permite repetarea secvenţei de instrucţiuni din cadrul ei
- fiecare trecere se numeşte iteraţie
- dacă schema de iteraţie nu este precizată → număr infinit de iteraţii
- dacă schema este precizată → arată numărul de repetări

### Structura de buclă

sintaxa generală:

{etichetă:} {schemă de iteraţie} loop

-- Secvenţa\_de\_instrucţiuni

end loop {etichetă};

### Structura de buclă

- prima schemă de iteraţie:
  - atât timp cât condiţia este adevărată se repetă instrucţiunile din secvenţă
  - testarea condiţiei la începutul fiecărei iteraţii

## while condiție loop

-- Secvența\_de\_instrucțiuni

### end loop;

### Structura de buclă

- a doua schemă de iteraţie:
  - secvenţa de instrucţiuni se repetă de un număr de ori cunoscut doar la execuţie
  - variabila de buclă:
    - contorizează numărul de cicluri efectuate prin parcurgerea unui tip enumerat
    - nu trebuie declarată
    - este cunoscută numai în interiorul buclei
    - nu i se poate atribui nici o altă valoare → nu poate fi modificată

### Structura de buclă

- a doua schemă de iteraţie:
  - nu există posibilitatea specificării unui pas
  - secvenţa nu se execută pentru interval vid sau negativ

## for Indice in 1 to 100 loop

-- Secvenţa de instrucţiuni

## end loop;

# Instrucțiunea next

- permite oprirea iteraţiei în curs de desfăşurare a unei bucle
- execuţia continuă cu iteraţia următoare (dacă există)
- poate fi:
  - imperativă: next {eticheta\_buclei};
  - condiţională (întrerupere când condiţia este adevărată): next {eticheta\_buclei} when condiţie;
- fără etichetă se referă la bucla cea mai de jos

# Instrucţiunea exit

- permite ieşirea din buclă
- întrerupe toate iteraţiile restante ale buclei
- execuţia continuă cu instrucţiunea de după end loop
- poate fi:
  - imperativă: exit {eticheta\_buclei};
  - condiţională (ieşire când condiţia este adevărată): exit {eticheta\_buclei} when condiţie;
- fără etichetă se referă la bucla cea mai de jos

11.03.2020 Curs 3 VHDL 34

# Instrucţiunea return

- este rezervată subprogramelor
- la execuţia ei se suspendă subprogramul şi controlul revine apelantului
- poate fi folosită pentru a întrerupe o procedură şi a reveni în programul apelant → nu trebuie să i se asocieze o valoare: return;

# Instrucţiunea return

orice funcţie se termină dinamic prin return urmată de valoarea returnată:

return Valoare;

- valoarea returnată trebuie să aibă tipul declarat în specificaţia funcţiei
- o funcţie poate avea mai multe instrucţiuni
   return, pentru că pot exista mai multe ramuri de decizie

## INSTRUCȚIUNI SECVENȚIALE

# Instrucţiunea nulă

- se trece la executarea instrucţiunii următoare
- sintaxa: null;
- practic se foloseşte la instrucţiuni de selecţie (case) când toate ramurile trebuie luate în considerare
- nu este necesară la compilarea unui proces sau a unui corp de procedură vid

# Generalități

- permit scrierea unor algoritmi reutilizabili
- valorile parametrilor, diferite la apel, duc la efecte diferite
- 2 tipuri de subprograme:
  - proceduri: procedure
  - funcții: function
- apelul unei proceduri este o instrucţiune
- apelul unei funcţii apare ca o valoare, în membrul drept al instrucţiunilor de asignare

# Declaraţia de subprogram

- subprogramele au 2 părţi:
  - declaraţia (specificaţia)
  - corpul
- declaraţia indică:
  - genul subprogramului (procedură sau funcţie)
  - numele
  - lista parametrilor formali (fiecare cu mod şi tip)
  - pt. funcție și tipul valorii returnate

## Declaraţia de subprogram

- sintaxa:
  - procedură

procedure nume\_procedură (lista\_parametrilor\_formali);

funcţie

{pure/impure} function nume\_funcţie (lista\_parametrilor\_formali)

return tipul\_rezultatului;

lista parametrilor formali

{clasă\_obiect} nume\_parametru\_1{, nume\_parametru\_2}:

{mod\_transmitere} type valoare\_implicită;

## Modul de transmitere a parametrilor

- intrare in
  - implicit
  - parametrii pot fi citiţi, nu pot fi modificaţi
- ieşire out
  - numai pentru proceduri
  - parametrii nu se pot citi
- combinat intrare / ieşire inout
  - numai pentru proceduri
  - permite orice citire şi scriere

11.03.2020

4

# Corpul subprogramului

- conţine algoritmul implementat
- nu permite declararea semnalelor
- **■** sintaxa:

```
antet_sub-program is
```

{partea declarativă}

## begin

{partea rezervată instrucţiunilor}

end {nume\_sub-program};

Curs 3 VHD

# **Apelul**

- poate fi secvenţial sau concurent
- 2 moduri de indicare a parametrilor actuali ai subprogramelor:
  - prin poziție
  - prin denumire (cu =>)

# Supraîncărcarea

- 2 subprograme cu acelaşi nume, dar profiluri diferite
- profilul: numărul, ordinea şi tipul parametrilor formali şi tipul rezultatului pentru funcţie

# Generalități

- VHDL descrie sistemele ca mulţimi de subsisteme funcţionale care operează în mod concurent
- orice subsistem poate fi specificat printr-un proces separat → nivel de detaliere dat de necesităţi
- toate procesele din interiorul unei arhitecturi se execută concurent
- ⇒ în VHDL → combinare între operaţii
   intre operaţii
   secvenţiale

# Generalități

- transferul de informaţii între procese se face prin semnale
- procesele se activează indiferent dacă modificarea valorii semnalelor la care sunt active este produsă de mediul extern sau de către alt proces

#### Procese elementare

- procesele care conţin o singură instrucţiune
  - → instrucţiuni singulare de asignare concurentă de semnal
- instrucţiunile singulare de asignare concurentă de semnal:
  - apar în arhitecturi şi se execută concurent cu alte procese
  - sunt sensibile la modificarea oricărui semnal care apare în membrul drept
  - asignarea se poate întârzia cu after

11.03.2020 Curs 3 VHDL 47

## Procese elementare - exemple

```
entity Demux1la4 is
port (i: in bit;
                                           -- intrare
      s: in bit_vector (1 downto 0);
                                           -- selecții
      d: out bit vector (3 downto 0));
                                           -- ieşiri
end Demux1la4;
architecture Conc of Demux1la4 is
signal t : bit vector(3 downto 0);
                                           -- semnal intern
begin
t(3) <= s(1) and s(0);
                                           -- selectarea unei ieşiri
t(2) <= s(1) and not s(0);
t(1) <= not s(1) and s(0);
t(0) \le not s(1) and not s(0);
d<=i and t;
                                           -- valoarea ieşirii
end Conc;
                                  Curs 3 VHDL
```

# Valori de semnale - pilotul (driver)

- semnalele primesc valori noi în momentul suspendării proceselor prin instrucţiunea wait
- stocarea informaţiilor referitoare la evenimentele de pe semnal → prin pilot (driver)
- compilatorul creează un pilot pentru fiecare semnal care primeşte o valoare într-un proces
- există un singur pilot / semnal / proces

11.03.2020 Curs 3 VHDL 49

## Valori de semnale - pilotul (driver)

- toate operaţiile sunt efectuate asupra pilotului
- pilotul copiat în semnal când procesul se suspendă
- semnalul cunoaşte valorile trecute, prezente şi viitoare → pilotul are asignată o formă de undă
- forma de undă formată din tranzacţii
- tranzacţia: pereche valoare semnal + valoare timp (Time)

11.03.2020 Curs 3 VHDL 50

# Valori pentru semnale

- semnalele uni-sursă pot avea mai mult de 2 valori (specifice reprezentării binare)
- în VHDL există tipul de date Std\_Ulogic, nerezolvat, care cuprinde pe lângă '0' şi '1':
  - 'X' valoare indiferentă
  - "'Z' înaltă impedanță la buffere three-state
  - "'U' valoare necunoscută
  - "L' valoare '0' slabă ('0' cu emitor deschis)
  - "H' valoare '1' slabă ('1' cu emitor deschis)
  - "'W' valoare necunoscută slabă
  - '-' valoare fără importanță

# Semnale multi-sursă (cu mai mulţi piloţi)

- semnale care au informaţii provenite din mai multe surse
  - exemplu: magistrala internă a procesorului primeşte informaţii de la: procesor, memoria internă, hard discuri, dispozitive de intrare / ieşire
- în unele sisteme situaţia trebuie obligatoriu evitată, în altele este utilizată (exemplu: pentru ŞI şi SAU cablat)
- necesită stabilirea unei metode de determinare a valorii rezultate pentru semnal Curs 3 VHDL

#### Rezolvarea semnalelor multi-sursă

- simulatorul nu poate şti dacă un semnal va fi activat din mai multe surse
- simulatorul trebuie să fie pregătit pentru a realiza "rezolvarea" (mixarea) semnalelor
- regulile de mixare se specifică într-un tabel care reprezintă o funcție de rezoluţie → conţine toate valorile posibile pentru semnal

# Funcţia de rezoluţie

- semnalele rezolvate au funcție de rezoluție
- funcţia de rezoluţie poate să apară la declaraţii de subtipuri de date şi la declaraţii de semnal
- la tipurile compuse funcţia de rezoluţie pentru tipul compus maschează funcţiile de rezoluţie pentru elementele tipului compus
- în simulare funcţia de rezoluţie este utilizată automat, nu este controlată de proiectant

11.03.2020 Curs 3 VHDL 54

# Funcţia de rezoluţie

- tipul de date rezolvat este Std\_Logic din pachetul Std\_Logic\_1164
- există şi versiunea rezolvată pentruStd\_Logic\_Vector

#### **Paralelism**

- la instrucţiunile concurente ordinea de execuţie este oarecare
- se aplică un paralelism real, dar dispare simularea în timp real
- concurenţa din VHDL = paralelism real în timp virtual (de simulare)

# Instrucţiunea block

- are 3 funcţii principale:
  - încapsularea declaraţiilor reunire de instrucţiuni concurente care au acces la declaraţii locale
  - utilizarea instrucţiunilor gardate permite scrierea de instrucţiuni de asignare condiţionate
  - suport pentru ierarhizare se pot scrie proiecte ierarhizate
- blocul este unitatea de bază echivalentă a structurării în VHDL

# Instrucţiunea block

sintaxa:

```
etichetă: block {(condiţie_de_gardă)} {antet_generice_şi_porturi}
```

-- Declarații locale

## begin

-- Instrucţiuni concurente

end block {etichetă};

# Instrucţiunea block

- condiţia de gardă = expresie booleană
- antetul opţional indică importarea din mediul exterior:
  - valori pentru parametri generici
  - semnale pentru porturi
- partea declarativă:
  - vizibilă numai local
  - nu permite declaraţii de variabile locale

# Instrucţiuni gardate

- înlocuiesc descrierile în care se repetă aceeaşi condiţie de multe ori
- garda unui bloc factorizează condiţiile
- garda este o expresie booleană
- semnalul Guard poate fi declarat explicit şi folosit la asignare gardată

# Apel concurent de procedură

- aceeaşi sintaxă ca la apelul secvenţial
- are în plus în procesul echivalent instrucţiuni wait
- parametrii pot fi doar constante sau semnale
- util la aplicaţii de gestionare a stării interne a automatelor finite

# Instrucţiunea assert

- aceeaşi sintaxă ca la apelul secvenţial
- poate să apară în entităţi sau arhitecturi
- monitorizarea condiţiei date este permanentă

# Instrucţiunea de asignare de semnal

- are 2 forme: condiţională şi selectivă
- sintaxa formei condiţionale:

```
{etichetă:} nume_sau_agregat <= {guarded}
formă_de_undă_1 when condiţie_booleană_1 else
formă_de_undă_2 when condiţie_booleană_2 else
...
formă_de_undă_n;</pre>
```

# Instrucţiunea de asignare de semnal

forma condiţională echivalentă (procesul echivalent):

```
if condiţie_booleană_1 then
  nume_sau_agregat <= {transport} formă_de_undă_1;
elsif condiţie_booleană_2 then
  nume_sau_agregat <= {transport} formă_de_undă_2;</pre>
```

#### else

nume\_sau\_agregat <= {transport} formă\_de\_undă\_n;
end if:</pre>

# Instrucţiunea de asignare de semnal

sintaxa formei selective:

```
{etichetă:} with expresie select
```

nume\_sau\_agregat <= {guarded}{transport}

formă\_de\_undă\_1 when alegere\_1,

formă\_de\_undă\_2 when alegere\_2,

...

formă\_de\_undă\_n when alegere\_n;

11.03.2020 Curs 3 VHDL 65

# Instrucțiunea de asignare de semnal

forma selectivă echivalentă (procesul echivalent):

end, case;

```
case expresie is
when alegere_1 =>
  nume_sau_agregat <= {transport} formă_de_undă_1;
when alegere_2 =>
  nume_sau_agregat <= {transport} formă_de_undă_2;
  ...
when alegere_n =>
  nume_sau_agregat <= {transport} formă_de_undă_n;</pre>
```

Curs 3 VHDL

# Instrucțiunea de instanțiere a unei componente

- ia o copie a unui model (componentă) declarat anterior și o personalizează pentru o necesitate particulară
- sintaxa:

etichetă: numele componentei model {corespondenţa parametrilor generici} {corespondența porturi efective / porturi locale modelului};

Curs 3 VHDL

# Instrucţiunea de instanţiere a unei componente - exemplu

- -- Avem două componente, C1 și C2, care asigură
- -- interconectarea semnalelor A, B, C şi D de tip Bit.

#### signal A, B, C, D: Bit;

- -- A, B, C şi D sunt porturile efective ale circuitului proiectat
- -- Declararea componentei Inversor
- -- Intrare şi leşire sunt porturile modelului folosit

#### component: Inversor

port(Intrare: in Bit; leşire: out Bit);

#### end component;

-- Componenta Inversor va fi instanțiată de două ori:

C1: Inversor port map (Intrare => A, Ieşire => B);

C2: Inversor port map (Intrare => C, leşire => D);

# Bloc sau componentă

- nu există o diferenţă fundamentală între un bloc şi o instanţă de componentă
- ambele pot fi folosite la descrierea ierarhizată
- componenta are avantajul că este reutilizabilă

## Instrucţiunea generate

- permite elaborarea condiţională sau iterativă a liniilor de cod sursă VHDL
- forma condiţională instrucţiunile concurente vor exista la elaborare după îndeplinirea condiţiei booleene
- forma iterativă creează ansambluri de instrucţiuni în număr egal cu numărul de elemente din intervalul discret

11.03.2020

## Instrucţiunea generate

- sintaxa:
  - forma condiţională
- etichetă: if condiție\_booleană generate
  - ... Secvență de instrucțiuni concurente
- end generate {etichetă};
  - forma iterativă
- etichetă: for nume\_parametru\_de\_generare interval\_discret generate
  - ... Secvență de instrucțiuni concurente
- end generate {etichetă};

#### **MODULE DE SIMULARE**

# Scop

- orice proces de proiectare presupune şi etapa de verificare
- n VHDL mai multe metode de verificare
- modul de simulare (test bench) = mediu în care un proiect = UST (unitate supusă testării) este verificat prin aplicarea unor semnale numite stimuli şi observarea răspunsurilor generate

### **Elemente**

- soclu (socket) în el se plasează sistemul testat
- generator de stimuli subsistem care aplică stimuli proiectului testat
  - stimuli generaţi intern
  - stimuli preluați de la o sursă externă de semnale
- instrumente de monitorizare a răspunsurilor la stimuli, generate de sistemul supus testării

### Elemente în VHDL

- modulul de simulare este o specificaţie
   VHDL, care este simulată de simulatorul
   VHDL integrat în mediul de dezvoltare VHDL
- modulul de simulare este alcătuit din:
  - instanţierea unităţii supuse testării (UST)
  - procese sensibile la stimuli aplicaţi unităţii supuse testării (UST)
- specificaţie hibridă: structurală + comportamentală

Observaţie: UST trebuie să existe (entitate + arhitectură)

11.03.2020 Curs 3 VHDL

## Elemente în VHDL

- stimulii:
  - pot fi specificaţi în arhitectura modulului de simulare
  - pot fi citiţi din fişier extern
- reacţiile unităţii testate pot fi observate prin:
  - formele de undă generate de simulatorul VHDL
  - fişierele de raport cu mesaje generate de simulator
  - mesajele generate de simulator la consolă
  - scrierea în fişiere folosind operaţiile de intrare / ieşire în mod text disponibile în pachetul Textio

11.03.2020

## Structură

- specificație cu entitate și arhitectură
- entitatea modulului de simulare:
  - nu are porturi și parametri generici pentru că modulul de simulare nu este un dispozitiv real
  - nu poate lipsi pentru că arhitecturile nu pot fi specificate fără entități asociate!!!
- arhitectură se realizează instanțierea UST
  - = o specificație de tip structural relația dintre modulul de simulare și UST
    - poate fi instanţiere directă
- instanţierea unei componente

## Structură

- stimulii element esenţial:
  - set de semnale declarate intern în arhitectura modulului de simulare
  - asignaţi porturilor UST la instanţierea ei, prin port map
  - definiţi ca forme de undă:
    - prin instrucţiuni concurente de asignare de valori la semnale
    - în cadrul unuia sau a mai multor procese comportamentale, cu instrucţiuni wait for şi la sfârşit cu o instrucţiune wait vidă pentru suspendarea procesului

11.03.2020

Curs 3 VHDL

## Structură

 arhitectura modulului de simulare fiind în domeniul concurent - nu contează ordinea în care este instanţiată UST şi sunt definiţi stimulii

### **Utilizare**

- la sisteme complexe simularea poate fi costisitoare
- verificare mai simplă cu module de simulare
- se simulează modulul de simulare, nu unitatea supusă testării (ea este doar o instanţă de componentă)
- nu există limitări la dimensiunea modulului de simulare

## Exemple - poartă ŞI cu 2 intrări

```
-- Entitatea modulului de simulare
entity ModulSimulare is
end ModulSimulare;
architecture ArhModulSimulare of ModulSimulare is
-- Declararea componentei
component Poarta ŞI is
   port (A, B: in Bit; Y: out Bit);
end component;
-- Declararea stimulilor
signal A, B, C: Bit;
begin
-- Instanţierea unităţii supuse testării (UST)
UST: Poarta_ŞI port map (A, B, C);
-- Semnalele de stimulare - ca forme de undă
   A <= '0', '1' after 20 ns, '0' after 40 ns, '1' after 60 ns;
   B <= '1', '0' after 40 ns, '1' after 80 ns;
end ArhModulSimulare;
```

## Exemple - multiplexor 4:1

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity Test Mux4la1 is
end;
architecture Testare of Test Mux4la1 is
component Mux4la1
port (S: in Std_Logic_Vector (1 downto 0);
     10, I1, I2, I3: in Std_Logic; Y: out Std_Logic);
end component;
signal Sel: Std Logic_Vector (1 downto 0);
signal A, B, C, D, F: Std Logic;
begin
   Sel <= "00", "01" after 30 ns, "10" after 60 ns, "11" after 90 ns, "XX" after
   120 ns, "00" after 130 ns;
   A <= 'X', '0' after 10 ns, '1' after 20 ns;
   B <= 'X', '0' after 40 ns, '1' after 50 ns;
   C <= 'X', '0' after 70 ns, '1' after 80 ns;
   D <= 'X', '0' after 100 ns, '1' after 110 ns;
UST: Mux4la1 port map (Sel, A, B, C, D, F);
end272estare;
                                       Curs 3 VHDL
```

# Afişare şi raportare rezultate

- verificarea trebuie să şi afişeze sau să raporteze rezultatele
- modalități de afișare și raportare:
  - afişarea listei valorilor semnalelor care se modifică în timp (echivalentă cu afişarea formelor de undă)
  - scrierea rezultatelor simulării într-un fişier (log file)
  - folosirea instrucţiunii assert

# Instrucţiunea assert

- utilizată pentru raportarea răspunsurilor eronate generate de unitatea supusă testării
- moduri posibile de utilizare:
  - se aplică o instrucţiune assert de fiecare dată când se aşteaptă o nouă valoare a unui semnal de ieşire al UST
  - valoarea prognozată se specifică drept condiţie
  - se folosesc mesaje de eroare precise şi detaliate (CE nu funcţionează şi CÂND a avut loc evenimentul)

## PACHETE STANDARD ŞI PREDEFINITE

## **Pachete standard**

- Standard
- Textio
- definite în manualul de referință VHDL
- nu pot fi modificate de proiectanţi

## PACHETE STANDARD ŞI PREDEFINITE

# Pachete predefinite

- Std\_Logic\_1164 normă IEEE
- IEEE Numeric Std
- IEEE Numeric\_Bit
- Std\_Logic\_Arith al firmei Synopsys
- Std\_Logic\_Unsigned al firmei Synopsys

**-** ...