


El input "a" y "b" siguen el comportamiento de la tabla de verdad. El selector va intercalando de 0 y 1, porque asi se especifico en el testbench. Por otro lado el cable w1, debido a que es su complemento del input "selector" se quedara inverso, el cable w2 es el output del and entre a y w1; el cable w3 es el and entre b y w1. Cabe destacar w2 y w3 nunca seran 1 al mismo tiempo. Por otro lado "y" modela el resultado de la tabla de verdad.

PREGUNTA 2

b) El análisis es el mismo del primer ejercicio.

PREGUNTA 3

Question 3. Design a Multiplexer 16:1 using Mux 2:1 (behavioral) with 16 bit inputs. Report all the relevant information as previous items and test using Vivado.



Las preguntas que faltan no las pude hacer, porque no tengo vivado.