Logika cyfrowa

Lista zadań nr 3

Termin: 22 marca 2020

Uwaga! Podczas zajęć należy znać pojęcia zapisane wytłuszczoną czcionką. W przypadku braku znajomości tych pojęć student może być ukarany punktami ujemnymi.

- 1. Udowodnij, że **sumator pełny** zbudowany z **półsumatorów** zaprezentowany na wykładzie jest równoważny sumatorowi pełnemu skonstruowanemu za pomocą mapy Karnaugh.
- 2. Udowodnij, że przy sumowaniu liczb binarnych prawdziwa jest zależność $c_k = a_k \oplus b_k \oplus s_k$. (Oznaczenia są zgodne z wykładem.)
- 3. Określ, ile bramek potrzeba, aby zaimplementować ośmiobitowy sumator z przewidywaniem przeniesienia, jeśli możemy używać bramek o co najwyżej czterech wejściach.
- 4. Narysuj kompletny schemat **sumatora hierarchicznego** dla liczb czterobitowych zbudowanego z dwóch bloków dwubitowych.
- 5. Wskaż ścieżkę krytyczną **układu mnożącego** z wykładu. Podaj, jak długa (w bramkach) jest ta ścieżka.
- 6. Podaj, z jakich powodów projektant układu mógłby zdecydować się na użycie **sumatora szeregowego** zamiast sumatora wykorzystującego przewidywanie przeniesienia.
- 7. Zaprojektuj obwód obliczający uzupełnienie do 9 cyfry **BCD** (czyli wartość 9-d). Zachowanie układu dla wartości 10-15 (nie odpowiadających cyfrom BCD) mogą być dowolne.
- 8. Zaprojektuj układ wyświetlający cyfrę BCD na wyświetlaczu 7-segmentowym.
- 9. Jaki przedział wartości może być reprezentowany przez **liczby stałoprzecinkowe** o następujących formatach:
 - 24-bitowe liczby stałoprzecinkowe bez znaku z 12 bitami części ułamkowej,
 - 24-bitowe liczby stałoprzecinkowe ze znakiem w kodzie **znak-moduł** z 12 bitami części ułamkowej,
 - 24-bitowe liczby stałoprzecinkowe ze znakiem w kodzie uzupełnień do dwóch z 12 bitami części ułamkowej.