CAPÍTULO 4

ANÁLISIS Y DISEÑO DE SISTEMAS SECUENCIALES

TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES

1º Grado en Ingeniería Informática.

RESUMEN:

En este tema se va a definir qué es un sistema secuencial y cómo se analizan y diseñan circuitos secuenciales sencillos. También se estudiarán algunos bloques secuenciales que realizan funciones más complejas y que no se pueden analizar a nivel de puertas lógicas.

OBJETIVOS (expresados como resultados de aprendizaje):

- Aplicar técnicas básicas de análisis y diseño de sistemas secuenciales a nivel lógico.
- Comprender las diferentes formas de representar el comportamiento de un sistema secuencial (diagramas, tablas de estados, cronogramas, etc.).
- Estimar las prestaciones de sistemas secuenciales (retardo de propagación, frecuencia máxima, etc.).
- Comprender el funcionamiento de los diferentes bloques secuenciales básicos que forman parte de la mayoría de los sistemas digitales, e identificar claramente la función que realizan.

CONTENIDOS:

- 4.1. Concepto de sistema secuencial.
- 4.2. Elementos básicos secuenciales.
- 4.3. Componentes secuenciales estándar.
- 4.4. Análisis de un sistema secuencial.
- 4.5. Diseño de un sistema secuencial.

```
BIBLIOGRAFÍA: [GAJ97]:6,7 ; [HAY96]:6,7 ; [LLO03]:7,8,9 ; [MAN05]:5,6,7 ; [NEL96]:6,7,8,9 ; [ROT04]:11,12,13,14,15,16
```

CONTENIDOS:



- 4.1. Concepto de sistema secuencial.
- 4.2. Elementos básicos secuenciales.
- 4.3. Componentes secuenciales estándar.
- 4.4. Análisis de un sistema secuencial.
- 4.5. Diseño de un sistema secuencial.

4.1 CONCEPTO DE SISTEMA SECUENCIAL

 Un sistema digital binario secuencial es un sistema digital binario en el cual las salidas de dicho sistema, en un instante dado son funciones de las entradas de dicho sistema en el mismo instante de tiempo y de entadas en instantes de tiempo anteriores.

$$z_{i}(t) = z_{i}(x_{n-1}(t), x_{n-2}(t), \dots, x_{0}(t), x_{n-1}(t-1), x_{n-2}(t-1), \dots, x_{0}(t-1),$$

$$x_{n-1}(t-2), x_{n-2}(t-2), \dots, x_{0}(t-2), \dots \dots,$$

$$x_{n-1}(0), x_{n-2}(0), \dots, x_{0}(0)) ; \forall i = 0, 1, 2, \dots, m-1$$


4.1 CONCEPTO DE SISTEMA SECUENCIAL

SISTEMA SECUENCIAL:

- La salida en un instante dado depende de la secuencia de entradas recibida hasta dicho instante, es decir, de la "historia" del sistema.
- Son sistemas con **memoria** ("recuerdan" las entradas recibidas con anterioridad)
- La historia del sistema viene determinada por el **estado** del sistema en el momento en que empieza a funcionar y los valores de las entradas desde el principio.
- Los sistemas secuenciales necesitan elementos de memoria para poder memorizar el estado del sistema.
- En consecuencia, en un sistema secuencial hay que considerar 3 tipos de variables: entradas, salidas y estados.

4.1 CONCEPTO DE SISTEMA SECUENCIAL

• Estructura general de un sistema secuencial:



CONTENIDOS:

- 4.1. Concepto de sistema secuencial.
- 4.2. Elementos básicos secuenciales.
- 4.3. Componentes secuenciales estándar.
- 4.4. Análisis de un sistema secuencial.
- 4.5. Diseño de un sistema secuencial.

- Los elementos básicos de almacenamiento que pueden memorizar un bit de información son los cerrojos (latches) o biestables (flip-flops).
- En los elementos básicos de almacenamiento coincide la salida con el estado.
- Se suele denominar Q(t) a la salida o estado presente y Q(t+1) a la salida o estado siguiente.
- Un elemento de memoria tiene unas entradas que pueden producir un cambio en el valor (0, 1) memorizado en el circuito. La salida coincide con el valor memorizado.
- Los elementos de memoria suelen disponer de dos salidas, Q y Q' (complementaria).

• Sistemas secuenciales síncronos:

Es aquel en el que los cambios de estado en el sistema se producen únicamente cuando se activa una señal especial de entrada del sistema, llamada entrada de reloj (Clk ó Ck).


Sistemas secuenciales asíncronos:

Es aquel en el que los cambios de estado se producen cuando cambia alguna/s de las entradas


• **Biestable elemental latch**: elemento de memoria con dos estados estables: '0' y '1'.

Estado '0'

$$Q = 0$$
; $Q' = 1$



$$\frac{\text{Estado '1'}}{Q = 1; Q' = 0}$$





LATCH SR o Biestable SR Asíncrono:

Dos puertas NOR (ó NAND) con las salidas realimentadas

Diagrama lógico

Símbolos





Resumen de su funcionamiento normal:

Si SR=01
$$\rightarrow$$
 Q=0, Q'=1 (Reset o puesta a 0)


Si SR=
$$10 \rightarrow Q=1$$
, Q'=0 (Set o puesta a 1)

Si SR=00 → Se mantienen los valores de Q y Q' que había justo antes de hacerse SR=00 (Estado de Hold)

LATCH SR:


Funcionamiento:


Si SR=01
$$\rightarrow$$
 Q=0, Q'=1 (Reset o puesta a 0)



XY	NOR
00	1
01	0
10	0
11	0

• Si **SR=01** → El circuito se estabiliza en **Q=0**, Q'=1 (Puesta a 0, R=Reset)






NOR
1
0
0
0



LATCH SR:


Funcionamiento:


Si SR=
$$10 \rightarrow Q=1$$
, Q'= 0 (Set o puesta a 1)



XY	NOR
00 01	1 0
10	0
11	0

• Si **SR** = **10** → El circuito se estabiliza en **Q=1** y Q'=0 ('Puesta a 1', S=Set)






XY	NOR
00	1
01	0
10	0
11	0



LATCH SR:


Funcionamiento:


Si SR=00 → Se mantienen los valores de Q y Q' que había justo antes de hacerse SR=00 (Estado de Hold)



XY	NOR
00	1
01 10	0 0
11	0


• Si **SR** = **00**: su funcionamiento depende de los valores iniciales de Q y de Q'. Se almacena un bit de información.






XY	NOR
00	1
01	0
10	0
11	0

• Si $SR=11 \rightarrow El$ circuito se estabiliza en Q=0, $\overline{Q}=0$ (Estado prohibido)





• **Tabla de estados**: salidas que se producen para cualquier combinación entrada (tabla verdad).

Tabla de estados				
S	R	Q ^t	Q't	
0	0	Q	Q'	ı
0	1	0	1	ı
1	0	1	0	ı
1	1	-	-	ſ

Estado anterior Puesta a 0 Puesta a 1 No se usa

• **Tabla de excitación**: entradas que hay que proporcionar para obtener un cambio de estado.

Tabla de excitación			
Q^t Q^{t+1} S R		R	
0	0	0	Χ
0	1	1	0
1	0	0	1
1	1	Χ	0

• Cronograma del Latch SR:






Tabla de estados			
S	R	Q ⁺	Q ′ ⁺
0	0	Q	Q'
0	1	0	1
1	0	1	0
1	1	-	-



 Una señal de reloj (Clock – Ck - Clk) es una señal cuadrada periódica que se suele utilizar para sincronizar el comportamiento de la mayoría de los sistemas digitales



T = periodo(s)

f = frecuencia (Hz)


 T_H = tiempo a nivel alto


 T_L = tiempo a nivel bajo

Rendimiento de ciclo (duty cycle)= $T_H/T \times 100$ (%)




• Latch SR sincronizado: se le añade una tercera entrada, Clk, que habilita o inhabilita el funcionamiento del latch (si Clk=1 funciona como un latch SR).







Clk	S	R	Q ⁺	Q' +
0	Χ	Χ	Q	Q′
1	0	0	Q	Q′
1	0	1	0	1
1	1	0	1	0
1	1	1	-	-



Circuito




Cronograma ilustrando su funcionamiento




- Los latches que se habilitan durante todo el tiempo que la señal de control (reloj) vale 1, se denominan latches disparados por nivel.
- Mantienen su funcionamiento en todo el tiempo que la señal de reloj está a 1.
- Funcionan como elementos de memoria sólo después del flanco de bajada de la señal de control, manteniendo el estado determinado por la entrada anterior al flanco de bajada de la señal de control.


- Retardo de propagación, tp: tiempo necesario para que se produzca un cambio en la salida tras producirse en cambio en las entradas.
 - **Retardo de propagación t_{PLH}** tiempo desde el disparo de reloj hasta la transición del nivel bajo al alto de la salida (L \rightarrow H).
 - **Retardo de propagación t_{PHL}** tiempo desde el disparo de reloj hasta la transición del nivel alto al bajo de la salida (H \rightarrow L).



• **Tiempo de establecimiento** (tsetup): intervalo mínimo que los niveles lógicos deben mantenerse constantes en las entradas antes de que llegue el flanco de disparo del reloj.



 Tiempo de mantenimiento (thold): intervalo mínimo que los niveles lógicos deben mantenerse constantes en las entradas después de que haya pasado el flanco de disparo de la señal de reloj.




- Frecuencia máxima de reloj: velocidad máxima a la que se puede disparar el biestable de manera fiable.
- Anchura del pulso: anchura mínima de los impulsos para que funcionen adecuadamente las señales de reloj.
- Disipación de potencia: potencia total consumida por el dispositivo.

BIESTABLE JK SÍNCRONO

(Disparado por nivel) con entradas ASÍNCRONAS de Preset y Clear

$$S = \overline{Q} \cdot J$$
; $R = Q \cdot K$

TABLA TRANSICIÓN COMPLETA






TABLA ABREVIADA

JKQ	Q ⁺
000	0
001	1
010	0
011	0
100	1
101	1
110	1
111	0


JK	Q+(Est. Siguiente)
0 0	Q No cambia
01	0 Pone a Cero
10	1 Pone a uno
11	Q Cambia de estado


TABLA EXCITACIÓN Ó INVERSA

Q Q+	JK
0 0	0 -
0 1	1 -
10	- 1
1 1	- 0

PROBLEMAS CON LOS BIESTABLES DISPARADOS POR NIVEL


Ejemplo del funcionamiento del biestable JK disparado por nivel






4.2 ELEMENTOS BÁSICOS SECUENCIALES Señales de temporización.


La mayoría de los sistemas secuenciales son SINCRONOS: los cambios de estado se producen con los flancos de reloj (p.e. en flanco positivo o flanco de subida)



- Un biestable maestro-esclavo se implementa utilizando dos biestables disparados por nivel de forma que el maestro está controlado por la señal de reloj y el esclavo por la señal de reloj complementada (nunca están habilitados simultáneamente).
- El **valor de la entrada** se capta en el biestable maestro antes del flanco de subida de la señal de reloj y se transmite al biestable esclavo después de ese flanco de subida.
- Un flip-flop disparado por flanco sólo cambia en el flanco de subida (o positivo) o de bajada (o negativo) de la señal de reloj y sus entradas de datos no deben cambiar después del t_{setup} anterior, ni antes del t_{hold} posterior, al flanco de la señal de reloj.

BIESTABLE "Dueño-Esclavo" (Master-slave)






Biestable tipo D (Realizado con un biestable JK) activo por flanco de subida.

TABLA COMPLETA


DQ	Q ⁺
0 0	0
0 1	0
1 0	1
1 1	1


TABLA ABREVIADA TABLA INVERSA

D	Q ⁺
0	0
1	1



SÍMBOLO





Biestable tipo T (Realizado con un biestable JK) activo por flanco de subida.

TABLA COMPLETA


T Q		Q ⁺
0	0	0
0	1	1
1	0	1
1	1	0

TABLA ABREVIADA TABLA INVERSA

Т	Q ⁺ (Est. Siguiente)
0	Q No cambia

_
0
1
1
0

SÍMBOLO



- Implementación de un biestable o Flip-Flop (FF) D
 - a) A partir de un FF-JK

Tabla de estados		
D	Q+	
0	0	
1	1	





Tabla de estados			
J	K	Q ⁺	
0	0	Q	
0	1	0	
1	0	1	
1	1	Q′	

D	J = D	K = D'	Q ⁺
0	0	1	0
1	1	0	1






Tabla de estados		
Т	\mathbf{Q}^+	
0	Q	
1	Q′	

D	Q	$T = D \oplus Q$	\mathbf{Q}^+
0	0	0	0
0	1	1	0
1	0	1	1
1	1	0	1

- Implementación de un biestable o Flip-Flop (FF) T
 - a) A partir de un FF-JK

Tabla de estados		
T Q ⁺		
0	Q	
1	Q'	




Tabla de estados			
J	K	Q ⁺	
0	0	Q	
0	1	0	
1	0	1	
1	1	Q'	

Т	J = T	K = T	Q ⁺
0	0	0	Q
1	1	1	Q′

b) A partir de un FF-D




Tabla de estados	
D	\mathbf{Q}^+
0	0
1	1

1	T	Q	$D = T \oplus Q$	\mathbf{Q}^+
	0	0	0	0 = Q
	0	1	1	1 = Q
	1	0	1	1 = Q'
	1	1	0	0 = Q'

4.2 ELEMENTOS BÁSICOS SECUENCIALES: Resumen

	- ICSUI	1011
Tabla Abreviada	T. Inversa	Símbolo
SR Q+(Est. Siguiente) 00 Q No cambia 01 0 Pone a Cero 10 1 Pone a uno 11 * No utilizar	Q Q ⁺ S R 0 0 0 - 0 1 1 0 1 0 0 1 1 1 - 0	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$
JK Q+(Est. Siguiente) 00 Q No cambia 01 0 Pone a Cero 10 1 Pone a uno 11 Q Cambia de estado	Q Q ⁺ J K 00 0 - 01 1- 10 -1 11 -0	$ \begin{array}{c c} - & PR \\ J & Q \\ - & C_K \\ - & K & \overline{Q} \\ - & CLR \end{array} $
T Q ⁺ (Est. Siguiente) 0 Q No cambia 1 Q Cambia Estado	Q Q ⁺ T 0 0 0 0 1 1 1 0 1 1 1 0	$-\begin{array}{cccccccccccccccccccccccccccccccccccc$
D Q ⁺ 0 0 1 1	Q+ D 0 0 1 1	$-\begin{array}{c c} & PR & \\ \hline D & Q & \\ \hline - & C_K & \overline{Q} \\ \hline & CLR & \\ \end{array}$

TEMA 4. ANÁLISIS Y DISEÑO DE SISTEMAS SECUNCIALES.

CONTENIDOS:

- 4.1. Concepto de sistema secuencial.
- 4.2. Elementos básicos secuenciales.




- 4.3. Componentes secuenciales estándar.
- 4.4. Análisis de un sistema secuencial.
- 4.5. Diseño de un sistema secuencial.


 Un registro básico de n bits es una asociación de n flip-flops tipo D (FF-D) en paralelo, todos ellos

compartiendo la misma señal de reloj.


Cuando CLR=0 y en el flanco de subida de la señal de reloj el valor de D_i aparecerá en Q_i.

Posibles símbolos:





• Registro básico con carga paralela de datos de 3 bits.




- Los registros suelen tener una señal o carga (LOAD) para decidir cuando se cargan los datos. Es un registro con carga en paralelo con señal de habilitación.
 - Cuando LD=0, mantiene el valor que tuviera anteriormente.
 - Cuando LD=1, a la salida se carga lo que haya a la entrada, tras el pulso de reloj.


Clk	Clr	LD	ACCIÓN REGISTRO
-	1	ı	Q = 0
1	0	0	MANTIENE VALOR (HOLD)
	0	1	CARGA SÍNCRONA PARALELO Q ← D

Q0D1-LD Dn-1-

Por tanto, con LD se controla cuando se cargan los datos de la entrada

• Ejemplo: Registro de 4 bits con señal de carga síncrona en paralelo.








• Un registro de desplazamiento básico de n bits (Shift Register - SHR) es una asociación de n biestables tipo D (FF-D) en serie, compartiendo la misma señal de reloj.

• **Ejemplo**: SHR-4 bits básico.


Clk	Clr	ACCIÓN REGISTRO
-	1	Q = 0
- ↑	0	DESPLAZAMIENTO A DERECHA $Q \leftarrow SHR (Q, A_r), Q_i \leftarrow Q_{i+1}, Q_3 \leftarrow A_r$









Registro Desplazador/Rotador de 4 bits:



Si R=0, Desplaza a la derecha




Si R=1, Rota a la derecha




• Registro de desplazamiento a la derecha con entrada serie


y salida paralelo de 4 bits.


Clk	Clr	Despl	ACCIÓN REGISTRO
-	1	-	Q = 0
1	0	0	MANTIENE VALOR (HOLD)
J L	0	1	DESPLAZAMIENTO A DERECHA $Q \leftarrow SHR (Q, A_r), Q_i \leftarrow Q_{i+1}, Q_3 \leftarrow A_r$






Registro de desplazamiento de 4 bits con carga paralela:





 Q_i





 S_1S_0

PR

CC-	$-\Omega\Omega$	/HA	IY)
$S_1S_0=$	-00	(IIO	iu j

Q_3	Q_2 Q_1	Q_0
-------	-------------	-------

$$S_1S_0=01$$
 Desp. Izq
 Q_3 Q_2 Q_1 Q_0 Algorithms Q_3 Q_2 Q_1 Q_0

S_1S_0	=10	Des).	Der.


Q_3	Q_2	Q_1	Q_0

Salidas (

CLR


Cĸ


Registro de desplazamiento universal con señal de carga síncrona.




^{1:} Flanco de subida

- Un banco de registros es un conjunto de registros que comparten, además de la misma señal de reloj, las mismas líneas de entrada y de salida.
- Banco de 4 Registros de n bits con un puerto de lectura y otro de escritura








Contador genérico

K - Representa el número de estados por los que pasa el contador (<u>módulo del contador</u>)

- Si $K=2^N$ se dice que el contador es binario.
- Si la cuenta se incrementa cuando llega un pulso en **CI** el contador es <u>ascendente</u> y si la cuenta se decrementa se dice que es descendente
- En un contador decimal: K=10 y N=4

• Contador síncrono ascendente módulo 4:

1. Diagrama de estados




2. Tabla de estados

Q_1Q_0	$Q_1^+ Q_0^+$
00	01
01	10
10	11
11	00

3. Tabla de excitación: D=Q+

Q_1Q_0	$Q_1^+ Q_0^+ \equiv D_1 D_0$
00	01
01	10
10	11
11	00

4. Implementación:




$$D_1 = Q_1 \oplus Q_0$$
$$D_0 = Q_0'$$

- Cronograma:


$$Q_1^+ = D_1 = Q_1 \oplus Q_0$$

 $Q_0^+ = D_0 = Q_0'$



• Contador síncrono descendente módulo 4:

1. Diagrama de estados




2. Diagrama de estados

Q_1Q_0	$Q_1^+ Q_0^+$
00	11
01	00
10	01
11	10

3. Tabla de excitación: D=Q+


Q_1Q_0	$\mathbf{Q_1}^+ \ \mathbf{Q_0}^+ \equiv \mathbf{D_1} \mathbf{D_0}$
00	11
01	00
10	01
11	10




$$D_1 = (Q_1 \oplus Q_0)'$$


$$D_0 = Q_0'$$

- Cronograma: el estado inicial es 11 (FF a SET) $Q_1^+ = D_1 = (Q_1 \oplus Q_0)'$






- Contador síncrono ascendente/descendente módulo 4:
 - X=0 cuenta ascendente, X=1 cuenta descendente
 - Diagrama de estados
 Tabla de estados



X	$Q_1 Q_0$	$Q_1^+ Q_0^+$
0	00	01
0	01	10
0	10	11
0	11	00
1	00	11
1	01	00
1	10	01
1	11	10


3. Tabla de excitación: D=Q⁺ 4. Implementación

X	$Q_1 Q_0$	$Q_1^+Q_0^+$	$D_1^+D_0^+$
0	00	01	01
0	01	10	10
0	10	11	11
0	11	00	00
1	00	11	11
1	01	00	00
1	10	01	01
1	11	10	10



$$Q_1^+ = D_1 = X \oplus (Q_1 \oplus Q_0)$$
 Reloj-
 $Q_0^+ = D_0 = Q_0'$

Diagrama de estados del contador binario



Contador binario síncrono módulo 8 ascendente


_	Asignación de estados									
	$Q_2 Q_1 Q_0$									
A 0	0	0	0							
A 1	0	0	1							
A2	0	1	0							
A3	0	1	1							
A 4	1	0	0							
A 5	1	0	1							
A6	1	1	0							
A7	1	1	1							
	·	•								

En este caso los estados se han asignado de modo que coincidan con las salidas.


NOTA. Esto es un caso particular en los contadores, en general en un sistema secuencial dicha coincidencia NO es posible.


Diagrama de estados

asignado




TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES






4.3 COMPONENTES SECUENCIALES ESTÁNDAR.



	stac			Funciones a realizar		
Q_2	Q_1	Q_0		T ₂	T ₁	T ₀
0	0	0	0	0	0	1
0	0	1	1	0	1	1
0	1	0	2	0	0	1
0	1	1	3	1	1	1
1	0	0	4	0	0	1
1	0	1	<i>5</i>	0	1	1
1	1	0	6	0	0	1
1	1	1	7	1	1	1




Contador binario módulo 8 síncrono ascendente

$T_0 = 1$	
$T_1 = 0$	Q_0
$T_2 = 0$	$Q_0 Q_1$

EN GENERAL:

$$T_n = Q_0 \cdot Q_1 \cdot \cdot \cdot \cdot Q_{n-1}$$



23/04/2013

Reloj
TECNOLOGÍA Y ORGANIZACCIÓN DE COMPUTADORES

DISEÑO DE CONTADORES SÍNCRONOS. Ejemplo de diseño de un contador módulo 5

Diseñar un contador módulo 5 que cuente de la forma siguiente: $Z=\{3,4,5,6,7;3,4,5,6,7;\ldots\}$

Realizar el contador utilizando biestables tipo D.

Diseño de un contador módulo 5.


Diseñar un contador módulo 5 que cuente: Z={3,4,5,6,7; 3,4,5,6,7;}

Para ambos casos (a y b) se utiliza el mismo diagrama de estados, asignación de estados y tabla de estados.

Diagrama de estados

Asignación de estados

Tabla de estados



	Estado actual Q ₂ Q ₁ Q ₀			Dec	Estac Sigui Q ₂ ⁺	ente	Q_0^+
Α	0	1	1	3	1	0	0
В	1	0	0	4	1	0	1
С	1	0	1	5	1	1	0
D	1	1	0	6	1	1	1
E	1	1	1	7	0	1	1

En este caso, se puede dar una asignación de estados que coincida con las salidas deseadas Zi ya que:

- a) Ninguna salida se repite en la secuencia principal.
- b) El número de biestables mínimo necesarios es 3 (ya que 5 estados necesitan una asignación con 3 bits. Dado que las salidas requeridas Zi son también 3 (Z2,Z1,Z0), una asignación de estados coincidente con las salidas, en este caso, no incrementa el número de biestables.

Tabla del biestable D

Q ⁺	D	+
0	0	D = Q
1	1	

Asignación de estados

Caso a: Tabla de Transición utilizando biestables tipo D

	Est	ado	actual	Dec	Estad D ₂	o Sig	uiente D _o	Funciones de Salida.		
	Q_2	Q ₁	Q_0		Q_2^{\dagger}	$\mathbf{Q_1}^{H}$	$\mathbf{Q_0}^+$	Z 2	Z1	Z 0
A	0	1	1	3	1	0	0	0	1	1
В	1	0	0	4	1	0	1	1	0	0
C	1	0	1	5	1	1	0	1	0	1
D	1	1	0	6	1	1	1	1	1	0
E	1	1	1	7	0	1	1	1	1	1

Diseño del contador con biestables tipo D

Tabla de estados

		actual	Dec	Estado Siguiente				
2 ا	Q_1	Q_0		$D_{2}=Q_{2}$	$D_{2}=Q_{2}^{+}$ $D_{1}=Q_{1}^{+}$			
0	1	1	3	1	0	0		
1	0	0	4	1	0	1		
1	0	1	5	1	1	0		
1	1	0	6	1	1	1		
1	1	1	7	0	1	1		
						1 1 1		

$$D_2(Q_2Q_1Q_0)=\sum m_i(3,4,5,6)+d(0,1,2)$$

$$D_1(Q_2Q_1Q_0) = \sum m_i(5,6,7) + d(0,1,2)$$

$$D_0(Q_2Q_1Q_0)=\sum m_i(4,6,7) + d(0,1,2)$$

Q_2Q_0	00	01	11 10		
0	0	 ₂	16	14	
1	 1	1 ₃	0 7	1 5	

 D_2

Q_2Q	00	01	11	10
0	0	₂	16	0 4
1	 1	03	1 7	1 5

 D_1

Q_2Q Q_0	Q_2Q_1 Q_0 Q_0		11	10
0	0	₂	16	14
1	 1	03	1 7	0 5

Tabla de estados


Estado actual		Dec	Estado Siguiente			
$Q_2 Q_1 Q_0$			$D_{2=}Q_2^+$	$D_1 = Q_1^+$	$D_0 = Q_0^+$	
0	1	1	3	1	0	0
1	0	0	4	1	0	1
1	0	1	5	1	1	0
1	1	0	6	1	1	1
1	1	1	7	0	1	1
						! !


Diseño del contador con biestables tipo D


$$D_2(Q_2Q_1Q_0)=\sum m_i(3,4,5,6)+d(0,1,2)$$

$$D_1(Q_2Q_1Q_0)=\sum m_i(5,6,7) + d(0,1,2)$$

$$D_0(Q_2Q_1Q_0)=\sum m_i(4,6,7) + d(0,1,2)$$







 D_2


$$D_2 = \overline{Q}_0 + \overline{Q}_2 + \overline{Q}_1 Q_0$$





$$D_1 = \overline{Q}_1 Q_0 + Q_2 Q_1$$





$$D_0 = \overline{Q}_0 + Q_2 Q_1$$












Pasos para diseñar un secuenciador o generador de secuencias:

- 1. Diagrama de estados
- 2. Tabla de estados siguientes
- 3. Tabla de excitación o transiciones de los flip-flops
- 4. Minimización
- 5. Implementación del contador (los generadores de secuencias se suelen implementar con biestables T).

- **Ejemplo**: diseñar un sistema secuencial que genere la secuencia 1,2,5,7,1,2,...
 - Hay que diferenciar entre el nº de estados diferentes por los que pasa el sistema y la cuenta que se genera.
 - El nº de estados determina el nº de biestables. En este ejemplo hay 4 estados diferentes, por tanto serán necesarios 2 biestables.
 - El valor máximo de la salida es 7 por lo que serán necesarias 3 **salidas** para codificar 7.

• **Ejemplo**: diseñar un sistema secuencial que genere la secuencia 1,2,5,7,1,2,.....

1. Diagrama de estados



2. Tabla de estados

Estado actual		Estado siguiente		Salidas		
Q_1	Q_0	Q_1^+	Q_0^+	Z ₂	Z ₁	Z _o
0	0	0	1	0	0	1
0	1	1	0	0	1	0
1	0	1	1	1	0	1
1	1	0	0	1	1	1

3. Tabla de excitación o transiciones de los FF y minimización

Q ₁	Q_0	Q ₁ ⁺	Q_0^+	T ₁	T _o	Z ₂	Z ₁	Z ₀
0	0	0	1	0	1	0	0	1
0	1	1	0	1	1	0	1	0
1	0	1	1	0	1	1	0	1
1	1	0	0	1	1	1	1	1

Q	Q ⁺	Т
0	0	0
0	1	1
1	0	1
1	1	0

$$\begin{array}{c|ccccc}
 & T_1 \\
 & Q_1 \setminus Q_0 & 0 & 1 \\
 & & 0 & 1 \\
\hline
 & 1 & 1 \\
\end{array}$$


$$\begin{array}{c|ccccc}
 Z_2 \\
 Q_1 \setminus Q_0 & 0 & 1 \\
 \hline
 0 & & \\
 \hline
 1 & 1 & 1
\end{array}$$

$$\begin{array}{c|c|c} Z_1 \\ \hline Q_1 \backslash \ Q_0 & 0 & 1 \\ \hline 0 & 1 \\ \hline 1 & 1 \\ \hline \end{array}$$


$$Z_2 = Q_1$$
 $Z_1 = Q_0$
 $Z_0 = Q_1 + Q'_0$

5. Implementación

$$T_1 = Q_0$$
 $Z_2 = Q_1$ $Z_0 = Q_1 + Q'_0$
 $T_0 = 1$ $Z_1 = Q_0$



• Cronograma:



- Una memoria de acceso aleatorio (RAM) es una memoria volátil de lectura y escritura.
- Mantiene la información mientras funciona (mientras esté alimentada), no como las memorias ROM.
- Los bancos de registros son de tamaño reducido, rápidos y para memorización temporal durante los cálculos.
- Las memorias RAM son grandes, lentas, pero muy apropiadas para memorización a largo plazo de programas y datos.


- Parámetros que caracterizan una RAM:
 - Capacidad: bits que puede memorizar
 - **Tiempo máximo de acceso**, t_{max} : tiempo máximo que tarda en leer o escribir una palabra.
 - Tiempo de ciclo, t_c: tiempo que transcurre entre dos lecturas/escrituras consecutivas.
 - Ancho de banda, AB: nº máximo de palabras que se pueden transferir, por segundo, entre memoria y una unidad.

$$AB=1/t_c$$

Consumo de potencia


- Una memoria RAM de 2ⁿ palabras de m bits es un circuito secuencial que contiene 2ⁿ×m celdas de almacenamiento (distribuidas en 2ⁿ filas y m columnas), n entradas de dirección (A₀,...,A_{n-1}), m entradas de datos (DI₀,...,Di_{m-1}), m salidas de datos (DO₀,...,DO_{m-1}), y varias señales de control (CS, WE) que permite:
 - La lectura de cualquier palabra de m bits en cualquier fila


- La **escritura** de cualquier palabra de m bits en cualquier fila




Las memorias RAM suelen tener al menos dos señales de control, una para **seleccionar la celda** y otra para decidir si se hace una **lectura o escritura**.

- CS = 0: No se escribe en ninguna celda y salida en alta impedancia
- CS=1:
 - Si WE = 0 (lee) $DO_{m-1},...,DO_0 = M(A_{n-1},...,A_0)$ (Lectura)
 - Si WE = 1 (escribe) $M(A_{n-1}, ..., A_0) = DI_{m-1}, ..., DI_0$ (Escritura)






 Cada celda de memoria (CM) se puede representar simbólicamente:



- CS=1, el bit memorizado aparece a la salida $(Q_7=Q)$
- WE=1, la entrada se memoriza
- WE actúa como señal de reloj del FF-D


En realidad las CM se implementan con menos transistores.

Si se utiliza RAM estática, SRAM:



Celda elemental SRAM:

- Mantienen la información mientras haya alimentación
- Se leen muy rápido
- Entre 4 y 6 transistores
- Si se usa RAM dinámica, DRAM:
 - hay que refrescar periódicamente la información que contienen (la información se pierde en cada lectura)
 - Celdas más sencillas
 - Mayor densidad
 - Menor coste
 - 2 transistores



Celda elemental DRAM

- La organización de la RAM impone restricciones en la temporización de las entradas y salidas a la hora de hacer lecturas y escrituras.
 - Ciclo de lectura:

Parámetro	Significado	Descripción		
t_{AA}	Tiempo de acceso desde la dirección	Tiempo requerido para generar un dato válido de salida después de un cambio de dirección (sup. /CE y /OE activas)		
t_{ACS}	Tiempo de acceso desde CS (CE)	Tiempo requerido generar un dato válido de salida después de que se active /CE (sup. /OE activa y dirección estable)		
t_{OE}	Tiempo de habilitación de salida $(t_{OE} < t_{ACS})$	Tiempo que tardan los buffers de salida en dejar de estar en alta impedancia cuando /OE y /CE están ambas activas.		
t_{OZ}	Tiempo de inhabilitación de salida	Tiempo necesario para que los buffers de salida se pongan e alta impedancia cuando alguna de las dos señales /OE o /Cl deja de estar activa.		
t_{OH}	Tiempo de mantenimiento de salida	Tiempo en que la salida permanece válida después de que se haya producido un cambio de dirección.		


Ciclo de escritura:

- > La dirección debe estar estable antes de que se habilite la escritura
- Los datos se almacenan en los latches cuando se desactiva /WE ó /CE (previamente activas ambas)
- > Deben estar estables antes de que termine el ciclo de escritura


Parámetro	Significado	Descripción		
t_{AS}, t_{AH}	Tiempos de establecimiento y mantenimiento de direcciones	Las entradas de dirección debe estar estables antes de que /CE y /WE se activen, y mantenerse después de que alguna /CE o /WE se desactive).		
t_{CSW}	Tiempo de establecimiento de CS(CE) antes de finalizar la escritura	/CE debe estar activa un cierto tiempo antes de que finalice el ciclo de escritura para garantizar la selección de una celda		
t_{WP}	Anchura del pulso de escritura	/WE debe estar activa al menos este tiempo para garantizar la escritura en el latch		
t_{DS}, t_{DH}	Tiempos de establecimiento y mantenimiento de datos	Los datos deben estar estables antes de que finalice la escritura y deben permanecer un cierto tiempo después.		

- Los componentes de memoria se fabrican siempre con tamaños de 2ⁿ x m.
- Cuando se necesitan memorias de otros tamaños se construyen a partir de los chips de memoria disponibles.
- Se pueden construir memorias:
 - Con mayor longitud de palabra (palabras más largas)
 - Con mayor capacidad

- Para obtener **mayor longitud de palabra** se pueden conectar varios chips de memoria en paralelo.
- Por ejemplo: se puede hacer una RAM de 16K x 32 conectando en paralelo 4 RAM de 16K x 8.



- Para obtener memorias de mayor capacidad se pueden conectar varios chips de memoria en serie.
- Por ejemplo: construir una RAM de 64K x 8 con 4 RAM de 16K x 8.



TEMA 4. ANÁLISIS Y DISEÑO DE SISTEMAS SECUNCIALES.


CONTENIDOS:

- 4.1. Concepto de sistema secuencial.
- 4.2. Elementos básicos secuenciales.
- 4.3. Componentes secuenciales estándar.



- 4.4. Análisis de un sistema secuencial.
- 4.5. Diseño de un sistema secuencial.

 Una máquina de estados finitos ('Finite State Machine', FSM) es un sistema secuencial en el que todos los elementos secuenciales son biestables disparados por la misma señal de reloj (CLK). Es un sistema secuencial síncrono.



 $X = X_{n-1},...,X_0$: Entradas Externas


 $Z = Z_{m-1},...,Z_0$: Salidas del Circuito

CLK: Señal de Reloj

CLR: Señal de CLEAR


- Una máquina de estados finitos (FSM), que está formada por:
 - Entradas (X)
 - Salidas (Z)
 - Estados (Q)
 - Función de estado siguiente, f, que asigna a cada pareja (estado, entrada) un estado.
 - Función de salida, h, que es la función de salida, que asigna a cada (estado, entrada) una salida.

 Si el sistema secuencial es síncrono, la función f, va sincronizada por una señal de reloj.



Modelo FSM de un sistema secuencial síncrono

Estructura general de una FSM:



• FSM tipo Mealy:

La función de salida, h, queda definida por el estado y las entradas. Es decir, las salidas dependen del estado actual y de las entradas externas.


$$z_i = F_i(x_{n-1}, ..., x_0, Q_{p-1}, ..., Q_0), i = 0,..., m-1$$


FSM tipo Moore:


La función de salida asigna una salida a cada estado.

Es decir, las salidas no dependen de las entradas externas, sólo del estado actual de la FSM.

$$z_i = F_i(Q_{p-1}, ..., Q_1, Q_0), i = 0,...,m-1$$









• Ejemplo de FSM tipo Moore:

La salida, y, depende de los estados A y B.



Ejemplo de FSM tipo Mealy:
 la salida, y, depende de la entrada, x, y de los estados
 A y B.




Análisis: se parte de un esquema lógico y hay que obtener una descripción del comportamiento del sistema.

Pasos a seguir:

- 1. Obtener las funciones de excitación de los biestables y de las salidas del sistema
- 2. Obtener la tabla de estados
- 3. Generar diagrama de estados
- 4. Cronograma
- 5. Descripción del comportamiento del sistema

• ANÁLISIS DE UN SISTEMA SECUENCIAL:



Función de excitación de los biestables y salidas:

$$Q_0^+ = D_0 = Q_0 \oplus X$$

$$Q_1^+ = D_1 = X' \cdot Q_1 + X \cdot Q_1' \cdot Q_0 + X \cdot Q_1 \cdot Q_0'$$


$$Y = Q_1 \cdot Q_0$$

Tabla de estados

Q ₁	Q_0	Q ₁ +	Q₀ +	Q ₁ +	Q ₀ ⁺ =1	Y
0	0	0	0	0	1	0
0	1	0	1	1	0	0
1	0	1	0	1	1	0
1	1	1	1	0	0	1


Diagrama de estados y X=1 $Q_1Q_0=00$ $(Q_1Q_0=01)$ cronograma: Y=0 X=1 X=1 $Q_1Q_0=11$ $Q_1Q_0=10$ X=0 Y=0 X=1 Clk Ejemplo: Es un contador módulo 4: Χ 0, 1, 2, 3 $(Q_1Q_0=00, 01,10,11)$ 0 1 0 1 Q_0 Cuando llega a 3 la 0 1 Q_1 0 1 salida, Y, vale 1 0 0 0 1 TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES 23/04/2013 108

4.4 ANÁLISIS DE UN SISTEMA SECUENCIAL. Retardos de propagación en una FSM (tipo Mealy)




4.4 ANÁLISIS DE UN SISTEMA SECUENCIAL.


Restricciones en el camino de realimentación



4.4 ANÁLISIS DE UN SISTEMA SECUENCIAL. Eventos durante el ciclo de reloj



4.4 ANÁLISIS DE UN SISTEMA SECUENCIAL. Eventos durante el ciclo de reloj



112

4.4 ANÁLISIS DE UN SISTEMA SECUENCIAL. Diseño de la señal de reloj

$$T_{min} = \max\{t_{ff}^{max} + t_{c2}^{max}(Q,D) + t_{su}^{max}, t_{ff}^{max} + t_{c1}^{max}(Q,Z), t_{X}^{max} + t_{c2}^{max}(X,D) + t_{su}^{max}, t_{X}^{max} + t_{c1}^{max}(X,Z)\} + E$$

$$f_{max} = 1/T_{min}$$

donde

$$t_{su}^{max} = max \{t_{su}^{min}(FF1), t_{su}^{min}(FF2), ..., t_{su}^{min}(FFp)\}$$

 $t_{ff}^{max} = max \{t_{ff}^{max}(FF1), t_{ff}^{max}(FF2), ..., t_{ff}^{max}(FFp)\}$

E es un término de tolerancia o error con el que se asume la incertidumbre en los retardos de propagación y la posibilidad de skew (E $\sim 20\%$)

TEMA 4. ANÁLISIS Y DISEÑO DE SISTEMAS SECUNCIALES.

CONTENIDOS:

- 4.1. Concepto de sistema secuencial.
- 4.2. Elementos básicos secuenciales.
- 4.3. Componentes secuenciales estándar.
- 4.4. Análisis de un sistema secuencial.





Fases de diseño de los circuitos secuenciales síncronos, utilizando puertas lógicas y biestables.


ETAPA 1 Descripción funcional del circuito	DIAGRAMAS Y TABLAS DE ESTADOS.
ETAPA 2 Minimización del número de estados	TABLA DE ESTADOS MINIMIZADA.
ETAPA 3 Asignación de estados, elección del tipo de biestables a utilizar. Obtención de las funciones de excitación de los biestables y funciones de salida.	TABLA DE TRANSICIÓN ASIGNADA. EXPRESIONES CANONICAS DE LAS: Funciones de excitación de los biestables y de las Funciones de Salida.
ETAPA 4 Minimización de las funciones	EXPRESIONES MINIMIZADAS DE LAS FUNCIONES Y ESQUEMA DEL CIRCUITO
ETAPA 5 Realización física del circuito	REALIZACIÓN FÍSICA DEL CIRCUITO, COMPROBACIÓN Y DEPURACIÓN.

Ejemplo_1 Máquina tipo MOORE

ETAPA 1: Especificación del problema → Diagramas de estado → Tablas de estado

Enunciado:

Diseñar un circuito <u>TIPO MOORE</u> que consta de una entrada "X" y una salida "Z", tal que Z=1 cuando X haya sido X=1 durante 3 o más ciclos consecutivos de reloj.



Ejemplo 1 Máquina tipo MOORE

ETAPA 2: Minimización de la tabla de estados. Este punto no se va a aplicar. En este ejemplo, la tabla de estados de la etapa 1 ya es mínima.

ETAPA 3: Asignación de estados. Elección del tipo de biestables a utilizar. Tabla de transiciones. El enunciado del problema dice que se realice con biestables D.

Tabla de estados

Estado	Salida Actual	Estado siguiente						
Actual	Z	X=0	X=1					
Α	0	Α	В					
В	0	Α	С					
C	0	Α	D					
D	1	Α	D					

Q ⁺	D
0	0
1	1


D = Q+


 $\begin{array}{c} \mathbf{D_1} \ (\ \mathbf{Q_1} \ \mathbf{Q_0} \ \mathbf{X} \) = \sum m_{\mathbf{i}} (\ 3,\ 5,\ 7\) \\ \\ \mathbf{D_0} \ (\ \mathbf{Q_1} \ \mathbf{Q_0} \ \mathbf{X} \) = \sum m_{\mathbf{i}} (1,\ 5,\ 7) \\ \\ \mathbf{Z} \ (\mathbf{Q_1} \ \mathbf{Q_0} \) = \sum m_{\mathbf{i}} (\ 3\) \end{array}$

Tabla de transiciones

Estado Asigna	ción	•	Salida			ado s Q ₁ +	Sigu Q ₀	iente +		Funciones a realizar D ₁ D ₀							
estados Q ₁ Q ₀		Z	X=0		X=1			X=0		X=1		X=0		X=1			
A =	0	0	0	0	0	i 0	0	1	1 1	0	i 0	0	1	0	¦ 0	1	11
B =	0	1	0	0	0	2	1	0	¦ 3	0	12	1	3	0	¦ 2	0	¦ 3
C =	1	0	0	0	0	4	1	1	<u> </u>	0	! 4	1	¦ 5	0	! 4	1	<u> </u>
D =	1	1	1	0	0	6	1	1	7	0	6	1	7	0	6	1	7
	41			†						A		<u></u>					

ETAPA 4: Minimización de las funciones, y esquema del circuito.






ETAPA 4: (Continuación). Esquema del circuito.



$$\mathbf{D}_{1}(\mathbf{Q}_{1}\mathbf{Q}_{0}\mathbf{X}) = (\mathbf{X}\cdot\mathbf{Q}_{0}) + (\mathbf{X}\cdot\mathbf{Q}_{1})$$

$$\mathbf{D_0}(\mathbf{Q_1}\mathbf{Q_0}\mathbf{X}) = (\mathbf{X} \cdot \overline{\mathbf{Q}_0}) + (\mathbf{X} \cdot \mathbf{Q_1})$$

$$Z(Q_1Q_0) = Q_1\cdot Q_0$$




Ejemplo_2 Máquina tipo MEALY

ETAPA 1: Especificación del problema → Diagramas de estado → Tablas de estado Enunciado:

Diseñar un circuito <u>TIPO MEALY</u> que consta de una entrada "X" y una salida "Z", tal que Z=1 cuando X haya sido X=1 durante 3 o más ciclos consecutivos de reloj.

Realizar el diseño utilizando biestables D



ETAPA 2: Minimización de la tabla de estados. Este punto no se va a aplicar. En este ejemplo, la tabla de estados de la etapa 1 ya es mínima.

ETAPA 3: Asignación de estados. Elección del tipo de biestables a utilizar. Tabla de transiciones. El enunciado del problema dice que se realice con biestables D.

Tabla de estados

Estado	Estado siguiente / Salida actual						
Actual	X=0	X=1					
Α	A / 0	B / 0					
В	A / 0	C/0					
С	A / 0	C / 1					

Q+	D
0	0
1	1

$$D = Q^+$$

$$D_1 (Q_1 Q_0 X) = \sum m_i (3.5) + d(6.7)$$

$$D_0 (Q_1 Q_0 X) = \sum m_i (1) + d(6,7)$$


$$Z (Q1 Q0 X) = \sum mi(5) + d(6,7)$$


Tabla de transiciones


>	Estado		-	E	stad	lo Si	iguie	ente)												
	Asigna esta	Q ₁ + Q ₀ +							1		Z										
	$\mathbf{Q}_{1} \ \mathbf{Q}_{0}$		$Q_1 Q_0 \qquad X=0$				X=1			X=0		X=1		X=0		X=1		X=0		X=1	
	A =	0	0	0	0	0	0	1	1	0	0	0	11	0	0	1	11	0	0	0	11
	B =	0	1	0	0	2	1	0	3	0	2	1	3	0	2	0	3	0	2	0	13
	C =	1	0	0 0 14		0 0 14 1 0 15		0	0 4		1 i 5		0 14		15	<i>5</i> 0 i 4		1 1 i.			
	1	1	1	-	-	6	-	-	7	-	6	-	7	-	6	-	7	_	6	-	7



ETAPA 4: Minimización de las funciones, (Por Eje. Mapas de Karnaugh) y esquema del circuito.







$$Z(Q_1Q_0X) = X\cdot Q_1$$


ETAPA 4: (Continuación). Esquema del circuito.



$$\mathbf{D}_{1}(\mathbf{Q}_{1}\mathbf{Q}_{0}\mathbf{X}) = (\mathbf{X}\cdot\mathbf{Q}_{0}) + (\mathbf{X}\cdot\mathbf{Q}_{1})$$

$$\mathbf{D}_0(\mathbf{Q}_1\mathbf{Q}_0\mathbf{X}) = \mathbf{X} \cdot \overline{\mathbf{Q}}_1 \cdot \overline{\mathbf{Q}}_0$$

$$\mathbf{Z}_{1}(\mathbf{Q}_{1}\mathbf{Q}_{0}\mathbf{X}) = \mathbf{X} \cdot \mathbf{Q}_{1}$$



CAPÍTULO 4

ANÁLISIS Y DISEÑO DE SISTEMAS SECUENCIALES

TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES

1º Grado en Ingeniería Informática.