Sistemas Operativos 2º Curso – Grado en Ingeniería Informática

Tema 3:

Gestión de memoria

José Antonio Gómez Hernández, 2016.



Gestión de memoria: índice

- - Conceptos generales de gestión de memoria: hardware y software
 - Mecanismos de gestión: Paginación y segmentación
- Paginación multinivel
- Paginación bajo demanda
- Gestión de memoria en Linux:
 - Gestión de memoria del kernel
 - Gestión de memoria para procesos
 - · Cachés del sistema

0.

Repaso


Conceptos básicos de gestión de memoria y paginación

Repaso: recursos

- > Tema 2 de Fundamentos del Software.
- - Elementos hardware: Apartados 1.5 y 1.6.
 - Gestión de memoria: Apartados 7.1 a 7.3
 - Memoria virtual: Apartado 8.1, epigrafes de "Proximidad y memoria virtual" y "Paginación" (sin ver paginación a dos niveles, ni la tabla invertida de páginas, si el "Búfer de traducción anticipada"). El restp de epígrafes no es necesario.

Elementos hardware

- Elementos importantes de la misma son las *cachés*: memorias intermedias que mantienen instrucciones/datos previamente accedidos y que son más rápidas que la RAM.
- > Para cachés, definimos:
 - Acierto de cache: la instrucción/dato buscado está en ella.
 - Fallo de caché: la instrucción/dato no esta en la misma.
- >Esquema:



Cachés

- >Tipos de localidad:
 - *Espacial*: si un item es referenciado, las direcciones próximas a él tienden también a ser referenciadas.
 - *Temporal*: si un item referenciado, tiende de nuevo a ser referenciado en breve.
- Cuando se usan cachés, el coste de acceder a memoria viene dado por el Tiempo de Acceso Efectivo (TAE):
- TAE = p*ta + (1-p)*tf

Requisitos

- ⊳El SO asigna memoria a los procesos para su ejecución, garantizando:
 - *Protección*: Un proceso no accede a memoria de otro. Diferentes módulos del programa deben tener diferentes permisos de acceso.
 - *Compartición*: De datos/código entre procesos. Permite el ahorro de memoria.
 - Reubicación: En sistemas multiprogramados, un programa debe poder cargarse en diferentes zonas de memoria.


Diseño

- para que el usuario tenga una visión lógica simple de la memoria como una matriz lineal. Además permitirá la estructuración de un programa en módulos.

Espacios lógicos y físicos

- > Denominamos:
 - Dirección lógica la generada por la CPU; también conocida como virtual.
 - Dirección física dirección que se pasa al controlador de memoria.


Traducción de direcciones



Unidad de Gestión de Memoria

- - Traduce direcciones virtuales en direcciones físicas.
 - Implementa la protección.
- ▷ El hardware determina la forma en la que el SO gestiona la MMU.
- ► La forma de la MMU dependerá del esquema de gestión de memoria implementado en hardware. En el esquema más simple, contendrá un registro de reubicación que almacena el valor a sumar a cada dirección generada por el proceso de usuario al mismo tiempo que es enviado a memoria.

MMU: funcionamiento



Bus instrucciones/datos


Fragmentación

- Denominamos **fragmentación de memoria** ha aquella fracción de la misma que no es asignable debido al propio mecanismo de gestión de memoria.
- ➢Al desacoplar los espacios lógicos de los físicos, podemos hacer que el espacio de direcciones de un proceso no sea continuo, podemos trocearlo, reduciendo así la demanda de memoria contigua.


Paginación

- ►La MMU "divide" el programa en bloques del mismo tamaño, denominados páginas, para cargarlos en bloques de memoria principal del mismo tamaño, denominados marcos.
- Esto permite evitar que la búsqueda de un hueco de RAM para cargar una página sea una asignación dinámica.
- El SO mantiene la pista de cuales son los marcos que contienen las páginas de un programa mediante una estructura de datos por proceso denominada tabla de páginas (TP). Esta estructura tiene una entrada de TP (PTE) por cada página del proceso, donde cada entrada indica cual es la dirección base de memoria principal del marco que la contiene. También contiene información de protección de la página. Si una entrada no es válida en el espacio de direcciones se desactiva el bit de validez de la PTE correspondiente.

Paginación: traducción




Paginación: ejemplo de traducción



Segmentación


- ➤ Troceamos el programa en unidades lógicas de programación (procedimientos, pilas, código, datos, tabla de símbolos, etc.) denominadas segmentos.
- Cada segmento suele tener una tamaño diferente del resto.
- ⊳Ahora, una dirección lógica es una tupla:
- <número_de_segmento, desplazamiento>
- - base dirección física donde reside el inicio del segmento en memoria.
 - *límite* longitud del segmento.

Segmentación: esquema



Paginación Intel x64: páginas 4KB

Dirección lineal (4K Page)



Entradas de Tablas de Pg en x64

666	65555555 09876543	5 5 2 1 M	M-1 3332 2109	222222222111111 876543210987654	1111	8765	43	210	
Reserved			Address of PML4 table		Ign	Ignored		Ign.	CR3
	Ignored	Rsvd.	Address of page-directory-pointer table			R s A v V A	PP CM DT	UR //P	PML4E present
	Ignored	Rsvd.	Address of 1GB page frame	Reserved A		G1 DA	PP CW DT	UR //P SW	PDPTE 1GB page
	Ignored	Rsvd.	Address of page directory		lgn.	OVA L	PPAT	UR //P	PDPTE page director
	Ignored	Rsvd.	Address of ZMB page frame Reserved		P Ign.	G1DA	P P CM DT	UR //P SW	PDE: 2MB page
	Ignored	Rsvd.	Address of page table			OVA L	PP CM DT	UR //P SW	PDE: page table
	Ignored	Rsvd.	Address of 4KB page frame		Ign.	GA DA	PP CM DT	UR //P	PTE: 4KB page

- Memoria Virtual:
- Presente (P)
- Accedida (A)
- Sucia (D)
- Gobal (G)
- Tamaño pg. (bit 7–0:4KB;1:4MB)
- Protección:
- Escritura (RW)
- Usuario/supervisor (U/S)
- Ejecución (XD)
- Caché:
- Página Write-Though (PWT)
- Cache pg. Deshabilitada (PCD)
- PAT (atributo indice PT)(PAT)