Arquitecturas con ILP (instruction level parallelism):

Ejecutan multiples instrucciones concurrentemente o en paralelo:

Cores escalares segmentades, superescalares o- VIIW

No tenen buffer de renombramients Procesadores superescalares y VLIW: porque la planificación de instrucc.

les procesadores superescalaves y vuin companten las signentes cavacteristics además del hecho de su procesadores segmentados:

- Disponen de varias midades de ejecución.

- Pueden ejecutor varias instrucciones simultaineamente en esas midades de gernción.

- Rueden emitir multiples instrucciones en paralela a unidades de gecución.

En les procesadores superescalares es el herdware el que debe descubrig el pualelismo que se puede aprovediar a partir de las instrucciones que se von captando.

En les procesaderes vuw el pralelismo es explicite -o se captan juntas las instrucciones que se van a emitir juntas a midades de gención

la arquitectura de los procesadores virw es más senulla pa que es el compilador el que debe detectar praletismo al seleccioner las instrucciones que se captarán justas en la misma palabra de instrucción.

Paralelismo entre instrucciones (ILP):

Repende de la frecuencia de les dependencies de datos y control, y del votavdo de la operación (temps hasta que el resultado de ma operación esta disponible)

Poralelismo de la máquina:

Determinado por el número de instrucciones que puedan captarse y ejecutaise al mismo tiempo (número de cences paralelos) y por la velocided y los mecanismos que usa el procesador para ucontrar les dependencies entre unstrucciones.


Ordenaciones en ma secuencia de instrucciones:


s tipos de somes: En ma semenar de motrocciones se pueden distinguir

- El order en que se captan las instrucciones.
- El orden en que las instrucciones cambian los registros y la . El procesador superes calar de se ser capas de identificar el paralelemo entre métricuenes que exista en el programa y organizor la captación decodificación, ejecución de instrucciones en paalelo, utilizando el paalelismo de la méquina.

Cuanto más sofisticado sea un procesador superescalar, menos trene que gustanse a la ordenación de las instrucciones según se captan para su ejecución y para la modificación de los registros. (Pora mejorar los tempos de ejecución).

la unica restricción es que el resultado del programa cea correcto.






- ① Decodificación paralela (decodificación a mayor velocidad -> precodificación)

 La etapa de decodificación de un procesador superescalar

 debe ser capar de decodifica vaias instrucciones por ciclo.
- ② Emisión paralela de instrucciones a las cividades fincionales (Dependencias)
 Uma vez captadas las instrucciones, se almacenan en
 una cola en el mismo order que se han captado.
- 3 Ejeución paalela de instrucciones en las anidades fincionales
- 4 Finalisación del procesamiente de la instrucción.
- 6 Detección y predicción de satos
- 6 Hantenimients de la consistencia secuencial.


WUOLAH



les bets que se arrader en la etapo de précodificación suelen indicar

- Si es una instrucción de selte o no (se puede emperar su - Si hace referencia a memoria o no procesamiento antes)
- _ El tropo de imidad funcional que va a utilisar (se puede emitér més répidamente si hay cauces par enteres o coma flotante...)

Etapas de un procesador superescalar -> Emisión paralela de instrucciones:



Ventana de instrucciones:

la ventana de instrucciones almacena de las instrucciones pendientes

Todas—o ventana centralizada

s las de un_o ventana distribuida

Dato no válido

tos instrucciones se cayan en la ventana una vez decodificadas. Se utiliza un bit en función de si un operando está dispossible o mo:

- está disponible -> se almacina el volor se indica el registro de donde se lee
- no está dispanible se almacera la UF desde donde llegará el operando.

Una instrucción puede ser emitida cuando tiene disponibles todos sus operações y la unidad funcional donde se procesorá.

opcode address rb_entry operand1 ok1 operand2 ok2

MULTD loop 1 0 0 0 0

Lugar donde se almacenará el resultado


(indica desde dónde se recibirá el dato)

(indica desde dónde se recibirá el dato)

(indica desde dónde se recibirá el dato)

Dato válido
(en este caso es 0)

Estación de reserva:



- Si no existen limitacenes en el hardwore las instrucciones se emiten a las estacenes cles reserva independientemente de las dependencias.
 - las instrucciones esperan solution de pendencias, se enviar a

las UF ma vez comprobada la desponibilidad de las mismas, chando sea su turno.

Alternativas par el envio a las unidades furcanales:

Reglas de selección: Se determina las instrucciones que pueden enviarse


Reglas de cristage: Instrucción que se envia si hay voias ejeculables. LA MÁS ANTIGUA ENTRE LAS INST. EJECUTABLES

Orden de muio: centas motrucciones no yecutables bloquem instrucciones de un tipo, peno no de otros

DORDENADAS, DESORDENADAS, PARCIALMENTE
ORDENADAS

velocidad de envio: Número de instrucciones que se envian por cido. (ma por ciclo o voias por ciclo)

Comprobución de les operandes:



Comprabación de los bots de validet en la estación de reserva

OC - cédigo de operación RS1, RS2 -> Registros fuente Rd - Registro de desturo 051,082 -> Operandes Juente

Is1, Is2 -> Identificadores de las operandos fuente.

Renombramiente de les régistres:

Su implementación estática se de durante la compilación, pero tambiér se puede implementar dinámicamente durante la ejecución con circuitos adicionales y registros extra

-Cavacterísticas de les buffer de summers de buffer de renombrado

or Tipos: Sepandos or merclados con los registros de la arquitectura

s recanismo de acceso: _ o molexado . sasociativo.

-belondad de renombrado: háxuno número de nombres por cide que admite el procesador

-los buffer de renombramiente permiter

R4a := R3b + 1 Solo R3c := R5a + 1 RAW