

電路圖如上

agrichaga hi oddec or lore lassociaced documentacion is acritecty hi oritoited.

SystemC 2.3.1 --- May 12 2017 20:20:38 Copyright 1996-2017 by all Contributors, ALL RIGHTS RESERVED

Result	:
0	

0	174	0	103	0	92	22	7
22	0	0	61	0	22	0	51
11	106	36	0	71	13	66	0
0	23	0	0	18	0	66	117
44	8	93	94	10	76	0	0
0	14	94	11	0	0	0	0
53	171	0	0	78	52	80	51
108	0	93	0	141	0	67	10

SystemC: simulation stopped by user.
[New SystemC Thread 0x1496d50 "HARDWARE.i_Reset.do_it"] [SystemC Thread 0x1496d50 "HARDWARE,i_Reset.do_it" exited]

輸出結果如上

.....

程式碼主要分成 2 個部分 1.輸入 2.輸出

輸入時 data in 有延遲所以實際上當 i=2~112 時才有值被讀取到

0~1 是延遲

2~101 是 input data

102~110 是 weight

111 是 bias

```
10
    if(i<112)
11
12
      data out signal = 0;
13
      rom rd = 1;
      rom addr = i;
14
       if (i>=2 && i<102)</pre>
15
16
         input[i-2] = data in;
17
18
      else if (i<111)</pre>
19
20
21
         weight[i-102] = data in;
22
       else if (i==111)
23
24
        bias = data in;
25
26
27
       i++;
28
```

else 為輸出的部分

i 初始值=112, 所以(i-112) = 0

33 行的 input[(i-112)+10*(k/3)+(k%3)]是對應一個九宮格 input[(i-112)]

為九宮格的左上

所以 input[(i-112)]最多到倒數第 3 個

之後就要換行 也就是加3

```
29
    else
30
      for (int k=0; k<9; k++)
31
32
         temp = temp+(input[(i-112)+10*(k/3)+(k%3)] * weight[k]);
33
34
      temp = (temp+bias \le 0) ? 0 : temp + bias;
35
      data_out_signal = 1;
36
      data_out = temp;
37
      temp = 0;
38
      if ((i-112)%10==7)
39
40
         i+=3;
41
42
43
      else
44
         i++;
45
46
47
```

然後 input file 改成絕對路徑就 OK 了