

MRAM-SNN CIM：MSB 负延时与低三位正延时双路 XOR 设计方案——局部膜电位保持与长期无发放增强版

1. 文档说明

本文提出一种采用“双路延时 + XOR”完成有符号运算的 MRAM 脉冲神经网络存内计算架构。权重采用 4-bit 二进制补码，MSB/B3 作为负位权，B2、B1、B0 作为正位权。

本增强版针对“不同 macro 的正负局部膜电位长期增长、但全局求和持续抵消而不发放”的情况，加入以下约束：

- 每个时间步必须分别保存 16 个 macro 的完整局部膜电位；
- 单个派生全局偏移码不能替代逐 macro 历史状态；
- 每个 macro 使用独立粗状态 C_m 承接本 macro 的位权块回卷；
- 允许逐 macro 精确重编码，但禁止跨 macro 搬移或抵消历史膜电位；
- 对无限静默场景明确采用位宽上界、高位扩展或硬件一致的局部泄漏/钳位。

核心设计为：

- 使用一份 4-bit 二进制补码 MRAM 权重阵列；
- MSB 位具有负权值 -8 ，单独进入负延时支路；
- 其余 B2、B1、B0 位分别具有正权值 $+4, +2, +1$ ，进入正延时支路；
- 正、负两条延时支路从同一个参考上升沿开始传播；
- 两路输出边沿之间的时间差表示有符号 MAC；
- XOR 输出脉宽表示局部结果绝对值；
- 边沿先后检测器表示局部结果符号；
- 使用符号控制的电荷积分和 16-macro 电荷共享；
- 每个 macro 的 B0、B1、B2、B3 权重块分别保存本位权细残余计数；
- 每个 macro 额外保存一个独立的有符号粗粒度局部膜电位寄存器 C_m ，禁止把不同 macro 的历史状态不可逆地合并；
- 任一位权块计数溢出时，按该位的有符号位权更新所属 macro 的 C_m ；
- B0、B1、B2、B3 每次溢出分别使所属 macro 的 C_m 增加 $+1, +2, +4, -8$ ；
- 第 m 个 macro 的完整局部膜电位由四个细残余和 $64C_m$ 共同表示，并在每个时间步原子保存；
- 全局只对 16 个完整局部膜电位求和， $R_{\text{SUM}} = \sum_m C_m$ 是派生的比较器粗偏移，不是唯一的历史状态；
- 未发放时提交 64 个细残余计数和 16 个局部粗状态；
- 发放时同步清零所有 macro 的细残余、局部粗状态和派生的全局参考偏移；
- 长期无发放时采用逐 macro 分层扩展、保护位和可选局部泄漏/钳位，禁止任何状态静默回绕。

权重的基本数学表达式为：

$$w = -8w_3 + 4w_2 + 2w_1 + w_0$$

其中：

- w_3 ：MSB，负位权 -8 ；
- w_2 ：正位权 $+4$ ；

- w_1 : 正位权 +2;
- w_0 : 正位权 +1。

对一个 macro 的 36 路输入，先分别获得四个位平面的 popcount：

$$K_b = \sum_{j=0}^{35} (x_j \wedge w_{j,b})$$

然后构造：

$$D_P = K_0 + 2K_1 + 4K_2$$
$$D_N = 8K_3$$

最终：


$$S = D_P - D_N$$

该结果与 36 路 1-bit 输入和 36 个 INT4 权重的 MAC 完全等价。

2. 系统参数

参数	基准配置
Macro 数量	16
每个 macro 的输入数量	36
输入精度	1 bit
权重精度	4-bit 二进制补码
权重范围	$[-8, 7]$
正位权	+1, +2, +4
负位权	-8
局部状态	每个 macro 保存四个 6-bit 细残余计数和一个有符号粗状态 C_m
局部输出编码	XOR 脉宽表示绝对值，边沿先后表示符号
全局求和方式	16-macro 有符号电荷共享
位权块计数模量	基准值 $L_C = 64$
一级溢出处理	按 +1, +2, +4, -8 更新所属 macro 的局部粗状态 C_m
全局粗偏移	$R_{\text{SUM}} = \sum_{m=0}^{15} C_m$ ，仅用于全局比较和参考生成
长期无发放保护	每个 C_m 独立扩展、溢出检测，可选局部泄漏或钳位
发放后状态	64 个位权块细残余与 16 个 C_m 同步清零

3. 顶层架构



对于负数，MSB 支路提供固定的 -8 权重，低三位正支路提供补偿量。

例如：

$$-3 = 1101_2 = -8 + 4 + 1$$

因此一个输入与权重 -3 相乘时：

- 正支路产生 5 个单位的等效延时；
- 负支路产生 8 个单位的等效延时；
- 两路时间差为 -3 个单位。

4.3 权重范围

本文采用标准 4-bit 二进制补码，权重范围为：

$$w \in [-8, 7]$$

如需更大的数值范围，应同步扩展权重位宽、位平面数量、延时控制范围和局部膜电位位宽。

5. 单份 MRAM 权重阵列

5.1 阵列组织

每个 macro 保留 4 个位平面：

位平面	列数	位权	所属延时支路
B0	36	+1	正支路
B1	36	+2	正支路
B2	36	+4	正支路
B3/MSB	36	-8	负支路

每行保存同一个输出神经元对应的 36 个 INT4 权重。

5.2 输入门控

第 j 列、第 b 位平面的有效事件为：

$$e_{j,b} = x_j \wedge w_{j,b}$$

推荐在 MRAM 位线预充电或读使能之前使用输入 x_j 进行列门控：

- $x_j = 0$ ：对应列不进行有效读取；
- $x_j = 1$ ：读取该列四个权重位；
- 输入组全 0 时关闭该组感放和 PMAC。

5.3 MSB 保护

MSB 读错误对应 8 个权重单位的符号性误差，严重程度高于低三位。因此建议：

- MSB 位平面采用更严格的 read-verify；
- MSB 感放使用更大的读裕量；
- 可为 MSB 增加奇偶校验或重复存储；
- 单独统计 **MSB_READ_ERR**；
- MSB 参考支路与普通低位参考支路分开修调。

6. 位平面 AND 与 Popcount

6.1 四个位平面计数

对第 m 个 macro：

$$K_{m,b}[t] = \sum_{j=0}^{35} (x_{m,j}[t] \wedge w_{m,j,b})$$

其中：

$$K_{m,b} \in [0, 36]$$

下标含义为：

- $m \in [0, 15]$ ：macro 编号；
- $j \in [0, 35]$ ：该 macro 内的输入/权重列编号；
- $b \in [0, 3]$ ：权重位编号，B0 至 B3；
- t ：当前 SNN 离散时间步。

$K_{m,b}[t]$ 表示：

在时间步 t ，第 m 个 macro 的 36 路输入中，同时满足“输入脉冲为 1”并且“权重第 b 位为 1”的列数。

因此， $K_{m,b}$ 是当前时间步产生的位平面 popcount，不是历史膜电位，也不是溢出次数。

四个位平面的含义分别为：

$$K_{m,0}[t] = \sum_{j=0}^{35} (x_{m,j}[t] \wedge w_{m,j,0})$$

表示 B0/+1 位产生的有效事件数；

$$K_{m,1}[t] = \sum_{j=0}^{35} (x_{m,j}[t] \wedge w_{m,j,1})$$

表示 B1/+2 位产生的有效事件数；

$$K_{m,2}[t] = \sum_{j=0}^{35} (x_{m,j}[t] \wedge w_{m,j,2})$$

表示 B2/+4 位产生的有效事件数；

$$K_{m,3}[t] = \sum_{j=0}^{35} (x_{m,j}[t] \wedge w_{m,j,3})$$

表示 B3/MSB/−8 位产生的有效事件数。

每个位平面使用 6 bit 即可表示 popcount。

6.2 推荐实现方式

推荐把 36 列分为 6 组，每组 6 列：

$$K_{m,b} = \sum_{g=0}^5 K_{m,b,g}$$

其中：

$$K_{m,b,g} \in [0, 6]$$

组内使用 3-bit popcount，组间使用小型加法树或脉冲计数器。

这种结构比把 36 个同时到达的列事件直接连接到一个脉冲 OR 网络更可靠，因为简单 OR 无法区分同时到达的多个有效事件。

6.3 保留脉冲时间放大器时的要求

若仍使用脉冲时间放大器原理，必须明确输出编码为以下哪一种：

1. K_b 个离散标准脉冲；
2. 宽度与 K_b 成比例的单脉冲；
3. 延迟与 K_b 成比例的单边沿；
4. 电荷量与 K_b 成比例的模拟量。

本文默认 PMAC 最终输出 6-bit 计数值 K_b ，再由可编程延时电路完成位权时间编码。

7. 位权块细残余、逐 Macro 局部粗状态与派生全局偏移

7.1 状态组织

第 m 个 macro 不再保存一个合并后的有符号局部膜电位，而是由四个位权块分别保存自己的无符号残余计数：

$$A_{m,0}[t], \quad A_{m,1}[t], \quad A_{m,2}[t], \quad A_{m,3}[t]$$

其中：

- $A_{m,0}$ ：B0/+1 位权块残余计数；
- $A_{m,1}$ ：B1/+2 位权块残余计数；
- $A_{m,2}$ ：B2/+4 位权块残余计数；
- $A_{m,3}$ ：B3/MSB/−8 位权块残余计数。

四个位权定义为：

$$\beta_0 = +1, \quad \beta_1 = +2, \quad \beta_2 = +4, \quad \beta_3 = -8$$

另外，每个 macro 设置一个独立的有符号局部粗粒度膜电位寄存器：

$$C_m[t], \quad m \in [0, 15]$$

该寄存器保存已经从本 macro 四个位权块细残余计数中移出的“带位权满量程”。第 m 个 macro 的完整历史膜电位为：

$$U_m[t] = A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t] - 8A_{m,3}[t] + 64C_m[t]$$

因此，每个时间步需要原子保存的局部状态不是只有四个 $A_{m,b}$ ，而是：

$$\mathcal{S}_m[t] = \{A_{m,0}, A_{m,1}, A_{m,2}, A_{m,3}, C_m\}$$

全局粗偏移只由 16 个局部粗状态派生：

$$R_{\text{SUM}}[t] = \sum_{m=0}^{15} C_m[t]$$

R_{SUM} 可以是组合加法树输出或流水锁存值，但不得作为替代 16 个 C_m 的唯一权威历史状态，否则无法保持每个 macro 的局部膜电位归属。

7.2 位权块计数模量

每个位权块计数器采用相同的计数模量：

$$L_C$$

基准方案取 6-bit 无符号残余计数器：

$$A_{m,b} \in [0, 63]$$

因此：

$$L_C = 2^6 = 64$$

选择 64 的原因是：

- 每个位平面单个时间步的 popcount 满足 $K_{m,b} \in [0, 36]$ ；
- 6 bit 可以完整保存 0~63；
- 上一轮残余值最大为 63，加入本轮最大 36 后为 99；
- 因为 $99 < 2 \times 64$ ，每个位权块每时间步最多溢出一次；
- 溢出只需一个单比特 $\text{OVF}[m][b]$ 表示。

这里的 64 是“位权块事件计数模量”，不是最终膜电位模量。某个位权块一次溢出所代表的实际膜电位还需要乘以该块的有符号位权。

7.3 当前时间步的位平面事件

第 m 个 macro、第 b 个位权块在时间步 t 的新增事件数为：

$$K_{m,b}[t] = \sum_{j=0}^{35} (x_{m,j}[t] \wedge w_{m,j,b})$$

其中：

$$K_{m,b}[t] \in [0, 36]$$

$K_{m,b}$ 是当前时间步的新增计数， $A_{m,b}$ 是此前时间步留下的残余计数，两者不能混淆。

7.4 位权块累加与溢出

首先形成扩展位宽临时计数：

$$\hat{A}_{m,b}[t] = A_{m,b}[t-1] + K_{m,b}[t]$$

溢出事件为：

$$o_{m,b}[t] = \left\lfloor \frac{\hat{A}_{m,b}[t]}{L_C} \right\rfloor$$

基准配置下：

$$o_{m,b}[t] \in \{0, 1\}$$

位权块残余计数写回为：

$$A_{m,b}[t] = \hat{A}_{m,b}[t] - o_{m,b}[t]L_C$$

等价于：

$$A_{m,b}[t] = \hat{A}_{m,b}[t] \bmod 64$$

因此，溢出后只移除一个完整的 64 事件计数，超出 64 的剩余计数仍保存在本位权块中。

7.5 暂态局部粗膜电位寄存器更新

任一位权块溢出时，按照该位权块的有符号位权更新所属 macro 的局部粗状态：

$$C_m^*[t] = C_m[t-1] + \sum_{b=0}^3 \beta_b o_{m,b}[t]$$

具体规则为：

溢出位权块	位权 β_b	所属 C_m^* 的变化	被移出的实际膜电位
B0/LSB	+1	+1	+64
B1	+2	+2	+128
B2	+4	+4	+256
B3/MSB	-8	-8	-512

因此：

- 第 m 个 macro 的 B0/LSB 块溢出一次, $C_m^* \leftarrow C_m + 1$;
- B1 块溢出一次, $C_m^* \leftarrow C_m + 2$;
- B2 块溢出一次, $C_m^* \leftarrow C_m + 4$;
- B3/MSB 块溢出一次, $C_m^* \leftarrow C_m - 8$ 。

星号表示这是包含本轮溢出事件、但尚未根据发放结果提交的暂态局部码。全局比较必须使用：

$$R_{\text{SUM}}^*[t] = \sum_{m=0}^{15} C_m^*[t]$$

若未发放, 16 个 $C_m^*[t]$ 与 64 个细残余同时提交; 若发放, 则不提交暂态码, 并把全部局部状态同步清零。

C_m 和 R_{SUM} 的一个单位均代表：

$$L_C = 64$$

个膜电位单位, 因此寄存器中的有符号位权已经包含了 B0~B3 的 $+1, +2, +4, -8$ 关系。

7.6 LSB 溢出示例

假设第 m 个 macro 的 LSB/B0 块上一次残余计数为：

$$A_{m,0}[t-1] = 60$$

当前时间步：

$$K_{m,0}[t] = 7$$

则：

$$\hat{A}_{m,0}[t] = 60 + 7 = 67$$

发生一次溢出：

$$o_{m,0}[t] = 1$$

残余计数为：

$$A_{m,0}[t] = 67 - 64 = 3$$

所属 macro 的局部粗状态更新为：

$$C_m^*[t] = C_m[t-1] + 1$$

守恒关系为：

$$60 + 7 = 3 + 64 \times 1$$

因为 B0 位权为 $+1$, 被移出的实际膜电位为：

$$+1 \times 64 = +64$$

7.7 B1 和 B2 溢出示例

若 B1 块：

$$A_{m,1}[t-1] = 50, \quad K_{m,1}[t] = 20$$

则：

$$\hat{A}_{m,1} = 70$$

$$A_{m,1}[t] = 70 - 64 = 6$$

$$C_m^* \leftarrow C_m + 2$$

被移出的实际膜电位为：

$$2 \times 64 = 128$$

若 B2 块发生一次溢出，则：

$$C_m^* \leftarrow C_m + 4$$

对应：

$$4 \times 64 = 256$$

个正膜电位单位。

7.8 MSB 溢出示例

假设第 m 个 macro 的 B3/MSB 块：

$$A_{m,3}[t-1] = 62$$

当前时间步：

$$K_{m,3}[t] = 5$$

则：

$$\hat{A}_{m,3} = 62 + 5 = 67$$

残余计数为：

$$A_{m,3}[t] = 67 - 64 = 3$$

由于 MSB 位权为 -8 ，所属 macro 的局部粗状态必须更新为：

$$C_m^*[t] = C_m[t-1] - 8$$

本次溢出从本地 B3 块中移出的实际膜电位为：

$$-8 \times 64 = -512$$

守恒关系为：

$$-8 \times 67 = -8 \times 3 + 64 \times (-8)$$

即：

$$-536 = -24 - 512$$

7.9 同一时间步多个块溢出

如果同一时间步发生：

- macro 0 的 B0 溢出一次；
- macro 3 的 B1 溢出一次；
- macro 8 的 B2 溢出一次；
- macro 12 的 B3 溢出一次；

则四个所属 macro 的局部粗状态分别更新为：

$$\Delta C_0 = +1, \quad \Delta C_3 = +2, \quad \Delta C_8 = +4, \quad \Delta C_{12} = -8$$

派生的全局粗偏移增量为：

$$\Delta R_{\text{SUM}} = 1 + 2 + 4 - 8 = -1$$

所以：

$$R_{\text{SUM}}^*[t] = R_{\text{SUM}}[t-1] - 1$$

对应的净历史膜电位为：

$$64 \times (-1) = -64$$

多个溢出事件不能用简单 OR 合并。每个 macro 必须先独立更新自己的 C_m ，然后再对 16 个 C_m^* 或 16 个局部增量进行有符号求和。即使不同 macro 的贡献在全局上抵消，各自的局部粗状态也必须保留。

7.10 完整膜电位表示

第 m 个 macro 的完整局部膜电位为：

$$U_m[t] = A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t] - 8A_{m,3}[t] + 64C_m^*[t]$$

16 个 macro 的所有位权块细残余膜电位为：

$$U_{\text{RES}}[t] = \sum_{m=0}^{15} (A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t] - 8A_{m,3}[t])$$

计入 16 个暂态局部粗状态后，完整候选膜电位为：

$$U_{\text{pre}}[t] = U_{\text{RES}}[t] + L_C R_{\text{SUM}}^*[t]$$

即：

$$U_{\text{pre}}[t] = \sum_{m=0}^{15} \sum_{b=0}^3 \beta_b A_{m,b}[t] + 64 \sum_{m=0}^{15} C_m^*[t]$$

位权块回卷前后满足严格守恒：

$$\sum_{m,b} \beta_b \hat{A}_{m,b}[t] + 64 \sum_{m=0}^{15} C_m[t-1] = \sum_{m,b} \beta_b A_{m,b}[t] + 64 \sum_{m=0}^{15} C_m^*[t]$$

更强的逐 macro 守恒关系为：

$$\boxed{\sum_b \beta_b \hat{A}_{m,b}[t] + 64 C_m[t-1] = \sum_b \beta_b A_{m,b}[t] + 64 C_m^*[t]}$$

若本轮未发放，则对所有 macro 提交：

$$C_m[t] = C_m^*[t], \quad \forall m$$

此时每个 macro 的局部历史膜电位和全局候选膜电位均保持不变。若本轮发放，则所有位权块细残余状态与 16 个 C_m 同步清零。

7.11 双延时支路控制量

完成本轮位权块累加和回卷后，第 m 个 macro 的正延时控制量为：

$$\boxed{D_{P,m}[t] = A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t]}$$

负延时控制量为：

$$\boxed{D_{N,m}[t] = 8A_{m,3}[t]}$$

因此：

$$D_{P,m}[t] - D_{N,m}[t] = A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t] - 8A_{m,3}[t]$$

它只表示第 m 个 macro 当前保留的位权块残余膜电位。

每个 macro 的粗历史项 $64C_m$ 不复制到该 macro 的 PTDL/NTDL，而是在顶层先形成 $64R_{\text{SUM}} = 64 \sum_m C_m$ ，再由全局比较器参考端统一补回。这样既保留局部归属，又避免粗状态进入长延时链。

7.12 状态存储建议

每个 macro 需要保存四个 6-bit 无符号残余计数器：

$$A_{m,0}, A_{m,1}, A_{m,2}, A_{m,3}$$

16 个 macro 共计：

$$16 \times 4 \times 6 = 384$$

个状态 bit。

这些高频工作状态推荐使用 CMOS 寄存器、小型 SRAM 或本地计数器实现。MRAM 可用于低频非易失检查点。

另外，每个 macro 保存一个有符号 C_m 。16 个 C_m 是局部膜电位状态的组成部分，应使用 CMOS 寄存器、小型 SRAM 或分层数字计数器实现。顶层通过有符号加法树形成 $R_{\text{SUM}} = \sum_m C_m$ ，再通过参考 CDAC 或固定

电荷抽取/注入网络产生比较器参考偏移。

7.13 每时间步局部膜电位持久化

本增强版要求每个时间步结束后均能恢复每个 macro 自己的完整局部膜电位。因此，权威状态必须保持为 16 组相互独立的：

$$\mathcal{S}_m[t] = \{A_{m,0}[t], A_{m,1}[t], A_{m,2}[t], A_{m,3}[t], C_m[t]\}$$

任意时刻都应满足：

$$U_m[t] = \sum_{b=0}^3 \beta_b A_{m,b}[t] + 64C_m[t]$$

顶层可以锁存派生值：

$$U_{\text{LOCAL},m}[t] = U_m[t]$$

用于调试、检查点、片外读回或下一层控制，但不应同时把 $U_{\text{LOCAL},m}$ 和 $\{A_{m,b}, C_m\}$ 都作为可独立写入的权威状态，以免两套状态不一致。推荐以 $\{A_{m,b}, C_m\}$ 为权威编码， $U_{\text{LOCAL},m}$ 只作为只读派生或同事务锁存值。

7.14 跨 macro 正负抵消场景

假设 macro p 每个时间步持续累加正电位，macro n 每个时间步持续累加等幅负电位：

$$U_p[t] = U_p[t-1] + s$$

$$U_n[t] = U_n[t-1] - s$$

则全局膜电位可能始终满足：

$$U_p[t] + U_n[t] = 0$$

因而不会触发全局阈值，但两个局部膜电位分别向正、负方向增长。此时禁止仅保存：

$$R_{\text{SUM}} = C_p + C_n$$

因为 R_{SUM} 可能为零，无法恢复 U_p 和 U_n 。必须分别保存 C_p 与 C_n ，并对所有 16 个 macro 采用相同原则。

该场景说明：全局抵消只能降低全局比较量，不能降低逐 macro 状态存储的动态范围。

7.15 逐 macro 精确状态重编码

为了消除同一个 macro 内 B0/B1/B2 正细残余与 B3 负细残余形成的无效共模状态，可以对每个 macro 独立执行精确重编码，但禁止在 macro 之间搬移膜电位。

首先根据权威状态计算：

$$U_m = A_{m,0} + 2A_{m,1} + 4A_{m,2} - 8A_{m,3} + 64C_m$$

然后执行二进制规范化：

$$q_m = \left\lfloor \frac{U_m}{64} \right\rfloor$$

$$r_m = U_m - 64q_m, \quad r_m \in [0, 63]$$

重编码后的状态为：

$$C_m \leftarrow q_m$$

$$A_{m,0} \leftarrow r_m, \quad A_{m,1} \leftarrow 0, \quad A_{m,2} \leftarrow 0, \quad A_{m,3} \leftarrow 0$$

它严格保持：

$$64q_m + r_m = U_m$$

因此不会丢失该 macro 的局部膜电位。重编码只改变内部表示，不等价于神经元发放或复位。推荐在 `LOCAL_REBASE_REQ[m]` 有效且本轮未发放时，与该 macro 的状态提交原子完成。

逐 macro 重编码可以降低细残余共模、TDL 活动和一级溢出频率，但无法阻止持续正局部电位与持续负局部电位分别增长。长期动态范围仍由 C_m 的位宽或神经元泄漏/钳位规则决定。

7.16 无限静默时间的可实现性边界

若要求：

1. 每个 macro 的局部膜电位必须精确保留；
2. 不允许局部泄漏、钳位或复位；
3. 不预先规定最大无发放时间；

则正负 macro 可以在全局完全抵消的同时分别无界增长。任何有限位宽寄存器最终都会溢出，因此不存在有限硬件上的无限时间精确实现。

设计必须至少选择以下一种约束：

- 规定最大静默时间 $T_{\text{silent,max}}$ ，据此配置每个 C_m 的位宽；
- 为每个 C_m 增加高位扩展或向 SRAM/MRAM 溢出保存；
- 在训练模型和硬件中同时加入逐 macro 泄漏；
- 对每个局部膜电位设置独立的正、负钳位范围；
- 允许超范围时产生可见异常并停止提交，禁止静默回绕。

7.17 可选逐 macro 泄漏与钳位

若系统无法规定有限的 $T_{\text{silent,max}}$ ，推荐把神经元模型明确改为硬件有界的逐 macro LIF 状态。时间步开始时，对每个已保存局部膜电位执行向零泄漏：

$$U_m^{\text{leak}}[t-1] = \text{sign}(U_m[t-1]) \max(|U_m[t-1]| - \lambda_m, 0)$$

再加入当前时间步突触增量：

$$U_m^*[t] = U_m^{\text{leak}}[t-1] + S_m[t]$$

若本轮未发生全局发放，则可选执行局部钳位：

$$U_m^{\text{commit}}[t] = \text{clip}(U_m^*[t], U_{m,\min}, U_{m,\max})$$

随后使用第 7.15 节的 q_m, r_m 方法重新编码并提交。泄漏和钳位必须逐 macro 执行，不能只作用于全局和，否则正负局部状态仍可能分别无界增长。

该模式会改变纯 IF 数学模型，必须在训练、量化、软件黄金模型和 RTL 中使用完全一致的 $\lambda_m, U_{m,\min}, U_{m,\max}$ 。若要求保持原始纯 IF 行为，则禁用该模式，并使用足够位宽或高位扩展存储。

8. 正延时支路

8.1 功能

正延时支路负责：

$$D_{P,m} = A_{m,0} + 2A_{m,1} + 4A_{m,2}$$

它由以下三个位权块残余计数组成：

1. B0 残余计数的 +1 位权延时；
2. B1 残余计数的 +2 位权延时；
3. B2 残余计数的 +4 位权延时。

8.2 延时关系

令一个膜电位/权重单位对应基础延时：

$$\tau_u$$

则：

$$T_{P,m} = T_{CM,P} + \tau_u A_{m,0} + 2\tau_u A_{m,1} + 4\tau_u A_{m,2}$$

其中 $T_{CM,P}$ 是正支路的固定公共延时。

8.3 延时结构

建议采用整数个基础延时单元复制实现位权：

- B0：1 个单位延时；
- B1：2 个单位延时；
- B2：4 个单位延时。

三个位权支路可以：

1. 串联形成总延时；
2. 先数字相加为 D_P ，再控制一个统一的可编程延时发生器；
3. 使用粗细两级延时编码器。

基准方案推荐先获得数字控制量 D_P ，再使用一套统一延时发生器。这样可以降低三个独立 TDL 的比例失配。

9. MSB 负延时支路

9.1 功能

负延时支路只处理：

1. B3/MSB 位权块的残余计数；
2. 每个残余事件对应的 8 倍负位权延时。

负延时控制量为：

$$D_{N,m} = 8A_{m,3}$$

9.2 延时关系

$$T_{N,m} = T_{CM,N} + 8\tau_u A_{m,3}$$

9.3 MSB 单位延时实现

MSB 的一个 popcount 单位必须对应：

$$8\tau_u$$

推荐使用 8 个相同基础延时单元复制，而不是单纯通过晶体管尺寸或电流比例产生 8 倍延时。这样能提高 1:2:4:8 位权的一致性。

9.4 负支路位权容量

负延时支路的权重位平面控制量为：

$$D_{N,\text{syn}} = 8K_3$$

每个有效 MSB 残余事件对应 8 个基础延时单位。负支路控制量为：

$$D_N = 8A_{m,3}$$

10. 双延时匹配

10.1 固定延时必须匹配

由于正支路包含 B0/B1/B2 三个位权，而负支路只包含 B3/MSB，两个物理结构并不对称。

必须保证：

$$T_{CM,P} \approx T_{CM,N}$$

否则在所有控制量为 0 时也会输出非零 XOR 脉宽。

10.2 推荐匹配方式

- 两条支路使用同一类型的基础延时单元；
- 两条支路从同一个参考边沿缓冲器分叉；
- 正支路增加与负支路对应的 dummy 级；
- 负支路增加与正支路译码/多路选择相同的 dummy 负载；
- 使用镜像或 common-centroid 版图；

- 对两条支路使用相同电源和局部去耦；
- 设置可编程零点补偿码 P_OFFSET_TRIM 和 N_OFFSET_TRIM ；
- 上电时执行 $D_P = D_N = 0$ 的零点校准。

10.3 差分时间

校准后：

$$\Delta T_m = T_{P,m} - T_{N,m}$$

$$\Delta T_m \approx \tau_u (D_{P,m} - D_{N,m})$$

$$\boxed{\Delta T_m = \tau_u U_{RES,m}[t]}$$

其中：

$$U_{RES,m}[t] = A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t] - 8A_{m,3}[t]$$

11. XOR 绝对值与符号检测

11.1 XOR 绝对值脉宽

PTDL 和 NTDL 输出初始均为 0，并分别在其延时完成后产生上升沿。

- 第一条支路到达时，XOR 从 0 变为 1；
- 第二条支路到达时，XOR 从 1 恢复为 0。

所以 XOR 脉宽为：

$$T_{ABS,m} = |T_{P,m} - T_{N,m}|$$

$$\boxed{T_{ABS,m} = \tau_u |U_{RES,m}[t]|}$$

11.2 符号判断

延时控制值越大，输出边沿越晚。

因此：

- 若 N 路先到、P 路后到，则 $D_P > D_N$ ，局部结果为正；
- 若 P 路先到、N 路后到，则 $D_P < D_N$ ，局部结果为负；
- 若两路同时到达，则局部结果为 0。

定义：

$$SIGN_m = \begin{cases} 0, & U_{RES,m}[t] \geq 0 \\ 1, & U_{RES,m}[t] < 0 \end{cases}$$

边沿先后检测器可以使用：

- SR 锁存器；
- 互锁仲裁器；

- bang-bang 相位检测器；
- 双 D 触发器相位检测结构。

11.3 零点死区

由于两路延时存在随机抖动和残余偏移，应设置：

$$T_{DB}$$

若：

$$|T_P - T_N| < T_{DB}$$

则输出：

- ZERO=1；
- ABS_PULSE=0；
- 不启动局部电荷积分；
- SIGN 设置为默认正或无效。

死区应小于一个有效膜电位 LSB，同时大于校准后的零点噪声范围。

12. 运算示例

12.1 单个正权重

输入：

$$x = 1, \quad w = +5 = 0101_2$$

则：

$$K_0 = 1, \quad K_1 = 0, \quad K_2 = 1, \quad K_3 = 0$$

$$D_P = 1 + 4 = 5$$

$$D_N = 0$$

因此：

$$\Delta T = 5\tau_u$$

N 路先到，P 路后到，输出正符号，XOR 脉宽为 $5\tau_u$ 。

12.2 单个负权重

输入：

$$x = 1, \quad w = -3 = 1101_2$$

则：

$$K_0 = 1, \quad K_1 = 0, \quad K_2 = 1, \quad K_3 = 1$$

$$D_P = 1 + 4 = 5$$

$$D_N = 8$$

所以：

$$\Delta T = (5 - 8)\tau_u = -3\tau_u$$

P 路先到，N 路后到，输出负符号，XOR 脉宽为 $3\tau_u$ 。

12.3 36 路中的混合权重示例

假设只有 4 路输入为 1，对应权重为：

$$w = [+5, -3, +7, -8]$$

编码分别为：

$$[0101, 1101, 0111, 1000]$$

得到：

$$K_0 = 3$$

$$K_1 = 1$$

$$K_2 = 3$$

$$K_3 = 2$$

正延时量：

$$D_P = 3 + 2 \times 1 + 4 \times 3 = 17$$

负延时量：

$$D_N = 8 \times 2 = 16$$

因此：

$$S = 17 - 16 = 1$$

与直接计算一致：

$$5 - 3 + 7 - 8 = 1$$

12.4 加入历史位权块残余状态

假设上一时间步第 m 个 macro 保存：

$$A_{m,0} = 10, \quad A_{m,1} = 4, \quad A_{m,2} = 3, \quad A_{m,3} = 2$$

其历史残余膜电位为：

$$U_{\text{RES},m}[t-1] = 10 + 2 \times 4 + 4 \times 3 - 8 \times 2 = 14$$

若当前时间步的 popcount 为：

$$K_{m,0} = 3, \quad K_{m,1} = 1, \quad K_{m,2} = 3, \quad K_{m,3} = 2$$

且四个位权块均未达到 64，则新残余计数为：

$$A_{m,0}[t] = 13$$

$$A_{m,1}[t] = 5$$

$$A_{m,2}[t] = 6$$

$$A_{m,3}[t] = 4$$

正、负延时控制量为：

$$D_{P,m} = 13 + 2 \times 5 + 4 \times 6 = 47$$

$$D_{N,m} = 8 \times 4 = 32$$

因此：

$$U_{\text{RES},m}[t] = 47 - 32 = 15$$

XOR 输出脉宽为：

$$T_{\text{ABS},m} = 15\tau_u$$

符号检测器输出正号。

如果某个位权块发生溢出，则先回卷该块细残余计数，并按 $+1, +2, +4, -8$ 更新所属 macro 的暂态 C_m^* 。顶层随后形成 $R_{\text{SUM}}^* = \sum_m C_m^*$ ，再进行本轮双延时与阈值比较。

13. 脉宽到有符号电荷

13.1 绝对值电荷

在 XOR 脉冲有效期间，恒流源 I_Q 对局部电容 C_M 积分：

$$Q_{\text{ABS},m} = I_Q T_{\text{ABS},m}$$

因此：

$$Q_{\text{ABS},m} = I_Q \tau_u |U_{\text{RES},m}[t]|$$

13.2 符号编码

可以采用积分后极板换向或积分时电流转向：

- 正结果：向全局差分正方向注入电荷；
- 负结果：向全局差分负方向注入电荷；
- 零结果：不注入差分电荷。

最终局部有符号电荷为：

$$Q_m = I_Q \tau_u U_{\text{RES},m}[t]$$

14. 16-Macro 电荷共享与动态阈值

14.1 残余膜电位求和

16 个 macro 的残余膜电位和为：

$$U_{\text{RES}}[t] = \sum_{m=0}^{15} U_{\text{RES},m}[t]$$

展开为：

$$U_{\text{RES}}[t] = \sum_{m=0}^{15} (A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t] - 8A_{m,3}[t])$$

总有符号电荷为：

$$Q_{\text{SUM}} = I_Q \tau_u U_{\text{RES}}[t]$$

若 16 个局部电容均为 C_M ，全局寄生为 C_P ，定义：

$$\alpha = \frac{I_Q \tau_u}{16C_M + C_P}$$

则共享节点电压为：

$$V_{\text{SUM}}[t] = \alpha U_{\text{RES}}[t]$$

14.2 暂态全局阈值偏移

首先根据每个 macro 自己的四个位权块溢出事件计算 16 个暂态局部粗状态：

$$C_m^*[t] = C_m[t-1] + o_{m,0}[t] + 2o_{m,1}[t] + 4o_{m,2}[t] - 8o_{m,3}[t]$$

再形成派生的暂态全局粗和：

$$R_{\text{SUM}}^*[t] = \sum_{m=0}^{15} C_m^*[t]$$

完整候选膜电位为：

$$U_{\text{pre}}[t] = U_{\text{RES}}[t] + L_C R_{\text{SUM}}^*[t]$$

基准配置 $L_C = 64$ 时：

$$U_{\text{pre}}[t] = U_{\text{RES}}[t] + 64 R_{\text{SUM}}^*[t]$$

14.3 有效参考电压

无偏移时，数字发放阈值 Θ 对应：

$$V_{\text{TH}} = \alpha \Theta$$

有效比较器参考电压为：

$$V_{\text{REF,eff}}[t] = \alpha (\Theta - L_C R_{\text{SUM}}^*[t])$$

因此：

$$V_{\text{SUM}}[t] \geq V_{\text{REF,eff}}[t]$$

与：

$$U_{\text{pre}}[t] \geq \Theta$$

严格等价。

14.4 粗状态码单位与参考电压步长

R_{SUM} 的一个单位对应：

$$L_C = 64$$

个膜电位单位，所以单位寄存器变化对应的参考电压步长为：

$$\Delta V_{\text{OFF},1} = \alpha L_C = 64\alpha$$

具体而言：

位权块溢出	ΔR_{SUM}	有效参考电压变化
B0/LSB	+1	-64α
B1	+2	-128α
B2	+4	-256α
B3/MSB	-8	$+512\alpha$

正位权块溢出表示已经从本地残余状态中移出正膜电位，因此阈值应降低；MSB 溢出表示移出了负膜电位，因此阈值应升高。

14.5 参考电容实现

若参考电容为 C_{REF} ，一个粗状态码单位对应固定电荷：

$$Q_{\text{OFF},1} = C_{\text{REF}} \alpha L_C$$

各位权块溢出的参考电荷量为：

$$Q_{\text{B0}} = Q_{\text{OFF},1}$$

$$Q_{\text{B1}} = 2Q_{\text{OFF},1}$$

$$Q_{\text{B2}} = 4Q_{\text{OFF},1}$$

$$Q_{\text{B3}} = 8Q_{\text{OFF},1}$$

其中 B0、B1、B2 控制参考电容抽取电荷，B3/MSB 控制反方向注入电荷。

长期状态必须由 16 个数字 C_m 分别保存。 R_{SUM} 只作为它们的派生求和值锁存，并驱动参考 CDAC 或固定电荷网络，避免仅依赖浮置电容保存状态，也避免丢失局部膜电位归属。

14.6 全局粗判决与有限窗口 CDAC

即使不同 macro 的局部粗状态分别很大， R_{SUM} 仍可能因正负抵消而很小。全局比较必须使用足够位宽的有符号加法树形成精确 R_{SUM}^* ，中间节点不得截断。

16 个 macro 的细残余范围为：

$$U_{\text{RES}} \in [-8064, 7056]$$

因此可以在驱动 CDAC 前进行数字粗判决：

$$64R_{\text{SUM}}^* + 7056 < \Theta \Rightarrow \text{COARSE_NO_SPIKE} = 1$$

$$64R_{\text{SUM}}^* - 8064 \geq \Theta \Rightarrow \text{COARSE_FORCE_SPIKE} = 1$$

只有两者均不成立时才需要启用残余时间域求和和参考 CDAC。该窗口化方法使 CDAC 只覆盖可能改变判决的有限粗码范围，而 16 个 C_m 可以使用更宽的纯数字状态存储。

15. 发放判决与状态提交

15.1 发放判决

$$y[t] = \begin{cases} 1, & U_{\text{pre}}[t] \geq \Theta \\ 0, & U_{\text{pre}}[t] < \Theta \end{cases}$$

等价的电压域判决为：

$$y[t] = 1 (V_{\text{SUM}}[t] \geq V_{\text{REF,eff}}[t])$$

15.2 未发放时提交

当：

$$y[t] = 0$$

提交本轮 64 个位权块的细残余计数：

$$A_{m,b}^{\text{state}}[t] \leftarrow A_{m,b}[t]$$

并分别提交 16 个暂态局部粗状态：

$$\boxed{C_m[t] \leftarrow C_m^*[t], \quad \forall m}$$

提交完成后重新形成或锁存：

$$R_{\text{SUM}}[t] = \sum_{m=0}^{15} C_m[t]$$

若某个 macro 请求精确重编码，则该 macro 提交 q_m, r_m 形式的规范状态；其他 macro 仍提交普通候选状态。任何重编码都不得改变对应的 $U_m[t]$ 。

15.3 发放后清零

当：

$$y[t] = 1$$

同步执行：

$$A_{m,b}[t] = 0, \quad \forall m \in [0, 15], b \in [0, 3]$$

$$C_m[t] = 0, \quad \forall m$$

并使派生值：

$$R_{\text{SUM}}[t] = 0$$

$$V_{\text{REF,eff}}[t] = V_{\text{TH}}$$

因此发放后：

$$U[t] = 0$$

15.4 状态更新总式

定义第 m 个 macro 的普通候选完整膜电位：

$$U_m^*[t] = \sum_b \beta_b A_{m,b}[t] + 64C_m^*[t]$$

若 $z_m[t] = \text{LOCAL_REBASE_REQ}[m]$ 且本轮未发放，则：

$$q_m[t] = \left\lfloor \frac{U_m^*[t]}{64} \right\rfloor, \quad r_m[t] = U_m^*[t] - 64q_m[t]$$

局部粗状态总式为：

$$C_m[t] = \begin{cases} 0, & y[t] = 1 \\ q_m[t], & y[t] = 0 \wedge z_m[t] = 1 \\ C_m^*[t], & y[t] = 0 \wedge z_m[t] = 0 \end{cases}$$

细残余状态总式扩展为：

$$A_{m,b}^{\text{state}}[t] = \begin{cases} 0, & y[t] = 1 \\ r_m[t], & y[t] = 0 \wedge z_m[t] = 1 \wedge b = 0 \\ 0, & y[t] = 0 \wedge z_m[t] = 1 \wedge b \neq 0 \\ A_{m,b}[t], & y[t] = 0 \wedge z_m[t] = 0 \end{cases}$$

派生全局粗和始终满足：

$$R_{\text{SUM}}[t] = \sum_m C_m[t]$$

15.5 原子提交要求

64 个位权块细残余状态和 16 个 C_m 属于同一个神经元状态事务：

- 未发放时必须同时提交全部 $\{A_{m,b}, C_m\}$ ；
- 发放时必须同步清零全部 $\{A_{m,b}, C_m\}$ ；
- 若任一 C_m 更新失败，则不能只提交该 macro 的细残余；
- 若任一位置块状态写入失败，则不能只提交对应的 C_m ；
- R_{SUM} 只能在 16 个 C_m 提交成功后重算或锁存；
- 局部重编码、普通提交和全局清零的优先级必须为 **GLOBAL_CLEAR > LOCAL_REBASE > NORMAL_COMMIT**；
- 下一时间步只能在 STATE_UPDATE_DONE 有效后启动。

16. 工作时序

阶段	名称	操作
Φ_0	复位/预充电	清零临时计数；TDL 回到初始状态；局部电容复位；断开共享开关
Φ_1	状态读取	对每个 macro 读取四个位权块细残余 $A_{m,0}$ 至 $A_{m,3}$ 和独立局部粗状态 $C_m[t-1]$
Φ_{1A}	可选局部泄漏	若启用 LIF 模式，恢复 $U_m[t-1]$ 、执行向零泄漏并逐 macro 重新编码
Φ_2	权重读取	读取单份 B0/B1/B2/B3 MRAM 位平面；输入 0 列关闭
Φ_3	Popcount	获得 K_0, K_1, K_2, K_3
Φ_4	块计数累加	形成 $\hat{A}_{m,b} = A_{m,b}[t-1] + K_{m,b}[t]$
Φ_5	块溢出与回卷	检测 64 个位权块溢出，形成 $o_{m,b}$ 和残余 $A_{m,b}[t]$
Φ_6	局部粗状态更新	每个 macro 形成 $\Delta C_m = o_{m,0} + 2o_{m,1} + 4o_{m,2} - 8o_{m,3}$ 和 $C_m^* = C_m + \Delta C_m$
Φ_{6A}	全局粗和	使用全位宽有符号加法树形成 $R_{\text{SUM}}^* = \sum_m C_m^*$
Φ_7	延时控制装载	形成 $D_P = A_{m,0} + 2A_{m,1} + 4A_{m,2}$ 和 $D_N = 8A_{m,3}$
Φ_8	双延时/XOR	产生残余绝对值脉宽并锁存符号
Φ_9	局部电荷积分	根据残余脉宽和符号产生有符号局部电荷
Φ_{10}	电荷共享	16 个局部电容连接到全局差分总线
Φ_{11}	粗判决/动态阈值	先依据 R_{SUM}^* 做粗判决；仅在不确定窗口内生成有效参考电压
Φ_{12}	阈值比较	产生 SPIKE_OUT
Φ_{13A}	未发放普通提交	原子提交 64 个细残余和 16 个 $C_m^*[t]$

阶段	名称	操作
Φ_{13R}	未发放局部重编码	对请求重编码的 macro 原子提交 q_m, r_m ，其他 macro 正常提交
Φ_{13B}	发放清零	同步清零 64 个细残余、16 个 C_m 和派生参考偏移

必须保证：

- 双延时输出稳定后才能启动 XOR 积分；
- 符号稳定后才能选择电荷方向；
- 局部积分完成后才能接入全局共享总线；
- 每个 macro 的位权块回卷和 $C_m^*[t]$ 必须由该 macro 的同一组 $o_{m,b}[t]$ 产生；
- 64 个溢出事件不能简单 OR，必须按 $+1, +2, +4, -8$ 带权求和；
- 本轮比较必须使用包含本轮全部局部更新的 $R_{\text{SUM}}^*[t] = \sum_m C_m^*[t]$ ；
- 发放清零优先级高于未发放状态提交；
- 局部重编码只能在未发放时执行，且必须保持对应 U_m 不变；
- 64 个细残余状态和 16 个局部粗状态必须原子提交；
- **STATE_UPDATE_BUSY=1** 时禁止启动下一时间步；
- 只有 **STATE_UPDATE_DONE=1** 后，状态更新事务才算完成。

17. 动态范围与位宽

17.1 位平面 Popcount

$$K_b \in [0, 36]$$

所以每个 K_b 至少需要 6 bit。

17.2 位权块临时计数范围

$$\hat{A}_{m,b} \in [0, 99]$$

所以每个位权块临时加法器至少需要 7 bit。

17.3 位权块残余范围

$$A_{m,b} \in [0, 63]$$

每个位权块状态使用 6 bit。

17.4 正延时控制范围

$$D_{P,m,\max} = 63(1 + 2 + 4) = 441$$

至少需要 9 bit 无符号表示。

17.5 负延时控制范围

$$D_{N,m,\max} = 8 \times 63 = 504$$

至少需要 9 bit 无符号表示。

17.6 Macro 残余有符号结果

$$U_{\text{RES},m} \in [-504, 441]$$

至少需要 10-bit 二进制补码表示。

17.7 单时间步局部与全局粗状态增量

每个 macro 最多有四个位权块各溢出一次，所以单个 macro 的局部粗状态增量为：

$$\Delta C_m \in [-8, 7]$$

每个 ΔC_m 至少需要 4-bit 二进制补码表示。16 个 macro 求和后：

$$\Delta R_{\text{SUM}} \in [-128, 112]$$

其中：

$$-128 = 16 \times (-8)$$

$$112 = 16 \times (1 + 2 + 4)$$

本轮全局增量加法树至少需要 9-bit 二进制补码表示，但 16 个长期 C_m 的求和树必须依据 C_m 的实际存储位宽扩展，不能只保留 9 bit。

17.8 每个局部粗状态的累计位宽

若最多允许连续 $T_{\text{silent,max}}$ 个时间步不发放，则单个 macro 的保守范围为：

$$C_m \in [-8T_{\text{silent,max}}, 7T_{\text{silent,max}}]$$

不含额外保护位时，局部粗状态最低位宽应满足：

$$B_C \geq 1 + \lceil \log_2 (8T_{\text{silent,max}}) \rceil$$

推荐再增加至少一个保护位：

$$B_C \geq 2 + \lceil \log_2 (8T_{\text{silent,max}}) \rceil$$

例如 $T_{\text{silent,max}} = 1024$ 时，精确覆盖最坏范围至少需要 14 bit，推荐每个 C_m 使用 15 bit。

每个 C_m 的更新加法器应先使用 $B_C + 1$ bit 形成：

$$\hat{C}_m = \text{sext}(C_m) + \text{sext}(\Delta C_m)$$

完成正向/负向溢出检查后才允许写回低 B_C bit。检测到溢出时禁止普通状态提交，并置位 sticky `C_OVERFLOW[m]`。

17.9 全局粗和与状态存储开销

16 个 B_C -bit 有符号 C_m 求和时，顶层加法树输出建议使用：

$$B_{\text{SUM}} \geq B_C + 4$$

并额外保留一位内部保护位用于溢出检测。长期状态总开销为：

$$16 \times (4 \times 6 + B_C) = 384 + 16B_C$$

若 $B_C = 15$ ，则完整局部状态共需：

$$384 + 16 \times 15 = 624 \text{ bit}$$

这些状态必须配置：

- 每个 C_m 独立的正向上溢和负向下溢检测；
- 顶层 R_{SUM} 加法树溢出检测；
- 参考 CDAC 范围检测；
- 超范围异常处理；
- 发放同步清零；
- 可选的局部高位状态向 SRAM/MRAM 检查点溢出机制。

禁止利用不同 macro 的正负抵消来缩短 C_m 的存储位宽，因为全局和有界不代表各局部状态有界。

17.10 可选分层局部粗状态

当片上高速寄存器不适合直接实现较宽 C_m 时，可将每个局部粗状态拆分为：

$$C_m = 2^{B_L} C_{m,\text{HI}} + C_{m,\text{LO}}$$

其中 $C_{m,\text{LO}}$ 保存高频更新的低位， $C_{m,\text{HI}}$ 保存低频变化的有符号高位。低位进位或借位必须原子更新同一 macro 的高位，高位可保存在小型 SRAM，或周期性检查点到 MRAM。

分层只是物理存储优化，逻辑上仍是一个精确的 C_m 。不得将 16 个 macro 的高位合并为单个全局高位，因为这同样会丢失局部状态归属。

18. 粗细两级延时优化

如果直接使用：

$$T = \tau_u D$$

最大延时会随膜电位增长。

推荐把两路延时控制量分别写为：

$$D_P = 16Q_P + R_P$$

$$D_N = 16Q_N + R_N$$

其中：

$$R_P, R_N \in [0, 15]$$

实现方式：

- 粗延时: Q 个 $16\tau_u$ 周期;
- 细延时: 16-tap 单位延时链;
- 正负两路使用结构相同的粗细编码器;
- 粗计数器共享校准时钟;
- 细延时链使用镜像版图。

这样可以避免铺设数百个串联延时单元, 并提高延时范围可扩展性。

19. 功耗控制

19.1 MRAM 读取门控

- 输入为 0 时, 在列级关闭对应四个位平面的有效读取;
- 6 列输入组全 0 时, 关闭该组感放与 popcount;
- 某个位平面在当前行全 0 时, 允许关闭其读出和后级加权逻辑;
- B3/MSB 残余计数 $A_{m,3} = 0$ 时, 负支路只传播匹配基准边沿;
- 读取门控不能改变两条延时支路的固定延时匹配关系。

19.2 状态与计算模块门控

- TDL 空闲时关闭动态翻转;
- 四个位权块残余计数使用低写能耗寄存器或小型 SRAM;
- MRAM 状态检查点按需触发;
- XOR、符号检测器和积分器仅在双路边沿有效窗口内开启;
- 电荷共享和阈值比较完成后, 及时关闭模拟偏置电流。

19.3 数据相关功耗

补码负小权重具有较高的“1”位密度。例如:

$$-1 = 1111_2$$

因此 -1 会同时激活正支路的 $+7$ 延时和负支路的 -8 延时, 最后只留下一个单位的时间差。这会产生较大的共模延时与能量。

因此, 功耗必须使用训练后真实权重分布、输入 spike rate、位权块残余计数分布和 P/N 共模延时进行联合评估。

20. 设计特性

20.1 双延时 XOR 有符号计算

架构通过:

$$\Delta T = T_P - T_N$$

执行有符号相减, XOR 输出绝对值, 不需要把最终局部结果先转换成完整数字码后再生成脉宽。

20.2 单份二进制补码权重阵列

每个权重由 B3、B2、B1、B0 四个 MRAM bit 构成，权重读取结果直接按照 $-8, +4, +2, +1$ 进入两条延时支路。

20.3 MSB 负延时支路

负延时支路只处理 B3/MSB 位权块残余计数和 8 倍位权延时。

20.4 数学完全精确

对标准 INT4：

$$w = -8w_3 + 4w_2 + 2w_1 + w_0$$

不是近似编码，不引入权重计算误差。

20.5 位权块残余联合编码

B0、B1、B2 残余计数进入正支路，B3/MSB 残余计数进入负支路，并保持：

$$D_{P,m} - D_{N,m} = A_{m,0} + 2A_{m,1} + 4A_{m,2} - 8A_{m,3}$$

20.6 无需高分辨率 ADC

最终可以使用 XOR 脉宽、电荷积分和阈值比较器直接完成 SNN 发放。

20.7 逐时间步局部膜电位可恢复

每个 macro 的完整局部膜电位由：

$$U_m = \sum_b \beta_b A_{m,b} + 64C_m$$

无损编码。即使不同 macro 在全局求和中相互抵消，也可以在任意时间步分别恢复所有 16 个 U_m ，支持局部状态观测、检查点和后续控制。

21. 设计限制与风险

21.1 补码负小权重的共模延时

例如：

$$-1 = +7 - 8$$

真实结果仅为 -1 ，但两路必须分别编码 7 和 8。若负小权重较多：

- 两路延时都较长；
- XOR 脉宽很短；
- 能量与最终结果幅值不成比例；
- P/N 增益误差会放大为小差值误差。

21.2 正负支路结构不对称

正支路处理 1/2/4 三个位权，负支路处理 8 位权。固定延时和负载不匹配必须通过 dummy 和校准处理。

21.3 MSB 错误代价大

单个 MSB 错误可引入 8 个单位的局部误差，必须强化读出可靠性。

21.4 权重范围不对称

INT4 范围为：

$$[-8, 7]$$

不能表示 +8。权重训练、量化和硬件模型必须统一采用 $[-8, 7]$ 。

21.5 数据相关最坏延时

系统需要等待 16 个 macro 中最慢的一条正/负延时链：

$$T_{step, TDL} \approx \max_m (T_{P,m}, T_{N,m})$$

局部状态过大时会限制吞吐。

21.6 位权块状态与阈值偏移一致性

64 个位权块中的任一块回卷时，都必须用同一个溢出事件同时更新本地细残余计数和所属 macro 的 C_m 。若只完成其中一项，将破坏该 macro 的局部膜电位守恒。 R_{SUM} 必须在所有 C_m 更新后重新求和。

21.7 跨 macro 抵消导致的局部动态范围

当一个 macro 持续积累正膜电位、另一个 macro 持续积累负膜电位时，全局膜电位可能长期低于阈值，但两个 C_m 的绝对值持续增大。该风险不能通过扩大单个全局寄存器或周期性全局清零解决，因为这些做法会丢失局部膜电位。

若网络模型没有逐 macro 泄漏、钳位或最大静默时间，则有限位宽硬件无法保证无限时间精确保存。设计规格必须明确 $T_{silent, max}$ 或局部有界动力学。

22. 进一步优化

22.1 公共延时消除模式

定义：

$$C_{CM,m} = \min(D_{P,m}, D_{N,m})$$

若允许增加小型比较/减法逻辑，可以改为：

$$D'_{P,m} = D_{P,m} - C_{CM,m}$$

$$D'_{N,m} = D_{N,m} - C_{CM,m}$$

仍满足：

$$D'_P - D'_N = D_P - D_N$$

此时只有结果符号对应的一条支路具有非零延时，可显著降低负小权重的共模延时。

代价是增加比较器和减法器，纯时间域程度降低。可以作为高性能可选模式，不作为基准模式。

22.2 权重感知门控

- B3 行全 0 时关闭整个负权 MSB 读出；
- B0/B1/B2 位平面全 0 时关闭对应正支路；
- 输入组全 0 时关闭四个位平面；
- $K_3 = 0$ 且 $U_m \geq 0$ 时，负延时支路只传播校准后的最小基准路径；
- 正支路控制量为 0 时采取对称门控，避免门控造成固定延时变化。

22.3 MSB 冗余

可以将 B3 保存两份并进行：

- 双读一致性检测；
- 2-out-of-3 多数表决；
- parity/ECC；
- 读失败时重新读取。

需要在面积和错误率之间权衡。

22.4 独立溢出检测与加法器复用

64 个位权块必须分别产生独立溢出标志，但其检测电路形式完全相同：

$$\hat{A}_{m,b} \geq 64$$

可在每个 macro 内复用四个 7-bit 加法器的最高位作为溢出标志，避免单独配置幅值比较器。

22.5 带权溢出求和

本轮每个 macro 的局部粗状态增量为：

$$\Delta C_m = o_{m,0} + 2o_{m,1} + 4o_{m,2} - 8o_{m,3}$$

派生的全局粗和增量为：

$$\Delta R_{\text{SUM}} = \sum_m (o_{m,0} + 2o_{m,1} + 4o_{m,2} - 8o_{m,3})$$

可以分两级实现：

1. 每个 macro 本地形成并加入自己的 C_m ：

$$r_m = o_{m,0} + 2o_{m,1} + 4o_{m,2} - 8o_{m,3}$$

2. 顶层将 16 个更新后的 C_m^* 相加，形成 R_{SUM}^* 。

因为：

$$r_m \in [-8, 7]$$

每个 macro 的当轮增量只需 4-bit 二进制补码，但长期 C_m 必须使用第 17.8 节给出的扩展位宽。顶层使用全位宽有符号加法树形成 R_{SUM}^* 。

22.6 局部粗状态、派生全局和与参考 CDAC

长期状态由 16 个数字 C_m 独立保存，顶层派生 $R_{\text{SUM}} = \sum_m C_m$ ，模拟参考端由 CDAC 产生：

$$V_{\text{REF,eff}} = \alpha (\Theta - 64R_{\text{SUM}})$$

建议：

- 每个 C_m 使用带保护位的二进制补码寄存器；
- R_{SUM} 使用全位宽有符号加法树或流水锁存器派生；
- CDAC 使用符号和幅值译码；
- B0 溢出对应一个单位参考步长；
- B1、B2、B3 分别对应 2、4、8 倍步长；
- 正偏移降低参考阈值；
- 负偏移升高参考阈值；
- 周期性根据数字寄存器刷新模拟参考，抑制电荷泄漏。

22.7 逐 macro 共模状态压缩

可周期性检查：

$$C_{\text{ACT},m} = D_{P,m} + D_{N,m}$$

当 $C_{\text{ACT},m}$ 超过可编程阈值，或该 macro 的一级溢出事件频率过高时，触发第 7.15 节的逐 macro 精确重编码。该优化只在 macro 内压缩表示，绝不能将一个 macro 的正状态搬移到另一个 macro 与负状态抵消。

22.8 可选分段 CDAC

为了兼顾面积与匹配，可以采用：

- 低位 thermometer/unary 电容阵列；
- 高位 binary 电容阵列；
- 正负对称差分连接；
- 单位偏移电荷 $Q_{\text{OFF},1}$ 的背景校准。

23. 校准方案

23.1 双延时零点校准

令四个位权块的残余状态均为 0：

$$A_{m,0} = A_{m,1} = A_{m,2} = A_{m,3} = 0$$

此时应满足：

$$D_{P,m} = D_{N,m} = 0$$

调整 **P_OFFSET_TRIM** 与 **N_OFFSET_TRIM**，使两路固定延时差进入零点死区：

$$|T_{P,m} - T_{N,m}| < T_{DB}$$

该校准应对 16 个 macro 分别执行，以补偿局部工艺失配、布线差异和负载差异。

23.2 延时位权校准

分别设置一个残余计数单位：

$$(A_0, A_1, A_2, A_3) \in \{(1, 0, 0, 0), (0, 1, 0, 0), (0, 0, 1, 0), (0, 0, 0, 1)\}$$

目标差分延时绝对值比例为：

$$|T_{B0}| : |T_{B1}| : |T_{B2}| : |T_{B3}| = 1 : 2 : 4 : 8$$

其中 B0/B1/B2 产生正方向差分延时，B3/MSB 产生负方向差分延时。应分别校准基础单位延时、粗细延时切换点以及 P/N 支路增益。

23.3 P/N 增益匹配

构造代数和为 0 的控制码，例如：

$$A_{m,0} = 0, \quad A_{m,1} = 0, \quad A_{m,2} = 2, \quad A_{m,3} = 1$$

此时：

$$D_{P,m} = 4 \times 2 = 8$$

$$D_{N,m} = 8 \times 1 = 8$$

调整 P/N 支路增益，使 XOR 输出进入零点死区。随后还应使用多个等值码进行交叉验证，避免只在单一控制点匹配。

23.4 位权块回卷校准

每个位权块均采用 6-bit 残余计数器，回卷模量固定为：

$$L_C = 2^6 = 64$$

对每个 macro 的每个位权块分别执行边界测试：

$$A_{m,b} = 63, \quad K_{m,b} = 1$$

预期结果为：

$$\hat{A}_{m,b} = 64, \quad o_{m,b} = 1, \quad A_{m,b}^{\text{next}} = 0$$

还应验证：

- $\hat{A}_{m,b} = 63$ 时不得误报溢出；
- $\hat{A}_{m,b} = 64$ 时必须产生一次溢出；
- $\hat{A}_{m,b} = 99$ 时残余值必须为 35，且仍只产生一次溢出；
- 四个位权块的溢出输出相互独立，不能用一个 macro 级 OR 信号代替。

23.5 派生全局阈值偏移步长校准

任一局部粗状态 C_m 或派生全局粗和 R_{SUM} 的一个码值单位表示 64 个膜电位单位：

$$\Delta U_{\text{OFF},1} = L_C = 64$$

对应的参考电压单位步长为：

$\Delta V_{\text{OFF},1} = 64\alpha$

寄存器码值和比较器参考电压之间满足：

$$V_{\text{REF,eff}} = \alpha(\Theta - 64R_{\text{SUM}})$$

因此需要特别区分“寄存器增加”和“参考电压升高”：

发生溢出的位权块	所属 C_m 及派生 R_{SUM} 变化	被移出的膜电位	$V_{\text{REF,eff}}$ 变化
B0/LSB	+1	+64	-64α
B1	+2	+128	-128α
B2	+4	+256	-256α
B3/MSB	-8	-512	$+512\alpha$

也就是说，B0/B1/B2 溢出会使寄存器增加并降低有效发放阈值；B3/MSB 溢出会使寄存器减少并升高有效发放阈值。

23.6 参考 CDAC 校准

参考 CDAC 或等效电荷注入网络应验证：

- 单位参考步长为 64α ；
- B0/B1/B2/B3 溢出对应的步长比例为 1 : 2 : 4 : 8；
- 正、负方向的增益绝对值匹配；
- 全码范围内保持单调；
- DNL、INL 满足比较精度要求；
- 码切换时的开关注入和瞬态建立时间满足本轮比较窗口；
- 16 个数字 C_m 不变、因而派生 R_{SUM} 不变时，周期刷新能够恢复参考端泄漏造成的漂移；
- 最大正码和最大负码均不超出比较器共模及 CDAC 输出范围。

建议使用 16 个数字 C_m 保存长期局部状态，模拟参考网络只负责把它们的派生和 R_{SUM} 转换成电压。这样即使参考电容发生泄漏，也可依据数字状态重新建立正确参考电压。

24. 控制接口

24.1 Macro 输入

信号	位宽	说明
X_IN[35:0]	36	当前时间步的 36 路 1-bit 输入
ROW_ADDR	可配置	权重行地址
A0_STATE_IN[5:0]	6	B0/LSB 块的历史残余计数

信号	位宽	说明
A1_STATE_IN[5:0]	6	B1 块的历史残余计数
A2_STATE_IN[5:0]	6	B2 块的历史残余计数
A3_STATE_IN[5:0]	6	B3/MSB 块的历史残余计数
C_STATE_IN[B_C-1:0]	B_C signed	本 macro 的历史局部粗膜电位状态
LOCAL_REBASE_REQ	1	请求在未发放时对本 macro 做精确状态重编码
LOCAL_LEAK_EN	1	使能本 macro 的向零泄漏模式
LOCAL_LEAK_STEP	可配置	本 macro 每时间步的泄漏量 λ_m
U_LOCAL_MIN/U_LOCAL_MAX	可配置 signed	本 macro 可选局部膜电位钳位范围
REF_EDGE	1	PTDL/NTDL 公共参考边沿
TDL_UNIT_TRIM	可配置	基础单位延时校准码
P_OFFSET_TRIM	可配置	正支路固定延时补偿码
N_OFFSET_TRIM	可配置	负支路固定延时补偿码
STATE_COMMIT	1	未发放时原子提交四个细残余和 C_m
STATE_CLEAR	1	发放时同步清零四个细残余和 C_m ，优先级最高

24.2 Macro 输出

信号	位宽	说明
K0[5:0]	6	B0 popcount, 范围 0~36
K1[5:0]	6	B1 popcount, 范围 0~36
K2[5:0]	6	B2 popcount, 范围 0~36
K3[5:0]	6	B3/MSB popcount, 范围 0~36
A0_NEXT[5:0]	6	B0 回卷后的候选残余计数
A1_NEXT[5:0]	6	B1 回卷后的候选残余计数
A2_NEXT[5:0]	6	B2 回卷后的候选残余计数
A3_NEXT[5:0]	6	B3 回卷后的候选残余计数
C_NEXT[B_C-1:0]	B_C signed	加入本轮局部带权溢出后的候选 C_m^*
U_LOCAL_NEXT	$B_C + 7$ signed	由 $\{A_{m,b}^{next}, C_m^*\}$ 派生的完整局部膜电位
REBASE_Q[B_C-1:0]	B_C signed	本 macro 精确重编码后的粗状态 q_m
REBASE_R[5:0]	6	本 macro 精确重编码后的细状态 r_m
OVF_B0	1	B0 独立溢出标志, 对寄存器贡献 +1

信号	位宽	说明
OVF_B1	1	B1 独立溢出标志, 对寄存器贡献 +2
OVF_B2	1	B2 独立溢出标志, 对寄存器贡献 +4
OVF_B3	1	B3 独立溢出标志, 对寄存器贡献 -8
LOCAL_C_DELTA[3:0]	4 signed	本 macro 的局部粗状态增量, 范围 $[-8, 7]$
C_OVERFLOW	1	本 macro 的 C_m 正向或负向溢出, sticky fault
ABS_PULSE	1	脉宽表示本 macro 残余膜电位绝对值
SIGN	1	本 macro 残余膜电位符号
ZERO	1	两路差值位于零点死区
P_EDGE_VALID	1	正延时输出边沿有效
N_EDGE_VALID	1	负延时输出边沿有效
TDL_TIMEOUT	1	延时超过允许窗口
STATE_DONE	1	四个细残余和 C_m 提交、重编码或清零完成

其中:

$$\text{LOCAL_C_DELTA}_m = \text{OVF_B0}_m + 2\text{OVF_B1}_m + 4\text{OVF_B2}_m - 8\text{OVF_B3}_m$$

24.3 顶层信号

信号	位宽	说明
SPIKE_OUT	1	全局神经元发放标志
SUM_VALID	1	16-macro 电荷共享结果有效
C_STATE_VECTOR	$16B_C$	16 个已提交局部粗状态的集合, 逻辑上相互独立
R_SUM_CODE	B_{SUM} signed	由 16 个 C_m 派生的已提交全局粗和
R_SUM_DELTA[8:0]	9 signed	本轮 16 个 macro 的带权溢出增量, 范围 $[-128, 112]$
R_SUM_NEXT	B_{SUM} signed	由 16 个 C_NEXT 派生的暂态全局粗和
C_STATE_COMMIT[15:0]	16	未发放时分别提交 16 个 macro 的局部状态
C_STATE_CLEAR[15:0]	16	发放时同步清零 16 个 C_m
LOCAL_REBASE_GRANT[15:0]	16	允许对应 macro 在本轮执行精确重编码
REF_UPDATE_REQ	1	请求依据 R_SUM_NEXT 建立本轮有效参考电压
REF_UPDATE_DONE	1	参考 CDAC 已完成更新并稳定

信号	位宽	说明
STATE_UPDATE_BUSY	1	细残余或局部粗状态事务进行中
STATE_UPDATE_DONE	1	64 个细残余和 16 个 C_m 均完成提交、重编码或清零
GLOBAL_CLEAR	1	向 16 个 macro 广播发放清零
REF_RANGE_ERR	1	有效参考电压超出允许范围
C_OVERFLOW_ANY	1	任一局部粗状态发生数字上溢或下溢
R_SUM_OVERFLOW	1	全局粗和加法树发生溢出
COARSE_NO_SPIKE	1	根据粗状态范围可确定本轮必不发放
COARSE_FORCE_SPIKE	1	根据粗状态范围可确定本轮必发放
CAL_MODE	1	校准模式

顶层带权求和必须为：

$$R_SUM_DELTA = \sum_{m=0}^{15} LOCAL_C_DELTA_m$$

同时必须满足：

$$R_SUM_NEXT = \sum_{m=0}^{15} C_NEXT_m$$

不能只对 64 个 **OVF_Bx** 信号执行 OR，因为同周期可能发生多个同号事件，也可能发生不同位权、不同符号的相互抵消。

25. 验证计划

25.1 权重与 Popcount 验证

对所有 16 个 INT4 编码验证：

$$w = -8w_3 + 4w_2 + 2w_1 + w_0$$

并检查单个输入激活时：

$$T_P - T_N = \tau_u w$$

对每个位平面分别覆盖：

$$K_{m,b} \in \{0, 1, 35, 36\}$$

同时验证 36 路随机输入、随机权重情况下，四个位平面 popcount 与数字黄金模型逐周期一致。

25.2 单块溢出定向测试

必须至少包含以下测试：

1. B0/LSB: $A_{m,0} = 60$ 、 $K_{m,0} = 7$ ，预期 $\hat{A} = 67$ 、 $A_{m,0}^{\text{next}} = 3$ 、 $\Delta C_m = +1$ ；
2. B1: 产生一次溢出，预期残余减 64， $\Delta C_m = +2$ ；
3. B2: 产生一次溢出，预期残余减 64， $\Delta C_m = +4$ ；
4. B3/MSB: $A_{m,3} = 62$ 、 $K_{m,3} = 5$ ，预期 $\hat{A} = 67$ 、 $A_{m,3}^{\text{next}} = 3$ 、 $\Delta C_m = -8$ ；
5. $A = 63$ ， $K = 0$ 时不得溢出；
6. $A = 63$ ， $K = 1$ 时必须回卷到 0；
7. $A = 63$ ， $K = 36$ 时必须回卷到 35，且只能产生一个溢出事件。

25.3 多块与多 Macro 溢出测试

必须验证：

- 同一个 macro 的四块同周期溢出时：

$$\Delta C_m = 1 + 2 + 4 - 8 = -1$$

- 16 个 macro 的 B0 同时溢出时，顶层增量为 +16；
- 16 个 macro 的 B3 同时溢出时，顶层增量为 -128；
- 64 个位权块的任意溢出组合均按代数权重求和；
- 不同 macro 的正、负贡献能够正确抵消；
- 即使顶层求和抵消，每个 macro 的 C_m 仍分别保留自己的正、负历史；
- 多个溢出事件不能被 OR 合并；
- 顶层 9-bit 有符号加法树在 $[-128, 112]$ 范围内不回绕。

25.4 膜电位守恒验证

定义：

$$\beta_0 = 1, \quad \beta_1 = 2, \quad \beta_2 = 4, \quad \beta_3 = -8$$

对每个 macro、每一周期首先检查以下严格守恒关系：

$$\sum_{b=0}^3 \beta_b \hat{A}_{m,b}[t] + 64 C_m[t-1] = \sum_{b=0}^3 \beta_b A_{m,b}[t] + 64 C_m^*[t]$$

再检查全局守恒关系：

$$\sum_{m=0}^{15} \sum_{b=0}^3 \beta_b \hat{A}_{m,b}[t] + 64 \sum_m C_m[t-1] = \sum_{m=0}^{15} \sum_{b=0}^3 \beta_b A_{m,b}[t] + 64 \sum_m C_m^*[t]$$

该断言证明：从某个位权块细残余中回卷掉的 64 个计数单位，已经按照该位的代数权重完整转移到所属 macro 的 C_m 中，没有丢失、重复计算或跨 macro 搬移。

例如 B3 回卷一次时，局部细残余表达式增加 $8 \times 64 = 512$ ，同时所属 C_m 减少 8，使该 macro 的粗项减少 $64 \times 8 = 512$ ，两者严格抵消。

25.5 比较与状态事务验证

必须验证以下时序：

1. 本轮四个位平面的 popcount 完成后产生 $A_{m,b}[t]$ 和 $o_{m,b}[t]$;
2. 每个 macro 先形成自己的 $C_m^*[t]$ ，顶层再形成 $R_{\text{SUM}}^*[t] = \sum_m C_m^*[t]$;
3. 参考网络依据 $R_{\text{SUM}}^*[t]$ 完成更新;
4. 使用回卷后的残余状态产生 PTDL/NTDL 延时和共享电压;
5. **SUM_VALID** 与 **REF_UPDATE_DONE** 同时满足后才允许比较器锁存发放结果;
6. 未发放时，64 个 $A_{m,b}[t]$ 与 16 个 $C_m^*[t]$ 必须原子提交;
7. 发放时，64 个细残余状态与 16 个 C_m 必须同步清零;
8. **STATE_CLEAR** 与 **STATE_COMMIT** 同时有效时，清零必须具有更高优先级;
9. 状态事务未结束时禁止启动下一时间步;
10. 发放和位权块溢出同周期发生时，本轮比较仍使用暂态 $R_{\text{SUM}}^*[t]$ ，比较完成后执行全局清零。

25.6 模拟电路与鲁棒性验证

需要覆盖：

- PVT 条件下的单位延时和 1 : 2 : 4 : 8 位权比例;
- Monte Carlo 下的 P/N 固定延时失配和零点误判率;
- 粗细延时切换边界的单调性;
- MSB 读错误注入及其 -8 权重放大效应;
- 16 个 macro 单位脉宽—电荷增益匹配;
- 正、负电荷方向的增益对称性;
- 参考 CDAC 的 DNL、INL、单调性和建立时间;
- 参考节点泄漏及数字码刷新后的恢复精度;
- **REF_RANGE_ERR** 与 **R_SUM_OVERFLOW** 的保护行为;
- 16 路独立 **C_OVERFLOW** 的保护行为;
- 连续多个时间步溢出时与高精度数字 IF 黄金模型的一致性。

25.7 核心形式化断言

$$K_{m,b}[t] = \sum_{j=0}^{35} (x_{m,j}[t] \wedge w_{m,j,b})$$

$$\hat{A}_{m,b}[t] = A_{m,b}[t-1] + K_{m,b}[t]$$

$$o_{m,b}[t] = \left\lfloor \frac{\hat{A}_{m,b}[t]}{64} \right\rfloor$$

$$A_{m,b}[t] = \hat{A}_{m,b}[t] - 64o_{m,b}[t]$$

$$C_m^*[t] = C_m[t-1] + o_{m,0}[t] + 2o_{m,1}[t] + 4o_{m,2}[t] - 8o_{m,3}[t]$$

$$R_{\text{SUM}}^*[t] = \sum_{m=0}^{15} C_m^*[t]$$

$$U_{\text{RES},m}[t] = A_{m,0}[t] + 2A_{m,1}[t] + 4A_{m,2}[t] - 8A_{m,3}[t]$$

$$T_{P,m} - T_{N,m} = \tau_u U_{\text{RES},m}[t]$$

$$U_{\text{pre}}[t] = \sum_{m=0}^{15} U_{\text{RES},m}[t] + 64R_{\text{SUM}}^*[t]$$

$$V_{\text{REF,eff}}[t] = \alpha (\Theta - 64R_{\text{SUM}}^*[t])$$

$$y[t] = 1 (U_{\text{pre}}[t] \geq \Theta)$$

未发放时：

$$y[t] = 0 \Rightarrow \begin{cases} A_{m,b}^{\text{state}}[t] = A_{m,b}[t], & \forall m, b \\ C_m[t] = C_m^*[t], & \forall m \end{cases}$$

发放时：

$$y[t] = 1 \Rightarrow \begin{cases} A_{m,b}^{\text{state}}[t] = 0, & \forall m, b \\ C_m[t] = 0, & \forall m \end{cases}$$

事务互锁：

$$\text{STATE_UPDATE_BUSY} = 1 \Rightarrow \text{NEXT_STEP_START} = 0$$

25.8 局部膜电位保持与长期无发放验证

必须增加以下定向场景：

1. 令 macro 0 每时间步增加 $+s$ ，macro 1 每时间步增加 $-s$ ，持续 T 个时间步且全局始终不发放；
2. 每个时间步检查：

$$U_0[t] = ts, \quad U_1[t] = -ts$$

同时：

$$U_0[t] + U_1[t] = 0$$

3. 即使 $R_{\text{SUM}} = 0$ ，也必须能够从各自 $\{A_{m,b}, C_m\}$ 精确恢复 U_0 与 U_1 ；
4. 对任意 macro 执行局部重编码前后必须满足：

$$U_m^{\text{before}} = U_m^{\text{after}}$$

5. 一个 macro 重编码不得修改其他 macro 的任何状态；
6. 在 C_m 的最大正码、最大负码和保护位边界进行持续累加测试；
7. **C_OVERFLOW** 发生时必须禁止静默回绕，并阻止不完整状态提交；
8. 若启用局部泄漏或钳位，RTL、行为模型和训练黄金模型必须逐时间步一致；
9. 全局清零、局部重编码和普通提交同时请求时，必须满足：**GLOBAL_CLEAR > LOCAL_REBASE > NORMAL_COMMIT**。

26. 推荐实现配置

推荐的基准实现为：

- 4-bit 二进制补码权重，范围 $[-8, 7]$ ；

- 每个 macro 使用 B0/B1/B2/B3 四个 MRAM 权重位平面；
- B0/B1/B2 进入正延时支路，B3/MSB 进入负延时支路；
- 每个位平面独立完成 36 路 AND 与 popcount；
- 每个 macro 保存四个 6-bit 无符号残余状态 $A_{m,0} \sim A_{m,3}$ ；
- 每个 macro 独立保存一个 B_C -bit 有符号局部粗膜电位状态 C_m ；
- 每个时间步均可由 $\{A_{m,b}, C_m\}$ 精确恢复并保存该 macro 的完整局部膜电位；
- 每个位权块使用 7-bit 临时加法器计算 $A_{m,b} + K_{m,b}$ ，最高位直接作为独立溢出标志；
- 每个位权块按 64 回卷，回卷后的残余范围为 $[0, 63]$ ；
- B0/B1/B2/B3 溢出分别使所属 macro 的 C_m 增加 $+1, +2, +4, -8$ ；
- 每个 macro 本地生成 4-bit 有符号 **LOCAL_C_DELTA**，并先更新自己的 C_m ；
- 顶层使用 $B_C + 4$ bit 或更宽的有符号加法树形成 $R_{\text{SUM}} = \sum_m C_m$ ；
- 正延时控制量为 $D_{P,m} = A_{m,0} + 2A_{m,1} + 4A_{m,2}$ ；
- 负延时控制量为 $D_{N,m} = 8A_{m,3}$ ；
- 两条延时支路采用相同基础延时单元、公共参考边沿和粗细两级编码；
- 使用 XOR 脉宽输出残余膜电位绝对值，使用边沿先后检测器输出符号；
- 使用单个恒流源与对称电流转向结构产生局部有符号电荷；
- 16 个等值局部积分电容始终参加电荷共享；
- 使用 16 个独立有符号数字寄存器 C_m 保存长期局部膜电位粗状态；
- R_{SUM} 只作为派生全局粗和，不替代 16 个局部状态；
- 使用数字粗判决和差分/分段 CDAC 将有限窗口内的 R_{SUM} 转换为有效比较器参考电压；
- 一个寄存器单位对应 64α 的参考电压步长；
- 本轮比较必须使用包含本轮溢出的暂态码 $R_{\text{SUM}}^*[t]$ ；
- 未发放时原子提交 64 个细残余状态和 16 个 $C_m^*[t]$ ；
- 可按需对单个 macro 执行精确状态重编码，严格保持该 macro 的 U_m ；
- 发放时同步清零 64 个细残余状态与 16 个局部粗状态；
- 设置参考范围、每 macro 粗状态溢出、全局求和溢出、TDL 超时和状态事务互锁保护；
- 设置 MSB 强化读出、P/N 零点校准、延时时权校准和参考 CDAC 校准。

每个局部粗状态位宽 B_C 应根据最大静默时间确定。若最坏情况下连续 $T_{\text{silent,max}}$ 个时间步不发放，则需覆盖：

$$-8T_{\text{silent,max}} \leq C_m \leq 7T_{\text{silent,max}}$$

并至少增加一个保护位，禁止任何 C_m 在溢出后静默回绕。若无法给出有限的 $T_{\text{silent,max}}$ ，则必须在模型中加入逐 macro 泄漏/钳位，或配置局部高位扩展存储。

27. 核心设计结论

本方案使用 4-bit 二进制补码权重。每个 macro 的四个位平面分别产生：

$$K_{m,0}, \quad K_{m,1}, \quad K_{m,2}, \quad K_{m,3}$$

其当前时间步突触增量为：

$$S_m[t] = K_{m,0}[t] + 2K_{m,1}[t] + 4K_{m,2}[t] - 8K_{m,3}[t]$$

每个 macro 的每个位权块独立保存并更新细残余计数，同时每个 macro 保存自己的有符号局部粗状态 C_m 。若某块的临时计数达到或超过 64，则该块回卷 64，并立即向所属 macro 的 C_m 贡献与自身位权相同的码

值：

$$\boxed{B0 : +1, \quad B1 : +2, \quad B2 : +4, \quad B3/MSB : -8}$$

因此，第 m 个 macro 的 LSB 权重块溢出时， C_m 增加 1；MSB 权重块溢出时， C_m 减少 8：

$$\boxed{C_m^*[t] = C_m[t-1] + o_{m,0} + 2o_{m,1} + 4o_{m,2} - 8o_{m,3}}$$

第 m 个 macro 在每个时间步保存的完整局部膜电位为：

$$\boxed{U_m[t] = A_{m,0} + 2A_{m,1} + 4A_{m,2} - 8A_{m,3} + 64C_m}$$

顶层只派生：

$$\boxed{R_{\text{SUM}}^*[t] = \sum_{m=0}^{15} C_m^*[t]}$$

不同 macro 的正负粗状态即使在 R_{SUM} 中完全抵消，也不得相互覆盖，因为后续时间步仍需要恢复每个 macro 自己的 U_m 。

回卷后的四个残余状态控制双路延时：

$$\boxed{D_{P,m} = A_{m,0} + 2A_{m,1} + 4A_{m,2}}$$

$$\boxed{D_{N,m} = 8A_{m,3}}$$

$$\boxed{T_{P,m} - T_{N,m} = \tau_u (D_{P,m} - D_{N,m})}$$

XOR 脉宽给出本 macro 细残余膜电位的绝对值，边沿先后给出符号；16 个 macro 的有符号电荷共享形成全局细残余膜电位。已经从位权块中回卷出去的部分分别保存在 16 个 C_m 中，其派生和 R_{SUM} 通过动态参考电压补回：

$$\boxed{U_{\text{pre}}[t] = \sum_{m=0}^{15} (A_{m,0} + 2A_{m,1} + 4A_{m,2} - 8A_{m,3}) + 64R_{\text{SUM}}^*[t]}$$

$$\boxed{V_{\text{REF,eff}}[t] = \alpha (\Theta - 64R_{\text{SUM}}^*[t])}$$

这种机制把每个 macro 可能持续增长的局部状态分解为“本 macro 四个位权块 0~63 的有限细残余计数”和“本 macro 独立的有符号粗状态 C_m ”。它既保持逐 macro 膜电位严格守恒，也允许顶层通过 $R_{\text{SUM}} = \sum_m C_m$ 完成全局发放判决。

未发放时，64 个细残余状态和 16 个 C_m 必须原子提交；发放时全部同步清零。逐 macro 精确重编码只能改变状态表示，不能改变对应的 U_m 。若不同 macro 长期正负抵消而始终不发放，局部粗状态仍可能分别增长，因此必须根据 $T_{\text{silent,max}}$ 配置位宽，或在模型中加入逐 macro 泄漏/钳位，禁止静默回绕。

只要满足逐 macro 状态守恒、全位宽全局求和、同周期参考更新、状态原子提交以及 CDAC 有限窗口要求，该架构即可实现 36 路 1-bit 输入与 36 个 INT4 权重的有符号存内乘加、逐时间步局部膜电位保持、跨时间步累加和 16-macro 全局发放判决。