

第二部分 专业知识课程

计算机系统结构

一、考试大纲

对计算机系统的结构、设计原理、关键技术以及这一领域的先进技术和发展趋势有所了解。掌握计算机系统结构的基本概念、基本原理、基本结构和基本分析方法,建立起计算机系统的完整概念。掌握数据表示、寻址方式、指令系统、中断系统、存储系统、输入输出系统、流水线处理机、超标量处理机、互连网络、向量处理机、并行处理机和多处理机等基础内容。重点强调用量化的方法分析和评价一个计算机系统。

1. 掌握计算机系统结构的基本概念。熟悉计算机系统的性能评价方法。了解计算机系统的设计方法、分类以及计算机系统结构的发展历程。

2. 掌握数据表示方法、自定义数据表示等。重点掌握指令系统设计方法。了解浮点数表示方法。

3. 掌握 CISC 计算机与 RISC 计算机的不同特点,以及 RISC 计算机的概念及其关键技术。

4. 掌握层次存储系统的基本原理、结构和并行存储器。重点掌握虚拟存储器和高速缓冲存储器的原理、地址映像与变换方法、层次存储系统中的替换算法等。了解网络存储的基本原理和技术。

5. 掌握输入输出系统的原理、特点、组织方式、基本输入输出方式、中断系统的软硬件功能分配、中断优先级、中断屏蔽。了解通道处理机以及输入输出处理机的工作原理和特点。了解基本的存储设备。

6. 熟悉流水线的工作原理、分类、性能分析和调度技术。重点掌握流水线数据相关和控制相关的概念和相关的基本解决方法。了解超标量处理机的基本结构和基本原理。掌握单发射与多发射、多流水线调度、资源冲突、性能分析方法,以及超流水线处理机、超标量处理机和超标量超流水线处理机等。

7. 了解向量处理机的基本概念、向量处理方式、向量处理机结构、存取模式和数据结构、提高向量处理机性能的方法;链接技术、向量循环、向量递归技术、典型的向量处理机和向量处理机的性能评价方法等。

8. 掌握互连网络的基本概念、作用、互连函数、特性和性能参数,以及静态互连网络、动态互连网络和消息传递机制。了解典型的互连网络及其特性。

9. 了解并行处理机模型、基本结构、几种典型的并行处理机结构和并行处理机算法;了解多处理机结构、特点、性能、几种多处理机的性能模型、多处理机的 Cache 一致性。掌握大规模并行处理机(MPP)、对称多处理机(SMP)、集群计算机系统等基本概念。

二、复习指南

(一) 基本概念

1. 熟练掌握内容

计算机系统层次结构,系统结构定义,计算机组成定义,计算机实现定义,系统结构、组成与实现的三者关系,透明性,Amdahl 定律,CPU 性能公式,局部性原理,MIPS 定义,MFLOPS 定义。

2. 掌握内容

系统结构分类,冯·诺依曼计算机特征。

3. 了解内容

计算机系统结构的发展,计算机系统设计的主要方法,价格、应用、VLSI 和算法对系统结构的影响。

(二) 指令系统

1. 熟练掌握内容

数据表示方法,寻址方式,指令系统设计,RISC 的定义与特点,减少指令平均执行周期数的方法。

2. 掌握内容

延时转移技术,指令取消技术,重叠寄存器窗口技术。

3. 了解内容

指令流调整技术,RISC 优化编译技术。

(三) 存储系统

1. 熟练掌握内容

存储系统的定义,存储系统的性能参数,地址映像与变换方法,替换算法,Cache 存储器工作原理与性能分析,虚拟存储器工作原理。

2. 掌握内容

低位交叉访问存储器,高位交叉访问存储器,替换算法实现。

3. 了解内容

Cache 写操作,分段存储系统,缓冲对虚拟存储系统性能的影响,网络存储的基本原理和技术。

(四) 输入输出系统

1. 熟练掌握内容

DMA,中断系统。

2. 掌握内容

外部设备,I/O 性能评价。

3. 了解内容

总线标准,通道处理机。

(五) 流水线技术

1. 熟练掌握内容

流水线工作原理、表示方法,流水线的特点与分类,线性流水线性能分析,指令流水线的相关性分析及其解决方法。

2. 掌握内容

超标量处理机工作原理和性能分析,超流水线处理机工作原理和

性能分析,超标量超流水线处理机工作原理和性能分析。

3. 了解内容

流水线计算机的存储器结构。

(六) 向量处理机

1. 熟练掌握内容

向量处理,三种向量处理方式,存储器-存储器结构,寄存器-寄存器结构,向量链接技术。

2. 掌握内容

向量递归,向量循环技术,向量处理机的性能评价。

3. 了解内容

向量处理机的数据结构和存取模式,稀疏矩阵的处理技术,协处理器,向量处理机实例。

(七) 互连网络

1. 熟练掌握内容

互连网络的作用,互连函数,静态互连网络,动态互连网络,互连网络的特性和传输性能参数。

2. 掌握内容

存储转发寻径,虫蚀寻径,线路开关寻径,虚拟直通寻径。

3. 了解内容

虚拟通道,单播,选播,广播,会议,通道流量。

(八) 并行处理机和多处理机

1. 熟练掌握内容

并行处理机基本结构,SIMD 计算机基本结构,阵列处理机基本结构,SIMD 计算机的优缺点,共享存储多处理机,分布存储多处理机,多处理机系统的特点。

2. 掌握内容

SIMD 计算机的实例,多处理机实例。

3. 了解内容

SIMD 计算机的模型,并行算法,虚拟共享存储器,多处理机性能模型,多处理机的 Cache 一致性,监听协议,基于目录的协议,MPP,SMP,

集群计算机系统、网格、云计算等基本概念。

三、思考题

1. 如果有一个经解释实现的计算机,可以按功能划分为4级。每一级为了执行一条指令需要下一级的 N 条指令解释。若执行第一级的一条指令需 K ns的时间,那么执行第2、3、4级的一条指令各需要多少时间?

2. 如果某一计算任务用向量方式求解比用标量方式求解要快20倍,称可用标量方式求解部分所花费时间占总的时间的百分比为可量化百分比。请画出加速比与可量化比例两者关系的曲线。

3. 假设高速缓存 Cache 工作速度为主存的5倍,且 Cache 被访问命中的概率为90%,则采用 Cache 后能使整个存储系统获得多高的加速比 S_p ?

4. 数据类型、数据表示和数据结构之间的关系。

5. 一台模型机共有7条指令,各指令的使用频率分别为35%、25%、20%、10%、5%、3%和2%,有8个通用数据寄存器,2个变址寄存器。

(1) 要求操作码的平均长度最短,请设计操作码的编码,并计算所设计操作码的平均长度。

(2) 设计8字长的寄存器-寄存器型指令3条,16位字长的寄存器-存储器型变址寻址方式指令4条,变址范围不小于 ± 127 。请设计指令格式,并给出各字段的长度和操作码的编码。

6. 某处理机的指令字长为16位,有双地址指令、单地址指令和零地址指令三类,并假设每个地址字段的长度均为6位。

(1) 如果双地址指令有15条,单地址指令和零地址指令的条数基本相同,问单地址指令和零地址指令各有多少条?并且为这三类指令分配操作码。

(2) 如果要求三类指令的比例大致为1:9:9,问双地址指令、单地址指令和零地址指令各有多少条?并且为这三类指令分配操作码。

7. CISC 和 RISC 的概念及其特点。

8. 简要介绍 RISC 处理机采用的几项关键技术。

9. 设有一个两层的存储器层次结构: M_1 和 M_2 。 M_1 的命中率用 h 表示, 并分别令 c_1 和 c_2 为每千字节的成本, s_1 和 s_2 为存储器容量, t_1 和 t_2 为存取时间。

(1) 在什么条件下整个存储器系统的平均成本会接近于 c_2 ?

(2) 该层次结构的存储器有效存取时间 t_a 是多少?

(3) 令两层存储器的速度比 $r = t_2/t_1$, 并令 $E = t_1/t_a$ 为存储系统的存取效率。试以 r 和命中率 h 来表示 E 。

(4) 如果 $r = 100$, 为使 $E > 0.95$, 要求命中率 h 是多少?

10. 要求完成一个两层存储系统的容量设计。第一层 M_1 是高速缓存, 其容量有三种选择: 64 KB、128 KB 和 256 KB。第二层 M_2 是主存储器, 其容量为 4 MB。分别令 c_1 和 c_2 是每千字节的成本, t_1 和 t_2 分别是 M_1 和 M_2 的存取时间。假定 $c_1 = 20c_2$ 和 $t_2 = 10t_1$, 三种容量高速缓存的命中率分别为 0.7、0.9 和 0.98。

(1) 在 $t_1 = 20$ ns 的条件下, 三种高速缓存的平均存取时间 t_a 是多少? (注意: t_1 是从 CPU 到 M_1 的时间。 t_2 是从 CPU 到 M_2 的时间, 不是从 M_1 到 M_2 的时间。)

(2) 如果 $c_2 = 0.2$ 美元/KB, 试说明三种情况下整个存储器层次结构的平均字节成本。

(3) 对三种存储器的设计作一个比较, 并分别按平均成本和平均存取时间指出它们的排列次序, 再根据平均成本和平均存取时间的乘积选择最佳设计。

11. CPU 写 Cache 时, 会发生 Cache 与主存的对应副本内容不一致, 解决这个问题有哪些方法? 各需要增加什么开销?

12. 一个程序由 5 个虚页组成, 采用 LFU 替换算法, 在程序执行过程中依次访问的页地址流如下:

P4, P5, P3, P2, P5, P1, P3, P2, P3, P5, P1, P3

(1) 可能的最高页命中率是多少?

(2) 至少要分配给该程序多少个主存页面才能获得最高的命

中率?

13. 假设在一个采用组相联映像方式的 Cache 中,主存由 B0 ~ B7 共 8 块组成,Cache 有 2 组,每组 2 块,每块的大小为 16 个字节,采用 LRU 块替换算法。在一个程序执行过程中依次访问这个 Cache 的块地址流如下:

B6, B2, B4, B1, B4, B6, B3, B0, B4, B5, B7, B3

- (1) 写出主存地址的格式,并标出各字段的长度。
- (2) 写出 Cache 地址的格式,并标出各字段的长度。
- (3) 画出主存与 Cache 之间各个块的映像对应关系。
- (4) 如果 Cache 的各个块号为 C0、C1、C2 和 C3,列出程序执行过程中 Cache 的块地址流情况。
- (5) 如果采用 FIFO 替换算法,计算 Cache 的块命中率。
- (6) 采用 LFU 替换算法,计算 Cache 的块命中率。
- (7) 如果改为全相联映像方式,再做(5)和(6),可以得出什么结论?

14. 存储系统的概念,虚拟存储器、高速缓冲存储器(Cache)的概念?

15. 什么叫虚拟存储器?

16. 试述 Cache 加速比的概念以及提高 Cache 加速比的方法。

17. 从一个中断源发出服务请求,到这个中断服务请求全部处理完成,程序返回到中断点所经过的过程称为中断处理过程。在一次完整的中断处理过程中,主要做了哪些工作? 其中,哪些必须用硬件实现? 哪些必须用软件实现? 哪些既可以用硬件实现也可以用软件实现?

18. 指令执行过程采用顺序方式、一次重叠方式和流水线方式,它们的主要差别是什么? 各有什么优缺点?

19. 流水线按级别分成几类? 线性流水线与非线性流水线有什么区别? 动态流水线和静态流水线有什么区别?

20. 用一条 5 个功能段的浮点加法器流水线计算 $F = \sum_{i=1}^{10} A_i$ 。每

个功能段的延迟时间均相等,流水线的输出端和输入端之间有直接数据通路,而且设置有足够的缓冲寄存器。要求用尽可能短的时间完成计算,画出流水线时空图,并计算流水线的实际吞吐率、加速比和效率。

21. 一条线性静态多功能流水线由 6 个功能段组成,加法操作使用其中的 1、2、3、6 功能段,乘法操作使用其中的 1、4、5、6 功能段,每个功能段的延迟时间均相等。流水线的输入端与输出端之间有直接数据通路,而且设置有足够的缓冲寄存器。现在用这条流水线计算 $F = \sum_{i=1}^6 (A_i \times B_i)$, 画出流水线时空图,并计算流水线的实际吞吐率、加速比和效率。

22. 超标量处理机和超流水线处理机的异同点。

23. 多流水线调度主要有哪些方法? 它们各自的特点如何?

24. 有哪些技术可以提高向量处理机的性能?

25. 解释向量链接、向量递归概念。

26. 什么是互连函数? 如何表示?

27. 试述静态互连网络和动态互连网络的概念以及各自特点。

28. 设 16 个处理机编号分别为 0、1、...、15, 采用单级互连网络。当互连函数分别为:

(1) Cube_3 ;

(2) PM2_{+3} ;

(3) PM2_{-0} ;

(4) Shuffle;

(5) $\text{Shuffle}(\text{Shuffle})$ 。

时,第 10 号处理机各与哪一个处理机相连?

29. 在对称型多处理机(SMP)系统中,解释 UMA、NUMA 和 COMA 的含义,并分别叙述它们的特点。

30. 试确定在下列 4 种计算机系统中:

(1) 具有一个通用 PE 的 SISD 计算机系统。

(2) 具有一个加法器和一个乘法器的多功能部件的 SISD 计算机系统。

(3) 具有 8 个 PE 的 SIMD 计算机系统。

(4) 具有 8 个 CPU 的 MIMD 计算机系统。

计算下列表达式所用的时间:

$$S = \prod_{i=1}^8 (A_i + B_i)$$

其中,加法需用 30 ns,乘法需用 50 ns。在 SIMD 和 MIMD 计算机中,数据由一个 PE(处理单元)传送到另一个 PE 需要 10 ns,而在 SISD 计算机中数据传送时间可忽略不计。在 SIMD 计算机中 PE 间以线性环连接(以单向方式传送数据),而在 MIMD 计算机中,PE 间以全互连方式连接。

四、参 考 书 目

- [1] 郑纬民,汤志忠. 计算机系统结构. 2 版. 北京:清华大学出版社,1998.
- [2] 郑纬民,汪东升. 计算机系统结构复习与考试指导. 北京:高等教育出版社,2000.
- [3] 张晨曦,王志英,张春元,等. 计算机体系结构. 2 版. 北京:高等教育出版社,2007.
- [4] Patterson D A, Hennessy J L. Computer Architecture: A Quantitative Approach. 3 Ed. San Francisco: Morgan Kaufmann Publishers.