**二进制补码加减实验需注意问题**

**1、对结构图中的原反控制器的理解**

说明：以A+B表示做加法，A-B做减法（注意：A、B均为补码形式）。

前提：先把累加器清0，从原反控制器（2片74LS86构成）的输入端，通过数据开关把连同符号位在内的被加数（或被减数）A送入加法器的左输入端（原变量形式），加法器右输入端接累加器的输出（此时为0），做加法，得到第一步加法的和，即A。

1. 完成A+B时，从原反控制器的输入端，通过数据开关把加数B送入加法器的左输入端，累加器输出被加数A到加法器的右输入端,做完加法后，把和保存到累加器，其运算结果可通过指示灯观察；其中的加减控制位开关为低电平，连接到并联在一起的74LS86的1B-4B端（同时接到完成数据运算的加法器的C0端），使送入到加法器左输入端的数据为原变量形式的补码；
2. 完成A-B时，从原反控制器的输入端，通过加减控制位把补码形式的减数B按位取反后（变成反变量形式），送入加法器的左输入端，累加器输出被减数A,做完加法后，把结果保存到累加器，其运算结果可通过指示灯观察；其中的加减控制位开关为高电平，连接到并联在一起的74LS86的1B-4B端（同时接到完成数据运算的加法器的C0端），，使送入到加法器左输入端的数据为反变量形式的补码，再由初始进位C0端提供末位加1；

**2、符号位的处理**

1）符号位应由1个单独的数据开关送入原反控制器，其输出分为两路，分别连接到完成符号位处理的加法器的两个低位（特别注意：做减法时，符号位也要取反）；但保存到累加器中的运算结果，则只存储了1个符号位（最高符号位）；

2）处理符号位的加法器的输出（两个符号位）也要连接到原反控制器的输入端，通过双符号位的异或运算，以判定运算结果是否溢出，并把输出连接到溢出指示灯上。

**测试数据（任选一组）：**

1）7+5-6+12；2）（-12）+（-2）-6