编译系统上机大作业预备工作
LLVM IR 与 RISC-V 编程及 MLIR 进阶探索

袁煜杰

2026 年 10 月 11 日

摘要

本报告记录基本要求二的 LLVM IR 与 RISC-V 汇编编程及进阶 MLIR 探索。设计六组 SysY 程序并手写 LLVM IR 和 RISC-V 汇编，使用结构验证、独立预期结果、参考程序、本机执行及 RISC-V 模拟执行检查语义；33 组输入的八条执行路径和 mem2reg 对照共 269 项检查全部通过。进阶部分研究 AscendNPU IR 官方文档，另实际执行上游 MLIR 的 Linalg、SCF、CF、LLVM 方言降低以及 LLVM IR 翻译，VecAdd 的 16 个元素全部正确。当前未配置 Ascend NPU 与 CANN，因此专有方言路线仅报告文档研究。本文重点覆盖基本要求二与进阶要求，基本要求一的编译流程调研不在本文展开。

关键词：SysY；LLVM IR；RISC-V；SSA；MLIR；等价性验证

目录

1 引言与实验任务 **3**

2 基本要求二：LLVM IR 与 RISC-V 编程 **3**

2.1 任务范围与实现方法 3
2.2 实验环境与复现流程 3
2.3 示例设计与特性覆盖 4
2.4 短路控制流与可观测副作用 4
2.5 循环、函数与数据表示 4
2.6 mem2reg 观察与结果验证 5
2.7 LLVM IR 实验结论 5
2.8 手写 RISC-V 汇编的组织与调用约定 6
2.9 短路、循环与递归的目标代码表达 6
2.10 数组布局与浮点数实现 7
2.11 汇编、链接和同输入等价性验证 7
2.12 基本要求二结论 8

3 进阶要求：MLIR 多级中间表示探索 **8**

3.1 探索目标与证据边界 8
3.2 AscendNPU IR VecAdd 的方言与层级 8
3.3 可执行的上游 VecAdd 设计 9
3.4 逐层 lowering 与检查点 9
3.5 末端验证与分析 10

4 总结与复现材料 **11**

1 引言与实验任务

课程要求设计涵盖数值运算、赋值、分支、循环、函数和其他进阶特性的 SysY 示例，编写等价的 LLVM IR 以及 ARM 或 RISC-V 汇编，链接运行库并验证实际输出。本实验选择 RISC-V 64，针对相同源程序给出两种手写表示，并以独立预期结果和参考编译器建立交叉验证。原始依据为课程大作业说明、预备工作课件、SysY 定义、运行时说明及文法补充。实验重点是语义、结构、目标 ABI 与执行结果之间的对应关系。本文不涉及完整 SysY 编译器实现；MLIR 进阶部分另用 VecAdd 展示多级降低。

2 基本要求二：LLVM IR 与 RISC-V 编程

2.1 任务范围与实现方法

本节介绍基本要求二中的 LLVM IR 设计与验证方法，后续章节给出同源程序的手写 RISC-V 汇编。在已有循环阶乘入门例子之外，设计六组 SysY 源程序，并手写对应的 LLVM IR。原始源文件位于 `prep/llvm_ir/`，每组包含同名的`.sy` 和`.ll`。优化 IR 与自动生成的 RISC-V 汇编单独放在 `results/`，避免与手写文件混淆。

实现遵循课程提供的 SysY 定义及文法补充：整数采用 i32，浮点采用 float，普通表达式中的逻辑非结果需转换为整数。LLVM IR 的局部寄存器值遵循 SSA，而保存在内存中的变量还需要 load/store；有这些访存操作并不意味着整个 LLVM IR 是非 SSA。控制流中的合流值通过 phi 表示，具体语义参见 LLVM 语言参考手册 [2]。

2.2 实验环境与复现流程

本次实际环境为 Ubuntu WSL、x86_64，Ubuntu 26.04.1 LTS，Clang/LLVM 21.1.8、RISC-V Linux GCC 15.2.0、QEMU 10.2.1。工具版本和编译产物来源随实际实验记录保存。RISC-V 目标使用 RV64GC、LP64D 调用约定与静态链接。

本实验链接已有最小教学运行库 `prep/manual/sylib.c` 中的 getint、putint 和 putch。该实现足以支撑当前例子，但尚未取得课程正式运行库，因此未声称完成正式运行时的全部接口或 ABI 验收。正式库取得后需按同一流程复测。`.sy` 文件不包含 C 头文件；参考编译通过命令行强制包含库声明，且所选示例均避开 SysY 与 C 语义不同的语法。

```
python3 prep/llvm_ir/verify.py
llvm-as sample.ll -o sample.bc
opt -passes=verify -disable-output sample.ll
opt -S '-passes=default<O2>' sample.ll -o sample_O2.ll
llc -mtriple=riscv64-linux-gnu -mattr=+m,+a,+f,+d,+c \
    -target-abi=lp64d sample.ll -o sample_generated_rv.s
```

上面的 sample 命令说明单组操作，实际完整命令由验证脚本记录。脚本每次重新构建程序，检查编译退出码，对运行设置超时，逐项比较标准输出及退出码；不依赖已有可执行文件。二进制写入 build，命令与诊断写入 `commands.json`，输入和预期/实际输出写入 `latest.json`。

2.3 示例设计与特性覆盖

示例	主要覆盖	输入数
arithmetic	加减乘除与余数、单目正负、常量、块遮蔽、逻辑非转整数	6
short_circuit	if/else、逻辑与或短路、全局副作用、自定义函数	6
loop_control	while、continue、break、合流与多条回边	6
functions	带参函数、递归、整数返回、void 函数及返回	5
array_float	二维数组、部分初始化、数组形参、浮点运算与转换	5
promote_demo	内存形式循环及 mem2reg 对照	5

表 1: 本次手写 LLVM IR 的实验设计

算术例子输入 n，计算 $(n+3)\times 2-n/2+n\%3+7$，并分别输出 $-n$、$+n$、n+!n。内层同名变量固定为 7，外层 n 在后续输出中仍保持原值，用于验证遮蔽而非覆盖。负数整除按向零截断计算，余数为 $n-\mathrm{trunc}(n/3)\times 3$；不能直接用 Python 向下取整除法作为预期。逻辑非先由 icmp 产生 i1，再由 zext 转为 i32 后参与加法。

2.4 短路控制流与可观测副作用

短路例子包含 `n != 0 && 12 / n > 2` 和 `n == 0 || touch()`。touch 每次调用将全局 hits 加一。以 n=0 为例，正确程序既不除以零，也不调用 touch，最终 hits=0；非零输入则调用 touch 一次。这比只比较纯表达式的真假更能检验执行顺序。

```
%nonzero = icmp ne i32 %n, 0
br i1 %nonzero, label %and.rhs, label %and.false
and.rhs:
  %q = sdiv i32 12, %n
  %large = icmp sgt i32 %q, 2
  br i1 %large, label %and.true, label %and.false
and.join:
  %and.value = phi i32 [1, %and.true], [0, %and.false]
```

代码为关键片段，省略的基本块和声明见同名完整源文件。右操作数置于独立块中，而不是先执行两边再用 and/or 合并；后者会错误执行除法或副作用。测试 n=-3、0、1、4、5、12，覆盖受保护分母、条件真/假和副作用次数。

2.5 循环、函数与数据表示

循环例子逐个处理 1 到 n，跳过 2，在数值超过 5 时退出。continue 的边直接回到循环头，break 的边直接进入出口。循环头分别对 i 和 sum 建立 phi，continue 边保持 sum，普通边传入累加后的值。出口的 phi 对正常条件退出和 break 退出分别提供值。

```
header:
  %i = phi i32 [0, %entry], [%next, %skip], [%next, %accumulate]
  %sum = phi i32 [0, %entry], [%sum, %skip], [%added, %accumulate]
  %more = icmp slt i32 %i, %n
  br i1 %more, label %body, label %done
done:
  %result = phi i32 [%sum, %header], [%sum, %break.test]
```

LLVM verifier 能发现类型、前驱和支配关系等结构错误，但结构合法不能证明语义正确；还需运行比较。输入 n=2 时只累加 1，n=5 或 n=8 时结果均为 13，分别触发 continue 与 break。函数例子进一步使用递归阶乘和 void 输出函数，检查参数、call 和 ret 的对应关系。

数组/浮点例子将 `int a[2][3]=1,2,3,4` 表示为二维数组对象，初始化第二行剩余元素为零。数组实参传地址，按 `[3 x i32]` 的行类型通过 getelementptr 寻址，两行和为 10。浮点过程为 $\text{twice}(1.5n + 0.5) = 3n + 1$，使用 sitofp、fmul、fadd、fptosi 和 fcmp，既验证 int/float 转换，也验证 float 参数和返回值。本次只选小整数输入，使数值可精确表示；未将浮点舍入误差当作本实验结论。

2.6 mem2reg 观察与结果验证

另手写一份以 alloca/load/store 保存循环变量的求和程序，使用 LLVM 自带 `opt -passes=mem2reg` 得到可提升变量的寄存器形式。转换前为 2 个 alloca、3 个 load、4 个 store、0 个 phi；转换后这些局部访存操作均消失，形成 2 个 phi。对 n=-3、0、1、5、10 分别运行，结果与原程序一致。该实验是对现成 pass 的观察，不代表本小组已自行实现编译器的 mem2reg 模块。

LLVM IR 与参考程序的子矩阵对每个输入比较七条路径：参考程序本机/RV64、手写 IR 本机/RV64（原始和 O2），以及链接库后的 lli 运行。33 组输入产生 231 次运行比较，再对 mem2reg 结果做 5 次独立检查，共 **236/236 通过**，均检查 stdout 和退出码。

示例	运行比较数	通过数
arithmetic / short_circuit / loop_control	各 42	各 42
functions / array_float	各 35	各 35
promote_demo（含 mem2reg）	40	40
合计	236	236

表 2: 2026-10-11 实际执行结果

2.7 LLVM IR 实验结论

实验说明手写 IR 的结构正确性、短路顺序、循环合流、数据表示和目标调用约定可以通过分层验证共同检查。优化前后相同输出是必要的正确性证据，但有限测试不能证明任意输入下等价。阶乘限定 0–12，其他输入避免 int 溢出、数组越界、除零和浮点转整数超范围；无效输入处理不在当前验证范围内。

llc 自动生成的 RISC-V 汇编保存在 results 中，用于目标工具链对照。另行独立编写的六组 RISC-V 汇编见后续章节，与这些自动产物分别保存。基本要求二的最终验收在原有 LLVM IR 验证基础上加入手写汇编执行路径。

2.8 手写 RISC-V 汇编的组织与调用约定

六组源程序各有一份独立编写的 RV64GC 汇编，位于 `prep/llvm_ir/handwritten/`。这些文件从源程序的语义直接组织指令、寄存器和跳转，不以 llc 生成文件替代手写结果。目标 ABI 为 LP64D，整数参数和返回值使用 a0 等参数寄存器，浮点函数的单精度参数和返回值使用 fa0。遵循 RISC-V psABI[1]，函数调用处保持 sp 的 16 字节对齐，使用 s 寄存器的函数保存并恢复相应值；非叶函数保存返回地址 ra。需要跨调用保留的数据放在 s 寄存器或栈上，不能假设 t、a、ft 寄存器跨调用保持。

文件	实现重点
arithmetic_rv.s	word 算术、向零截断除法、有符号余数、跨输出调用保存输入
short_circuit_rv.s	受保护除法、分支短路、全局 hits 与 touch 副作用
loop_control_rv.s	continue 回边、break 出口、循环状态寄存器
functions_rv.s	递归栈帧、保存 ra 与原参数、void 输出函数
array_float_rv.s	二维数组行步长、补零、float ABI、显式截断转换
promote_demo_rv.s	寄存器求和循环，与内存形式 LLVM IR 对照

表 3: 手写汇编与同名 SysY、LLVM IR 示例的对应关系

SysY 的 int 是 32 位，而 RV64 的整数寄存器是 64 位。因此使用 addw、addiw、subw、mulw、divw、remw 等指令处理整数计算，lw 读取数组元素，并保持 32 位结果的符号扩展。寻址和 sp 调整则使用 64 位指令。伪指令 call、ret、li、la 由汇编器展开；它们不会把 C 或 LLVM IR 自动翻译为汇编。

2.9 短路、循环与递归的目标代码表达

短路例子先检查 n，再进入右侧表达式。以下为受保护除法的完整控制片段：

```
    li a0,0
    beqz s0,.Land_done
    li t0,12
    divw t0,t0,s0
    li t1,2
    slt a0,t1,t0
.Land_done:
    call putint
```

其中 s0 保存 n。n=0 时直接跳过 divw；另一个逻辑或条件在 n=0 时直接进入真分支，不会调用 touch。全局 hits 通过 la/lw/sw 访问，输出次数与 LLVM IR 版本一致。循环例子用寄

存器保存 i 与 sum，continue 跳回条件检查，break 跳到输出出口。LLVM IR 中 phi 的作用在此由不同路径对同一状态寄存器的更新体现，不需要在汇编中引入名为 phi 的指令。

递归 factorial 的非基本情形保存原参数和 ra，再调用自身：

```
    addi sp,sp,-16
    sd ra,8(sp)
    sd s0,0(sp)
    mv s0,a0
    addiw a0,a0,-1
    call factorial
    mulw a0,s0,a0
    ld s0,0(sp)
    ld ra,8(sp)
    addi sp,sp,16
    ret
```

基本情形 n<=1 直接返回 1，不建立额外栈帧。emit 不返回计算值，但它调用输出库，也必须保存 ra；源程序的 void 返回对应恢复调用现场后 ret。测试 n=0、1、5、7、12，既检查递归出口也检查多层返回。

2.10 数组布局与浮点数实现

二维数组采用行优先布局，每行含三个 i32 元素，因此行步长为 12 字节。row_sum 接收 a0 中的数组首地址和 a1 中的行下标，用 $\text{base} + 12 \times \text{row} + 4 \times \text{column}$ 计算元素地址。main 的 64 字节栈帧中，偏移 0–20 保存六个元素，24 保存 scaled，40、48、56 分别保存 s1、s0、ra；未初始化的两个数组元素显式写零。输入和输出库调用使用独立栈帧，不覆盖调用者的数组区域。

整数输入通过 fcvt.s.w 转换为 float，fmul.s 与 fadd.s 计算 $1.5n + 0.5$，twice 在 fa0 中收参并返回 $3n + 1$。fcvt.w.s 的 rtz 模式显式实现 float 到 int 的向零截断。scaled 在后续 row_sum、putint、putch 调用期间保存在栈上，最后重新加载并用 flt.s 比较，避免错误依赖浮点临时寄存器跨调用不变。

2.11 汇编、链接和同输入等价性验证

验证脚本对每个手写文件执行静态链接并由 QEMU 运行，例如：

```
riscv64-linux-gnu-gcc -static -march=rv64gc -mabi=lp64d \
  prep/llvm_ir/handwritten/functions_rv.s prep/manual/sylib.c \
  -o build/prep-llvm-ir/functions_handwritten_rv
printf '7\n' | qemu-riscv64 build/prep-llvm-ir/functions_handwritten_rv
# stdout: 5040, process exit status: 0
```

gcc 在这里调用汇编器和链接器处理手写.s，库源码另行编译；源程序和 LLVM IR 的参考编译路径与此独立。链接失败、模拟执行超时、非零退出码或任一输出差异都会使验证脚本失败。

示例	代表输入	源程序/IR/手写汇编 stdout	验证重点
arithmetic	-7	1, 7, -7, -7	负数除法与余数
short_circuit	0 / 4	0, 2, 0 / 1, 2, 1	短路与副作用
loop_control	2 / 8	1 / 13	continue / break
functions	7	5040	递归与返回
array_float	-3 / 2	10, -8, 0 / 10, 7, 1	数组、浮点与转换
promote_demo	5	10	循环累加

表 4: 实际执行的代表结果，逗号表示换行分隔的输出

每个输入现在比较八条路径：C 参考程序本机/RV64、手写 IR 本机/RV64 （原始与 O2）、lli、手写 RV64 汇编。33 组输入共 264 项，加 mem2reg 的 5 项为 **269/269 通过**。arithmetic、short_circuit、loop_control 各 48 项，functions 与 array_float 各 40 项，promote_demo 含 mem2reg 共 45 项。全部输出逐字比较，并检查进程退出码为 0。其中新增手写汇编独立贡献 33 项运行验证。

2.12 基本要求二结论

六组示例均已形成源程序、手写 LLVM IR、手写 RISC-V 汇编和同输入验证的闭环。相同可观测结果说明当前测试范围内语义一致，IR verifier 进一步确认结构合法。示例涵盖基本数值运算、赋值、分支、循环、函数，以及数组和浮点进阶特性；库链接通过 getint、putint、putch 实际交互验证。当前使用最小教学运行库而非课程正式二进制库；正式库适配、全部库接口验收、任意输入下的等价性证明和完整编译器实现均不是本次已经完成的结论。

3 进阶要求：MLIR 多级中间表示探索

3.1 探索目标与证据边界

本节研究预备工作进阶要求中的 MLIR 中端处理。首先查阅课件指定的 AscendNPU IR VecAdd 示例与方言文档，再构造上游 MLIR 的同类逐元素加法程序，真实执行多层降低、保存检查点，并验证末端运行结果。两条路线分别是官方 NPU 文档研究与本机 CPU 实验，不将后者写成前者的上板结果。

本机未发现 bishengir-compile、CANN 工具链目录或 NPU 设备节点。课件允许环境配置困难时通过文档阅读、方言差异和探索过程完成进阶说明。因此 Ascend 专有流程采用文档研究，不编造设备输出或性能数据。另从 Ubuntu 官方源下载 MLIR 21.1.8 的工具和共享库，解压到项目临时目录，不安装到系统；由脚本设置进程内的共享库搜索路径。

3.2 AscendNPU IR VecAdd 的方言与层级

官方快速入门 [3] 的 VecAdd 使用 i16 元素，并区分 GM 与 UB 地址空间。输入先搬入片上缓冲，再进行向量加法，最后搬回输出；设备入口用 HACC 属性表达。编译后还需要 CANN runtime 注册和启动设备程序。这与仅把数组指针传给 CPU 函数的执行环境不同。

架构说明 [4] 把 HFusion、HIVM、HACC 分为高层融合、硬件相关计算/搬运/同步、异构执行表达等职责。结合 HIVM 文档 [5]，可以看到片上内存和计算流水信息在特定层被显式保留。**快速入门直接给出 HIVM 级程序，不能由该输入声称已经实际观察到 HFusion 到 HIVM 的转换。**本报告的层级关系来自官方架构说明，非本机 pass 日志。

比较点	上游 CPU 实验	Ascend 官方文档路线
高层计算	Linalg 通用逐元素计算	HFusion 等较高层表达
硬件相关操作	普通 MemRef 访存	HIVM 中的计算、搬运、同步
内存空间	本机普通内存	GM、UB 等硬件空间
执行接口	MLIR 生成 C 包装函数	HACC 入口及 CANN runtime
证据	本机各层输出与运行检查	官方示例和架构文档分析

表 5: 两种路线的职责与证据差异

3.3 可执行的上游 VecAdd 设计

独立设计的 `prep/mlir/vecadd.mlir` 使用三个 `memref<16xi16>` 参数。Linalg 的三个恒等索引映射表示 $c[i] = a[i] + b[i]$，迭代属性 parallel 表明各元素计算互相独立。这保留了后续选择循环或向量化策略的空间，但本次选择的是标量循环路线。

```
linalg.generic {
  indexing_maps = [affine_map<(i)->(i)>,
                   affine_map<(i)->(i)>, affine_map<(i)->(i)>],
  iterator_types = ["parallel"]
} ins(%a, %b : memref<16xi16>, memref<16xi16>)
  outs(%c : memref<16xi16>) {
^bb0(%x: i16, %y: i16, %old: i16):
  %sum = arith.addi %x, %y : i16
  linalg.yield %sum : i16
}
```

这是本次手写的上游例子，不是复制或执行 Ascend 专有程序。输入数组设为 $a[i] = i$、$b[i] = 1$（$0 \le i < 16$），C 驱动逐项检查输出。

3.4 逐层 lowering 与检查点

上游 MLIR 文档介绍结构化 SCF 与非结构化 CF 的区分 [6]。本次根据工具可用 pass[7] 执行如下管线，每一步均保存文件：

```
mlir-opt vecadd.mlir -o 00_linalg.mlir
mlir-opt 00_linalg.mlir --convert-linalg-to-loops -o 01_scf.mlir
mlir-opt 01_scf.mlir --convert-scf-to-cf -o 02_cf.mlir
mlir-opt 02_cf.mlir --convert-to-llvm \
    --reconcile-unrealized-casts -o 03_llvm.mlir
mlir-translate --mlir-to-llvmir 03_llvm.mlir -o 04_llvm.ll
```

完整脚本 `prep/mlir/run_lowering.py` 支持系统工具或项目内便携工具。上述路径在脚本中落实为 results 下的检查点，不依赖工作目录的绝对用户名。

检查点	行数	实际观察到的操作方言
00_linalg	12	Linalg、Arith、Func
01_scf	15	SCF、MemRef、Arith、Func
02_cf	21	CF、MemRef、Arith、Func
03_llvm	67	LLVM

表 6: 实际保存的 MLIR 检查点（不把接口属性计为操作）

首先 generic 被展开为 `scf.for`，循环体出现两个 memref.load、一次 arith.addi 和一次 memref.store。接着循环被拆成比较、条件分支、循环体和回边，迭代变量通过块参数传递；结构化循环这个概念不再显式保留。再向 LLVM 方言转换时，MemRef 描述符中的已分配地址、对齐地址、偏移、长度和步长被显式展开，生成与 C 调用者衔接的包装函数。最后 `mlir-translate` 才输出真正的 LLVM IR。因此 `llvm.*` 操作所在的 MLIR 文件，与 LLVM 自身的 `.ll` 文件并不是同一种文本格式。

3.5 末端验证与分析

C 驱动构造与一维 MemRef 对应的描述符，通过 `_mlir_ciface_vecadd` 调用降低后的程序。本次 LLVM verifier 检查通过，Clang 编译链接后实际输出：

```
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
```

驱动逐个断言全部 16 个元素正确，退出码 0。版本、命令、stderr 和结果保存于 `prep/mlir/results/`。行数从 12 增至 67，主要由内存描述符和接口展开造成；该数字不能直接说明运行速度。本次没有测量 NPU 性能，也未执行片上搬运或同步操作。

多级 IR 的价值在于暂时保留当前优化需要的抽象，再逐步选择具体实现。高层可以讨论索引映射和融合，中层明确循环和内存行为，低层处理指针与调用约定。若直接从源程序进入 LLVM IR，这些高层信息通常需要重新推断。与此同时，降低并非仅改指令名称：类型、控制流、内存表示与接口也必须同步转换。上游工具未注册 HIVM/HACC 方言，不能简单套用本次 CPU pass 管线编译官方 NPU 输入。

4 总结与复现材料

原始手写代码、参考源码、运行脚本、命令记录和分层输出均保存在项目中。LLVM IR 复现入口为 `prep/llvm_ir/verify.py`，MLIR 复现入口为 `prep/mlir/run_lowering.py`；两个目录的 README 说明工具、运行方式与验证范围。共同报告入口为 `LaTeX 模板/main.tex`，本附件由 `scripts/build_yuan_report.py` 从相同章节生成，以保持内容一致。六组手写 IR 与汇编完成同输入的验证闭环，支持后续 IR 生成器和目标代码生成器的开发。正式运行库取得后需复测；环境限制、有限输入范围和 NPU 文档研究的证据边界均已明确说明。LLVM IR 通过结构验证与执行对照检查，MLIR 降低则展示类型、控制流、访存表示和接口的同步转换。

参考文献

[1] RISC-V International. RISC-V ABIs Specification. https://riscv-non-isa.github.io/riscv-elf-psabi-doc/.

[2] LLVM Project. LLVM Language Reference Manual. https://llvm.org/docs/LangRef.html.

[3] AscendNPU IR. 快速入门示例. https://ascendnpu-ir.gitcode.com/zh_cn/sources/introduction/quick_start/examples_zh.html.

[4] AscendNPU IR. 架构介绍. https://ascendnpu-ir.gitcode.com/zh_cn/sources/introduction/architecture_zh.html.

[5] AscendNPU IR. HIVM Dialect. https://ascendnpu-ir.gitcode.com/zh_cn/sources/developer_guide/dialects/HIVMDialect.html.

[6] MLIR Project. SCF Dialect. https://mlir.llvm.org/docs/Dialects/SCFDialect/.

[7] MLIR Project. Passes. https://mlir.llvm.org/docs/Passes/.