Lifetime-Engineered Divided-Body SOI *Single-Transistor Latch*에서의 두 단계 래치: 소자 수준 직렬 STL 구현과 *hole balance* 기반 메커니즘 분석

Yeseul Seo

***Abstract*—SOI *single-transistor latch* (STL)는 *floating body*의 *impact ionization*과 기생 *bipolar junction transistor* (BJT)의 양의 되먹임으로 Id-Vd에 급격한 *latch*와 *hysteresis*를 보인다. 본 연구는 두 개의 STL을 직렬로 연결한 회로를 소자 하나로 구현하여 래치가 두 번 일어나는 소자를 Silvaco ATLAS 2D *TCAD*로 설계하였다. Body 도핑 *split*, Si 두께 *split*, *split gate*만으로는 *hole quasi-Fermi level*이 body 전체에서 이어져 래치가 한 번만 일어났다. n^+ *island*로 body를 물리적으로 나누어도 두 STL이 직렬 제약(*series constraint*)과 가로 p–n^+–p 정공 결합 때문에 동시에 래치하였다. 섬을 저항(R_{tap})으로 접지하고 섬의 SRH *lifetime* 기준값 τ_0를 1 ps(실효 5×10^{-16} s)로 줄여 두 결합을 모두 끊자, *drift-diffusion* (DD) *MixedMode* 계산에서 2.25 V(오른쪽 STL)와 3.30 V(왼쪽 STL)에 두 번의 급격한 래치가 *hysteresis*와 함께 나타났다. `.str` 스냅샷의 *hole balance* 분석으로, 각 래치가 그 STL의 drain 쪽 *impact ionization* 정공이 재결합을 이겨 *source–body barrier*가 무너지는 순간임을 보였다. Si *lifetime*을 10^{-8} s로 줄이면 *holding current*가 올라가 래치가 0.04 V 안에서 급격히 꺼지며, 섬 위치를 L_g의 60%로 옮기면 두 *hysteresis loop*가 1.1 V 간격으로 완전히 분리된다. 86개 *split*으로 두 래치를 독립적으로 조절하는 설계 손잡이를 정리하였다. 에너지 균형(*hydrodynamic*, hcte) 모델에서는 오른쪽 drain 접합의 전자 온도 폭주로 3.6–5.3 V에서 계산이 멈추어, 두 번째 래치는 DD 결과로 제시한다.**

***Index Terms*—Single-transistor latch (STL), silicon-on-insulator (SOI), floating body, impact ionization, parasitic bipolar transistor, multi-level latch, carrier lifetime engineering, TCAD.**

I. 서론 (Introduction)

FLOATING-body SOI MOSFET에서는 drain 쪽 *impact ionization* (II)으로 생긴 정공이 body에 쌓여 body–source 접합을 순방향으로 만들고, 기생 *lateral NPN BJT*의 전자 주입이 다시 II를 늘리는 양의 되먹임이 생긴다. 이 되먹임이 1을 넘으면 drain 전류가 수 자리 급격히 뛰는 *single-transistor latch* (STL)가 일어나고, 내려올 때 더 낮은 전압에서 꺼지는 *hysteresis*가 생긴다 [1]. STL은 *bistable resistor* (biristor) [2], *capacitorless* 1T-DRAM [3], [4], *leaky integrate-and-fire* 뉴런 [5]–[7], 발진기 [8] 등으로 활용되어 왔고, 동작 전압을 낮추려는 연구도 이어지고 있다 [9]. 이 응용들은 대부분 STL의 **두 상태**(HRS/LRS)만 사용한다.

한편 *multi-valued logic* (MVL), 특히 ternary logic은 radix의 최적값($e\approx2.718$)에 가장 가까운 정수 radix로서 트랜지스터 수와 배선을 줄여 밀도와 에너지 효율을 높일 수 있어 주목받고 있다 [10], [11]. CMOS 호환 ternary 소자로는 터널링 기반 T-CMOS [12], 문턱 스위치(TS)와 MOSFET의 직렬 연결 [10], [11], [13], feedback FET [14], gate–body diode MOSFET [15], ternary decoder [16] 등이 보고되었다. 특히 STL 기반 biristor를 문턱 스위치로 쓰는 방식 [10], [11]은 낮은 누설과 CMOS 동일 공정이 장점이지만, **두 개의 소자**를 직렬로 연결해야 세 상태를 얻는다.

TABLE I
세 상태(ternary) 동작을 위한 선행 연구와 본 연구 비교

방식	소자 수	기판	세 상태의 원인	비고
T-CMOS [12]	1	bulk	BTBT 누설 경로	모든 상태에 정적 전류
NbO_2 TS + MOS [13]	2	–	IMT 문턱 스위치	이종 공정, TS 누설
BTS + MOS [10], [11]	2	SOI	STL(biristor) + MOS-FET	측정, 직렬 2소자
triristor [17]	1	bulk	한 p-well, 두 전류 경로의 II	측정, 7–12 V, 두 래치 결합
본 연구	**1**	**SOI**	**분리된 두 body의 독립 STL**	TCAD, 1.2–4.8 V, 독립 조절

최근 Noh 등은 bulk Si MOSFET 하나에서 STL이 두 번 일어나는 *triristor*를 측정으로 보였다 [17]. 이 소자에서 두 래치는 같은 p-well(정공 저장소 하나)을 공유하며, bulk punchthrough 전류(1차)와 표면 subthreshold 전류(2차)라는 **두 전류 경로**로 구분된다. 그 결과 두 래치는 body 전압과 V_G에 따라 하나로 합쳐질 수 있고, 두 래치를 따로 설계하는 공정 변수는 제시되지 않았다. 또 $L_G=3$ μm에서 동작 전압은 7–12 V였다. 조사한 범위에서 SOI 소자의 이중 래치는 보고되지 않았다.

본 연구는 SOI 소자 하나 안에 **물리적으로 분리된 두 floating body**를 두어, 두 STL을 직렬로 연결한 회로(Fig. 2)를 소자 수준에서 구현한다. 두 body 사이의 n^+ island를 재결합 sink이자 tap 노드로 사용하면 각 body가 **독립된 STL**로 동작하여 Id-Vd에 래치가 두 번 나타나고, 세 상태(I, II, III)를 얻는다. Table I에 선행 연구와의 차이를 정리하였다. 본 논문의 기여는 다음과 같다. (1) SOI divided-body 구조에서 이중 래치를 TCAD로 제안하고, 래치가 한 번이던 원인(정공 준페르미 준위 연속, 직렬 제약, 가로 PNP 결합)을 단계적으로 규명하였다. (2) `.str` 기반 *hole balance*로 각 래치가 해당 body의 II 정공이 재결합을 이기는 순간임을 정량적으로 보였다. (3) 1차 래치는 오른쪽 body 도핑, 2차 래치는 왼쪽 body 도핑으로 **독립적으로** 설계되며, 두 *hysteresis loop*를 1.1 V 간격으로 완전히 분리할 수 있음을 86개 *split*으로 보였다.

EE762 (KAIST, Fall 2026) project report. Simulation decks, analysis code and raw logs: GitHub `ashleysys04-blip/EE761_DividedBody` (paths in captions are relative to the repository root).




Fig. 1. 제안 소자와 동작 원리. (a) 왼쪽 STL(p-body 6×10^{17})과 오른쪽 STL(p-body 7×10^{17}) 사이의 *lifetime-killed* n^+ island를 BOX 관통 via와 R_{tap}으로 접지한다. (b) 단면과 치수. (c) Id-Vd의 두 래치(I→II 2.25 V, II→III 3.30 V). (d)–(f) 각 상태의 body 정공. (g) 섬 *lifetime*을 줄이지 않으면 정공이 섬을 건너 두 body가 동시에 래치한다. 그림: docs/fig/paper/fig1_concept.png; (c)의 데이터: 1007_ddsplit/DDS_BASE.log_tr.log.

II. 소자 구조와 시뮬레이션 방법 (Device and Methodology)

A. 기준 소자

Table II에 기준 소자 변수를 정리하였다. $L_g = 300$ nm, $T_{si} = 50$ nm, $t_{ox} = 20$ nm, $T_{box} = 200$ nm, S/D n^+ 10^{20} cm^{-3}이며, $V_G = -0.2$ V로 채널을 닫은 상태에서 drain 전압을 올린다. 채널 가운데 30 nm 폭 n^+ island가 body를 왼쪽 STL(source–island)과 오른쪽 STL(island–drain)로 나눈다. Island는 BOX를 관통하는 n^+ via로 바닥의 *tap* 전극에 연결되고, 회로의 R_{tap}을 거쳐 접지된다. Island와 via의 *carrier lifetime*은 $\tau_{isl} = 1$ ps이다. 소자의 `.str`에서 직접 그린 구조는 저장소의 docs/fig/struct_14_main_L6.png에 있다.

TABLE II
기준 소자 변수 (덱: 1001/tap/MM_TAPT_ISL_W30LK_L6_R7_R1e7_UD75S_MF_DD_W05_VGm0p2.in)

기호	의미	값
L_g, $L_{S/D}$	gate 길이, S/D 길이	300, 500 nm
T_{si}, t_{ox}, T_{box}	Si, gate oxide, BOX 두께	50, 20, 200 nm
$N_{A,L}$, $N_{A,R}$	왼쪽/오른쪽 p-body 도핑	6×10^{17}, 7×10^{17} cm^{-3}
W_{IS}, $N_{D,IS}$	island 폭, 도핑	30 nm, 10^{20} cm^{-3}
$\tau_{0,isl}$, $\tau_{0,Si}$	island / Si SRH 기준값 τ_0	1 ps, 10^{-7} s
τ_{eff}	실효 SRH *lifetime* (`consrh`)	island 5×10^{-16} s, body 6.7–7.7 ns
R_{tap}	island–GND 저항	10 MΩ
V_G, sweep	gate, drain ramp	−0.2 V, 0.7 V/ms
width	소자 폭	0.5 μm

B. 물리 모델과 수치 방법

모델은 `bgn`, `consrh`, `conmob`, `fldmob`, `fermi`, `trap.tunnel`, `bbt.std`와 Selberherr *impact ionization* (`impact selb`) [19], [20]이다. `consrh`는 SRH *lifetime*을 $\tau_{eff} = \tau_0/(1 + N/N_{SRH})$, $N_{SRH} = 5 \times 10^{16}$ cm^{-3}로 도핑에 따라 줄인다. 따라서 본문의 τ_{isl}, τ_{Si}는 모두 기준값 τ_0이며, 실효값은 10^{20} cm^{-3} island에서 $\tau_0/2001$, 6–7 $\times 10^{17}$ body에서 $\tau_0/13$–$\tau_0/15$이다. 기준 소자 `.str`에서 소수 캐리어 밀도와 재결합률로 구한 body 실효 *lifetime*(켜진 오른쪽 body 6.2 ns)은 이 식과 일치하였다. Auger 재결합은 꺼져 있다. 10^{20} cm^{-3}에서 Auger *lifetime*($\approx 1/C_n N^2 \approx 0.4$ ns)은 island SRH 실효값보다 6자리 길고, body에서는 $\sim 10^{-5}$ s이므로 결과에 미치는 영향은 작을 것으로 추정하였다. 실제로 Auger를 켠 계산에서 기준 소자와 분리 소자(섬 60%, $\tau_{0,Si} = 10^{-8}$ s)의 래치·꺼짐 전압은 2 mV 이내로 같았다 (1007_ddsplit/DDS_{BASE,TE8_XS60}_AUGER.log_tr.log). 두 가지 *transport*를 사용하였다: **에너지 균형(hcte)**과 **drift-diffusion (DD)** [21]. 래치는 S자 I–V(*negative differential resistance*)를 만들어 정상상태 전압 sweep이 접힘점에서 수렴하지 않는다.




Fig. 2. (a) 등가 회로: 각 STL = MOSFET + floating body 위의 기생 NPN, *impact ionization* 전류원 I_{ii}로 body가 충전된다. Island 노드 V_I는 R_{tap}으로 접지되어 오른쪽 STL의 source이자 왼쪽 STL의 drain이 된다. (b) 설계 변수. 그림: docs/fig/paper/fig2_equivalent_circuit.png.

그래서 drain을 0.7 V/ms로 올렸다 내리는 **transient ramp**를 사용하였다. 실제 시간 동역학이 불안정 가지를 건너가므로 래치와 *hysteresis*가 바로 나온다. 10배 빠른 ramp(7 V/ms)에서는 래치 전압이 0.1 V 밀려 준정적이 아니므로 0.7 V/ms를 유지하였다. 최종 계산은 **MixedMode**로 하였다. 소자 구조와 V_G 상태를 `.str`로 저장한 뒤 회로의 전압원, R_{tap}, (필요하면) drain 직렬 저항에 연결한다. MixedMode는 소자 단독 계산과 전류가 4자리까지 일치하면서 약 20배 빨랐다. 오른쪽 drain 접합은 1 nm 격자를 사용하였다.

래치 판정. 같은 인가 전압(2 mV 이내)에서 경로 전류가 1자리 넘게 변하고 실제 전류 수준(왼쪽 $|I_S| > 10^{-7}$ A, 오른쪽 $|I_{tap}| > 10^{-9}$ A)에 닿으면 래치로 정의하였다. 수치 오류와는 time step 붕괴, KCL 잔차, 내부 상태 변화, gate 변위 전류로 구별하였다 (Section VII).

III. 구조의 진화: 왜 래치가 한 번이었나

이 절은 래치를 두 번 얻기까지 시도한 구조를 순서대로 기술한다. 각 단계는 **목적** → **방법** → **문제** → **해결**의 흐름을 따른다. 요약은 Fig. 3, 각 단계의 상세 데이터는 Fig. 4–12에 있다.

A. *Body* 도핑 *split*

목적. Body 왼쪽/오른쪽 도핑이 다르면 두 영역의 래치 전압이 달라 Id-Vd에 래치가 두 번 나올 것이라 기대하였다. **방법.** 균일 5×10^{17} STL을 기준으로 (i) 소농도차 split(L/R = 4.8–5.4$\times10^{17}$, 4–12%), (ii) 대농도차 split(평균 약 5×10^{17}, 비율 2.3/4/10배, 고도핑을 drain 쪽 또는 source 쪽)을 계산하였다. **결과.** 모든 경우 래치가 **한 번**이었다 [Fig. 4]. 소농도차는 균일 소자($V_{LU} = 3.86$, $V_{LD} = 3.51$ V)와 ±0.15 V 이내로 같았다. 대농도차에서는 고도핑 방향과 비율이 래치 창을 조절하였다. Drain 쪽 고도핑(L3 R7)은 $V_{LU} = 3.67$, 창 0.35 V로 균일 소자보다 낮아지고, source 쪽 고도핑은 L7 R3에서 4.89/3.88 V(창 1.01 V), L8 R2에서 5.76/4.11 V(창 1.66 V)로 올라갔다. L2 R8, L1 R10은 S자 I–V의 접힘점에서 전압 sweep이 3.5 V에서 멈추었고, L10 R1은 6.9 V까지 래치가 없었다. **원인.** 전이 전후 EBD에서 *hole quasi-Fermi level*이 body 전체에서 하나로 이어져 있었다. p/p$^+$ 계단은 다수 캐리어(정공)를 막지 못하므로 두 영역의 body 전위가 따로 움직일 수 없다. 또 저농도 쪽이 drain 쪽이면 공핍되어 정공 저장소가 하나만 남는다. 결론적으로 body를 **물리적으로** 나누어야 한다.

B. 단일 *body*의 다른 분리 시도

도핑 외의 방법으로 두 body를 독립시킬 수 있는지 확인하였다 [Fig. 5]. (a) Body 아래쪽에 산화막 *notch*(폭 10–20 nm)를 넣어 두 정공 저장소를 나누고, 위쪽 얇은 Si *bridge*(두께 5–20 nm)로 전자 경로만 남겼다. 래치는 한 번($V_{LU} = 4.27$–4.44 V)이며, bridge가 얇을수록 래치가 약해져 B05 W10은 연속적으로 켜졌다. (b) Si 두께를 좌우로 나눈 T_{si} split(20–50 nm)도 래치가 한 번이고 V_{LU}가 3.8–4.1 V 사이에서만 움직였다. (c) Gate를 둘로 나눈 *split gate*에서는 두 번째 gate 전압 V_{G2}가 래치 창을 0.36에서 1.18 V로 조절하였으나 역시 한 번이었다. (d) Source 쪽(S) 또는 drain 쪽(D)에 gate로 제어되는 n$^-$ 영역(75–150 nm)을 둔 n$^+$/n$^-$/p/n$^+$ 구조는 n$^-$ 장벽 붕괴가 래치와 별개의 단계로 나타나기를 기대하였으나, 래치는 한 번(2.4–3.2 V)이었다. 같은 시기 Id-Vg [Fig. 6]에서는 drain 쪽 고도핑(L3 R7)만 $V_D = 1$ V에서 gate 방향 래치(up 1.390/down 1.335 V)를 보였고, 다른 도핑 배치는 연속적이었다.

C. *Floating n$^+$ island:* 직렬 제약

목적. 정공이 두 body 사이를 오가지 못하게 하면 두 body가 따로 래치할 것이다. **방법.** 채널 가운데에 폭 30 nm, 10^{20} cm^{-3}의 n$^+$ island를 Si 두께 전체에 넣어 왼쪽 STL(source–island)과 오른쪽 STL(island–drain)을 만들었다. **결과.** 래치 전 두 body 전위는 -0.02와 0.36 V로 달라 분리 자체는 되었다 [Fig. 7(b)]. 그러나 L3 R7에서 3.26 V에 왼쪽 body, 오른쪽 body, island가 **동시에** 점프하였다. L5 R5, L7 R3은 sweep이 4.9–5.4 V에서 멈추었다. **원인.** 섬이 떠 있으면 오른쪽 STL의 전류가 반드시 왼쪽 STL을 지나야 한다(**직렬 제약**). 따라서 한쪽만 켜질 수 없다. 섬에 따로 빠져나갈 전류 경로가 필요하다.

D. *Tapped island: transient ramp*와 가로 *PNP* 결합

목적. 섬을 저항 R_{tap}으로 접지하면 오른쪽 STL이 먼저 켜졌을 때 그 전류가 왼쪽을 거치지 않고 빠진다. 섬 전위 $I_{tap}R_{tap}$은 왼쪽 STL의 drain 전압이 되어 두 번째 래치를 일으킬 것이다. **방법.** 섬 아래 BOX를 n$^+$ via로 관통시키고 바닥 *tap* 전극에 `contact resistance`를 달았다. **문제 1: 접힘점 수렴.** 전압 sweep은 2.93 V, 1.6×10^{-11} A에서 멈추었다. Drain 직렬 저항(10^5 Ω), 전류 sweep, 전압–전류 제어 전환도 모두 래치 전에 멈추었다 (Table III). Drain을 시간에 대해 0.7 V/ms로 올리는 **transient ramp**만이 0–7–0 V를 완주하였다. 실제 시간 동역학이 불안정 가지를 건너가므로 점프와 *hysteresis*가 바로 얻어진다. 이후 모든 계산은 이 방식이다. **문제 2: 동시 래치.** R_{tap}을 600, 60, 10 kΩ로 바꿔도 V_{LU}는 모두 2.990 V였다 [Fig. 8(a)]. 섬 전위는 래치 후 R_{tap}에 비례하여 올랐지만 [Fig. 8(b)], 점프 순간을 확대하면 [Fig. 8(c)] 오른쪽 body가 먼저 오르고 약 10 ns 뒤 왼쪽 body와 섬이 따라 올라 **한 번의 점프 안의 순서**에 불과하였다. **원인.** 오른쪽 p body–n$^+$ island(30 nm)–왼쪽 p body가 **가로 PNP**를 이룬다. 오른쪽에서 섬으로 들어간 정공이 얇은 섬을 재결합 없이 건너 왼쪽 body를 채운다.




Fig. 3. 구조 변경에 따른 래치. (a) Floating n^+ island: 두 STL이 3.26 V에서 함께 래치. (b) $R_{tap} = 600$ kΩ로 접지한 island: 오른쪽(I_{tap})과 왼쪽(I_S)이 2.99 V에서 동시에 점프(가로 PNP 결합). (c) Island *lifetime* 1 ps: 오른쪽 STL만 래치하고 왼쪽은 꺼진 채 유지. 데이터: (a) 0928/ISL_W30_L3_R7.log, (b) 1001/tap/TAPT_ISL_W30_L3_R7_R3e5_VGm0p2.log, (c) 1001/tap/TAPT_ISL_W30LK_L3_R7_R1e4_UD6S_VGm0p2_extract.dat. 코드: paper/make_figs.py.




Fig. 4. Body 도핑 split (단일 body, hcte, 전압 sweep). (a) 소농도차 split (단위 10^{17} cm^{-3}, 실선 up, 점선 down): 균일 소자와 거의 같다. (b) 대농도차 split: 래치는 한 번이며 고도핑 방향이 V_{LU}를 움직인다. (c) V_{LU}, V_{LD} ($|I_D| = 10^{-8}$ A 기준; L2 R8, L1 R10은 3.5 V에서 sweep 정지). 데이터: 0921/STL_NB5p0_localfine.log, 0921/SPLIT_*_X50.log, 0927/BIG_{L3_R7,L7_R3,L8_R2,L10_R1}_X50.log, 0927_bigsplit/BIG_{L2_R8,L1_R10}_X50.log. 코드: paper/make_figs_ext.py.




Fig. 5. 단일 body에서의 다른 분리 시도 (모두 래치 한 번). (a) 산화막 notch + Si bridge (B: bridge 두께, W: notch 폭, nm). (b) T_{si} split (왼쪽/오른쪽 두께 nm). (c) Split gate: 두 번째 gate 전압 V_{G2} (D: drain 쪽, S: source 쪽 gate). (d) $n^+/n^-/p/n^+$ (S/D: n^- 위치, Ln: n^- 길이 nm, N: n^- 도핑, P: p 도핑). 데이터: 0921/B*_W*_L5p0_R5p2.log, 0928/TSI_*.log, 0929/splitgate/SG_*.log, 1001/nnpn/NNPN_*.log.

E. 가로 *PNP* 결합 끊기: 섬 폭, *top contact, lifetime*

목적. 정공이 섬을 건너지 못하게 하면 오른쪽 STL만 혼자 래치할 것이다. **방법.** $R_{tap} = 10$ kΩ에서 세 가지를 비교하였다: 섬 폭 30→100 nm (W100), 섬 윗면 *ohmic contact*로 tap (C), 섬과 via의 SRH *lifetime*을 1 ps로 줄인 섬 (B). **결과** [Fig. 9]. W100은 1.66 V에서 서서히 켜지고, V_G를 −1.2 V까지 내려도 I_S가 I_D를 따라왔다. 정공이 100 nm 섬도 건넌다. C는 3.035 V에서 I_{tap}과 I_S가 함께 점프하였다. 정공이 5 nm 깊이 contact 아래로 지나가기 때문이다. **B만** 3.058 V에서 오른쪽 STL(I_{tap})이 혼자 래치하고 $I_S \leq 5.4 \times 10^{-10}$ A로 왼쪽이 꺼진 채 남았다. B는 0–6–0 V 왕복에서 같은 3.0 V에 꺼진 상태(up)와 켜진 상태(down)가 공존하는 쌍안정 동작을 보였다. **문제.** 분리는 되었지만 왼쪽 STL이 구동되지 않았다. $R_{tap} = 10$ kΩ에서 섬 전위가 0.4 V 이상 오르지 않는다.




Fig. 6. 대농도차 split의 Id-Vg. (a) $V_D = 0.05$ V(점선)와 1 V(실선). (b) $V_D = 1$ V gate 왕복: L3 R7만 1.39/1.34 V의 gate 방향 래치와 *hysteresis*를 보인다. 데이터: 0928/idvg/IDVG_BIG_*_X50_{vd0p05,vd1}.log, 0928/idvg_return/IDVGR_BIG_*_X50_vd1.log.




Fig. 7. Floating n^+ island (폭 30 nm). (a) 도핑 배치별 $|I_D|$. (b) L3 R7의 probe 전위: 래치 전에는 두 body가 다른 전위이지만 3.26 V에서 함께 점프한다. 데이터: 0928/ISL_W30_{L3_R7,L5_R5,L7_R3}.log.

TABLE III
S자 I–V 접힘점에서의 계산 방법 비교 ($R_{tap} = 600$ kΩ; 덱: 1001/TAP/TAP*_ISL_W30_L3_R7_*.IN)

방법	결과
전압 sweep	2.934 V, 1.65×10^{-11} A에서 정지
drain 직렬 10^5 Ω	효과 없음 (pA에서 $IR \approx 0$)
전류 sweep	2.3×10^{-15} A (0.69 V)에서 실패
전압→전류 제어	4.3×10^{-11} A에서 정지
transient ramp 0.7 V/ms	**0→7→0 V 완주**

F. 섬 전위 올리기*: R_{tap}*

B 구조에서 R_{tap}을 10 k, 300 k, 1 MΩ로 키웠다 [Fig. 10]. $V_D = 4.98$ V에서 오른쪽 I_D는 3.2×10^{-5}, 3.2×10^{-6}, 1.1×10^{-6} A로 줄고, 섬 전위 상승은 0.32, 0.94, 1.05 V, 왼쪽 I_S는 2.1×10^{-10}, 3.3×10^{-8}, 7.3×10^{-8} A로 늘었다. 섬 전위는 V_D 1 V당 약 0.73 V씩 오르고 I_S는 지수적으로 커졌다. 그러나 왼쪽 도핑 3×10^{17}에서는 I_S가 **점프 없이 매끄럽게** 올랐고, $R_{tap} = 1$ MΩ run은 5.284 V에서 멈추었다. 직전의 음전류 점프는 수치 오류였다 (Section VII).

G. 왼쪽 *STL*은 래치할 수 있는가*: standalone* 소자

섬부터 오른쪽을 모두 n^+로 바꾼 **standalone 왼쪽 STL**(body 135 nm)로 도핑을 탐색하였다 [Fig. 11]. 이 소자의 V_D는 본 소자에서 왼쪽 래치에 필요한 섬 전위에 해당한다. 원래 왼쪽 도핑 3×10^{17}과 5×10^{17}은 장벽이 낮아 **연속적으로 켜졌고** 래치가 없었다. 6×10^{17}부터 급격한 래치가 생겼다 (hcte: 2.54 V, *hysteresis* 2.48–2.32 V; DD: 1.78 V). B 소자 안의 왼쪽 STL 전류는 standalone 곡선과 2–3배 이내로 일치하여, standalone 소자가 대표성이 있음을 확인하였다. 이로써 왼쪽 body를 6×10^{17}으로 정하였다. 6×10^{17}은 0–3–0 V 왕복에서 켜짐 2.541 V, 꺼짐 2.48–2.32 V의 *hysteresis*를 가지며, 같은 2.4 V에서 꺼진 상태와 켜진 상태의 장벽 높이가 달랐다. Ramp를 7 V/ms로 10배 빠르게 하면 V_{LU}가 2.645 V로 0.1 V 밀리고 꺼짐은 같았다 [Fig. 12(b),(c)]. 래치 직전 body 전위 VB_{left}는 0.25 V 부근에서 급격히 0.45 V로 뛰며, 이는 body–source 접합이 순방향으로 바뀌는 순간이다. 따라서 0.7 V/ms를 준정적 조건으로 유지하였다. Fig. 12(a)는 B 소자($R_{tap} = 300$ kΩ) 안의 왼쪽 STL 전류를 섬 전위 상승에 대해 그린 것으로, 같은 도핑의 standalone 곡선과 2–3배 이내로 겹친다.

IV. 두 단계 래치 (Two-Stage Latch)

최종 소자[$N_{A,L} = 6 \times 10^{17}$, $R_{tap} = 10$ MΩ, Table II]의 DD MixedMode 결과가 Fig. 13이다. 올라갈 때 **2.251 V**에서 오른쪽 STL이 래치하여 I_{tap}이 10^{-12}에서 7×10^{-8} A로 뛰고(상태 I→II), 섬 전압 V_{tap}이 0.75 V로 오른다. 이후 V_{tap}이 V_D를 따라 오르다가 1.67 V에 이르는 **3.300 V**에서 왼쪽 STL이 래치한다(II→III). 이 섬 전압은 standalone 왼쪽 STL의 DD V_{LU}(1.78 V)와 가깝다. 두 번째 래치에서 I_S는 같은 V_D에서 약 1 μs 안에 3×10^{-7}에서 5×10^{-5} A로 뛰고, 전류가 왼쪽 STL로 직접 흐르면서 V_{tap}이 1.24 V로 떨어진다. 내려올 때 왼쪽은 약 2.24 V, 오른쪽은 약 1.20 V에서 꺼져 **두 래치 모두 *hysteresis*를 가진다.**

이 두 번째 점프는 수치 오류가 아니다. 점프 동안 time step은 10^{-10} s 수준으로 과정을 따라가고, KCL 잔차는 10^{-15} A 이하이다. 점프 후 전류는 일정 값에 안정되며, 점프 직전에는 I_S의 기울기가 커지는 양의 되먹임 전조가 있다. 소자 폭을 1 μm로 계산한 첫 run과 0.5 μm run의 래치 전압 차이는 6 mV 이내였다.

V. 메커니즘: .str 기반 Hole Balance

래치 전후에 촘촘히 저장한 .str 스냅샷 28개로 STL별 물리량을 계산하였다. 각 STL에 대해 (i) source–body 전자 장벽, (ii) body 평균 정공 밀도, (iii) drain 쪽 최대 전계, (iv) *impact ionization* 정공 전류 $I_{ii} = qW \int G_{ii}\, dA$, (v) body와 그 STL의 n^+ source(왼쪽: S, 오른쪽: island)에서의 재결합 전류를 구했다 (Si 삼각형 면적 적분).

첫 번째 래치. 2.24 V에서 오른쪽 drain 접합 전계는 1.16×10^6 V/cm, 증배 $M - 1 = I_{ii}/I_e \approx 0.25$이다. 정공이 오른쪽 body를 순방향으로 만들면 섬에서 전자 주입이 늘고 I_{ii}가 다시 늘어난다. 2.24→2.26 V(20 mV)에서 I_{ii}가 5×10^{-13}에서 9×10^{-9} A로 4자리 뛰고 장벽이 0.60에서 0.28 eV로 무너진다 [Fig. 14(a),(b)]. 래치 후에는 I_{ii}가 body 재결합과 island 재결합의 합과 같다. 예를 들어 3.0 V에서 $1.96 \times 10^{-8} \approx 1.06 \times 10^{-8} + 1.00 \times 10^{-8}$ A이다.

두 번째 래치. 오른쪽이 켜진 뒤 섬 전위가 오르면 왼쪽 STL의 drain 쪽(섬 왼쪽 가장자리) 전계가 3.6×10^5에서 7.1×10^5 V/cm로 커진다(2.2→3.28 V). 3.28→3.32 V에서 왼쪽 장벽이 0.61에서 0.10 eV로 무너지고 I_{ii}가 4×10^{-13}에서 3.4×10^{-6} A로 뛴다. Fig. 14(c)의 G_{ii} 지도에서 정공 생성이 두 drain 쪽 접합(섬 왼쪽 가장자리와 drain)에 모여 있다. 오른쪽에서 생긴 정공은 1 ps 섬에서 재결합하므로, 왼쪽은




Fig. 8. Tapped island (섬 *lifetime* 기본값, transient ramp). (a) R_{tap} 600/60/10 kΩ: 모두 2.990 V에서 래치. (b) 섬 전위 상승: R_{tap}이 클수록 크다. (c) $R_{tap} = 600$ kΩ 점프 부근 확대: 오른쪽 body가 먼저, 약 10 ns 뒤 왼쪽 body와 섬이 따라온다(가로 PNP 결합). 데이터: 1001/tap/TAPT_ISL_W30_L3_R7_{R3e5,R3e4}_VGm0p2.log, 1001/tap/TAPT_ISL_W30_L3_R7_R1e4_UP_VGm0p2.log.




Fig. 9. 가로 PNP 결합을 끊는 세 방법 ($R_{tap} = 10$ kΩ). (a) 섬 폭 100 nm, $V_G = -0.2/-0.5/-1.2$ V (실선 I_D, 점선 I_S): 왼쪽이 함께 켜진다. (b) 섬 윗면 ohmic contact(C): I_{tap}, I_S가 동시에 점프. (c) 섬 *lifetime* 1 ps(B): 오른쪽만 래치하고 I_S는 10^{-9} A 아래 (점선 down). 데이터: 1001/tap/TAPT_ISL_W100_L3_R7_R1e4_{UP_VGm0p2,UPDN_VGm0p5,UPDN_VGm1p2}.log, 1001/tap/TAPT_ISL_W30TC_L3_R7_R1e4_UD6S_VGm0p2.log, 1001/tap/TAPT_ISL_W30LK_L3_R7_R1e4_UD6S_VGm0p2_extract.dat.




Fig. 10. B 구조(섬 *lifetime* 1 ps)에서 R_{tap} sweep (up). (a) 왼쪽 STL 전류 $|I_S|$, (b) 섬 전위 상승. 1 MΩ 곡선은 5.28 V의 수치 오류 직전까지 표시. 데이터: 1001/tap/TAPT_ISL_W30LK_L3_R7_{R1e4_UD6S,R3e5_UD7S}_VGm0p2_extract.dat, 1001/tap/TAPT_ISL_W30LK_L3_R7_R1e6_UD7S_VGm0p2.log.




Fig. 11. Standalone 왼쪽 STL의 source 전류. (a) hcte: 3×10^{17}, 5×10^{17}은 연속적으로 켜지고, 6×10^{17}($V_{LU} = 2.54$ V, 점선: down sweep)과 7×10^{17}(3.00 V)은 급격히 래치한다. (b) DD: 래치 전압이 0.7–0.8 V 낮고, $V_D < E_g/q$ 영역의 래치(회색)는 DD의 *impact ionization* 과대평가로 본다. 데이터: 1001/tap/LEFTONLY_L135_P{3,5,6,7}e17_UD6S_VGm0p2.log, 1001/tap/LEFTONLY_L135_P6e17_UD3_VGm0p2.log, 1001/tap/LEFTONLY_L135_P*_DD_UP4_VGm0p2.log.

자기 drain 전계로만 켜진다. 이것이 두 래치가 분리되는 이유이다.

세 상태의 정공 분포. Fig. 15는 세 상태에서 Si 막의 정공 밀도 지도이다. 상태 I(2.0 V)에서는 두 body 모두 중성 p 영역($\sim 10^{17}$ cm^{-3})이 가운데에 남고 접합 근처는 공핍되어 있다. 상태 II(3.0 V)에서는 오른쪽 body가 정공으로 채워져 *gate* 아래 표면까지 10^{18} cm^{-3}을 넘고, island 안은 정공이 10^5 cm^{-3} 아래로 비어 있다. 즉 1 ps island가 정공을 소멸시키는 벽으로 작동한다. 왼쪽 body는 상태 I과 같은 분포이다. 상태 III(4.0 V)에서는 왼쪽 body도 가득 차고, island 안만 정공이 없는 띠로 남는다. 두 body의 정공 저장소가 island를 경계로 **따로** 채워지는 것이 두 단계 래치의 공간적 모습이다.

꺼짐과 Si lifetime. 기준 소자는 두 번째 래치가 완만하게 꺼지는 것처럼 보였다. 스냅샷을 보면 실제 꺼짐은




Fig. 12. Standalone 왼쪽 STL의 검증. (a) B 소자 안의 왼쪽 STL (I_S vs 섬 전위 상승, $R_{tap} = 300$ kΩ)과 standalone 소자 (I_S vs V_D), 둘 다 3×10^{17}. (b) 6×10^{17} 왕복의 ramp 속도 비교 (실선 up, 점선 down). (c) 같은 run의 왼쪽 body probe 전위. 데이터: 1001/tap/LEFTONLY_L135_P3e17_UD6S_VGm0p2.log, 1001/tap/TAPT_ISL_W30LK_L3_R7_R3e5_UD7S_VGm0p2_extract.dat, 1001/tap/LEFTONLY_L135_P6e17_{UD3,UD3_R7}_VGm0p2.log.




Fig. 13. 두 단계 래치 (DD, MixedMode, $R_{tap} = 10$ MΩ, 폭 0.5 μm). (a) $|I_D|$–V_D (실선 up, 점선 down): 2.251 V와 3.300 V의 두 래치와 각각의 *hysteresis*. (b) 경로별 전류: 오른쪽 STL(I_{tap})이 먼저, 왼쪽 STL(I_S)이 다음에 래치. (c) 섬(tap) 전압: 왼쪽 STL의 drain 전압으로 작용하여 standalone V_{LU} 부근에서 두 번째 래치를 일으킨다. 데이터: 1007_ddsplit/DDS_BASE.log_tr.log (같은 소자의 0–7.5–0 V run: 1001/tap/MM_TAPT_ISL_W30LK_L6_R7_R1e7_UD75S_MF_DD_W05_VGm0p2.log_tr.log).




Fig. 14. `.str` 스냅샷 기반 메커니즘 (기준 소자, $\tau_{Si} = 10^{-7}$ s). (a) STL별 source→body 전자 장벽 (up 실선, down 점선): 각 래치에서 해당 STL의 장벽만 무너진다. (b) Up sweep의 *impact ionization* 정공 전류(실선)와 재결합(점선). (c) 두 번째 래치 직후(3.32 V)의 G_{ii} 2D 지도 (점선: source 끝, island, drain 끝). 데이터: 1007_ddsplit/DDS_BASE_SNAP_T_tr_N (`.str`), 1007_ddsplit/mech_DDS_BASE_SNAP.dat, 1007_ddsplit/mech2_DDS_BASE_SNAP.dat. 코드: 1007_ddsplit/mech_ddsplit.py, mech2_ddsplit.py.

2.3→2.2 V 사이에서 급격하다(장벽 0.27→0.60 eV). 그 앞의 3.0→2.3 V는 **켜진 채 전류가 줄어드는** 구간이다. 켜진 상태는 I_{ii}가 재결합을 이기고 남은 정공으로 body를 순방향으로 유지하는 동안 지속된다. $\tau_{Si} = 10^{-7}$ s에서는 마지막 켜진 점(2.3 V, $I_e = 10^{-7}$ A)에서도 생성 정공의 29%만 재결합하여 여유가 크다. 그래서 작은 전류까지 버틴다. $\tau_{Si} = 10^{-8}$ s에서는 2.76 V에서 이미 78%를 잃는다. 그래서 **큰 holding current**(5.5×10^{-7} A)에서 2.76→2.74 V 사이에 6자리가 한 번에 떨어진다 [Fig. 16]. 즉 Si *lifetime*은 *holding current*를 올려 꺼짐을 급격하게 만드는 손잡이이다. 대가로 켜는 데에도 정공이 더 필요해 두 래치 전압이 함께 오른다 (10^{-8} s: 2.95/3.94 V).

VI. 설계 공간 (Design Space)

기준 소자에서 변수 하나씩 바꾼 DD MixedMode *split* 86개를 계산하였다 [Fig. 17, Table IV]. 48/50개(1–3차)에서




Fig. 15. 세 상태의 정공 밀도 $\log_{10} p$ (기준 소자 up sweep; 점선: source 끝 0 nm, island 135–165 nm, drain 끝 300 nm). 상태 I: 두 body 모두 꺼짐. 상태 II: 오른쪽 body만 정공으로 채워짐. 상태 III: 두 body 모두 채워지고 island만 비어 있다. 데이터: 1007_ddsplit/DDS_BASE_SNAP_T_tr_N (`.str`, 스냅샷 번호: 1007_ddsplit/mech_DDS_BASE_SNAP.dat). 코드: paper/make_figs_ext.py, 1007_ddsplit/mech2_ddsplit.py.




Fig. 16. Si *lifetime*과 급격한 꺼짐. (a) τ_{Si}에 따른 $|I_D|$–V_D: 수명이 짧을수록 두 번째 래치가 점프로 꺼진다 (OFF 폭 0.26→0.04 V). (b) Down sweep에서 왼쪽 STL의 *impact* 정공 중 재결합으로 잃는 비율. 데이터: 1007_ddsplit/DDS_{BASE,TE2em8,TE1em8,TE5em9}.log_tr.log, 1007_ddsplit/mech2_DDS_{BASE,TE8}_SNAP.dat.

래치가 두 번이었다. 두 래치는 서로 다른 손잡이로 **독립적으로** 조절된다. $N_{A,R}$은 첫 번째 래치(1.24–2.51 V), $N_{A,L}$은 두 번째 래치(2.28–4.01 V)를 움직인다. V_G는 둘을 함께 움직이고, R_{tap}은 래치 전압이 아니라 두 점프의 크기를 나눈다(첫 번째 4.3→1.9자리, 두 번째 0.7→3.9자리, $R_{tap} = 3 \times 10^5 \rightarrow 3 \times 10^8$ Ω). 섬 *lifetime*은 10^{-10} s까지는 분리가 유지되고 10^{-9} s에서 두 래치가 합쳐진다. 섬 폭 100 nm에서는 왼쪽 래치가 사라진다.

A. 변수별 *Id-Vd (1–3*차 *split, $\tau_{Si} = 10^{-7}$ s)*

Fig. 18은 변수 하나씩 바꾼 split의 Id-Vd를 변수별로 겹친 것이다 (굵은 선: 기준 소자). 수치는 부록 Table VII에 있다.

R_{tap} [Fig. 18(a)]. 300 kΩ–300 MΩ에서 첫 번째 래치는 2.25 V로 고정이고, 두 번째 래치는 2.96–3.30 V로 약간만 움직인다. 바뀌는 것은 **상태 II의 전류 수준**이다. R_{tap}이 클수록 같은 섬 전위에 필요한 전류가 작아 상태 II가 낮아지고(300 kΩ: $\sim 10^{-6}$ A, 300 MΩ: $\sim 10^{-8}$ A), 첫 번째 점프는 작아지고 두 번째 점프는 커진다. 오른쪽 꺼짐 전압은 1.18 V(300 k)에서 1.63 V(300 M)로 오른다.




Fig. 17. 설계 손잡이: 두 래치의 ON(실선)/OFF(점선) 전압. (a) R_{tap}, (b) 왼쪽 body 도핑, (c) 오른쪽 body 도핑, (d) V_G, (e) 섬 *lifetime*, (f) 섬 위치. 데이터: 1007_ddsplit/ddsplit_summary.dat (원본: 1007_ddsplit/DDS_*.log_tr.log, 덱 생성: 1007_ddsplit/make_ddsplit.py).

TABLE IV
설계 손잡이 요약 (DD SPLIT, 데이터: 1007_DDSPLIT/DDSPLIT_SUMMARY.DAT, DDSPLIT_RECT.DAT)

손잡이	올리면	대가
$N_{A,R}$	1번째 래치 상승, 루프 1 넓어짐	두 루프 간격 감소
$N_{A,L}$	2번째 래치 상승	5×10^{17} 이하에서 래치 소멸
V_G (↑)	두 래치 함께 하강	루프 1 좁아짐
R_{tap}	2번째 점프 커짐	1번째 점프 작아짐
τ_{Si} (↓)	급격한 꺼짐	두 래치 상승
섬 위치 (drain 쪽)	루프 분리	65% 이상에서 1번째 래치 소멸
drain 직렬 R	평평한 윗변	2번째 꺼짐 완만

$N_{A,L}$ [Fig. 18(b)]. 첫 번째 래치는 2.25 V로 그대로이고 두 번째 래치만 2.28(4e17), 2.72(5e17), 3.00(5.5e17), 3.30(6e17), 3.61(6.5e17), 3.85(7e17), 4.01 V(8e17)로 오른다. 4×10^{17}에서는 두 래치가 30 mV로 붙어 거의 한 번처럼 보인다. 왼쪽 도핑은 두 번째 래치 전압의 독립 손잡이이다.

$N_{A,R}$ [Fig. 18(c)]. 첫 번째 래치가 1.24(5e17)에서 2.51 V(1e18)로 오른다. 두 번째 래치도 3.10–3.58 V로 따라 오르지만 변화폭은 첫 번째의 약 40%이다. 오른쪽 꺼짐 전압도 0.91에서 1.58 V로 올라, 첫 번째 루프가 통째로 이동한다.

V_G [Fig. 18(d)]. V_G를 -1.0에서 $+0.2$ V로 올리면 두 래치가 함께 내려간다(첫 번째 2.31→1.31 V, 두 번째 3.70→2.27 V). $V_G \geq 0$에서는 채널이 약하게 열려 상태 I의 누설이 늘고 첫 번째 래치가 완만해진다. $V_G \leq -0.5$ V에서는 첫 번째 래치가 2.3–2.4 V에서 더 오르지 않는다.

섬 *lifetime* [Fig. 18(e)]. $\tau_{0,isl} = 10^{-13}$–10^{-10} s(실효 5×10^{-17}–5×10^{-14} s)에서는 결과가 거의 같다(두 번째 래치 3.23–3.30 V). $\tau_{0,isl} = 10^{-9}$ s(실효 5×10^{-13} s)에서는 두 래치가 2.248/2.250 V로 **합쳐진다**. Island 정공 확산 계수를 $D_p \approx 1.3$ cm^2/s로 두면 확산 길이 $L_p = \sqrt{D_p \tau_{eff}}$는 각각 약 2.5 nm와 8 nm이고, 30 nm island를 건너는 정공 비율 $\sim e^{-W_{IS}/L_p}$는 10^{-5}에서 10^{-2} 수준으로 커진다(추정). 이 정도면 가로 PNP 결합이 되살아난다. 따라서 분리에 필요한 island 실효 *lifetime*은 약 5×10^{-14} s 이하, 즉 $L_p \ll W_{IS}$이다. 섬 *lifetime* 기본값($\tau_0 = 10^{-7}$ s, 실효 5×10^{-11} s)에서 결합이 일어난 Section III의 결과와도 일치한다.

섬 폭과 위치 [Fig. 18(f),(g)]. 섬 폭을 20→50 nm로 넓히

면 두 body가 짧아져 두 래치가 2.36/3.53에서 1.92/2.79 V로 내려간다. 100 nm에서는 왼쪽 래치가 사라지고 오른쪽은 0.88 V에서 완만하게 켜진다. 섬을 source 쪽(40%)으로 옮기면 오른쪽 body가 길어져 첫 번째 래치가 2.65 V로 오르고 두 번째(2.66 V)와 합쳐진다. Drain 쪽(60%)으로 옮기면 1.08/3.72 V로 **두 래치 간격이 2.6 V**까지 벌어진다.

T_{si}와 ramp 속도 [Fig. 18(h),(i)]. $T_{si} = 30$ nm는 1.82/2.70 V, 70 nm는 2.35/3.53 V로 두 래치를 함께 움직인다. Ramp 속도를 0.07–7 V/ms로 100배 바꾸면 첫 번째 래치가 0.1–0.2 V, 두 번째는 0.06 V 이내로 이동한다. 7 V/ms에서는 상태 I에 변위전류($\sim 10^{-12}$ A)가 보인다. 0.7 V/ms는 준정적에 가깝다.

B. Si lifetime 10^{-8} *s* 위에서의 재조정 *(4*차 *split)*

τ_{Si}를 줄이면 꺼짐이 급격해지지만 두 래치가 함께 오른다 [Fig. 19(a)]. $\tau_{Si} = 5\times10^{-9}$, 10^{-8}, 2×10^{-8}, 5×10^{-8}, 10^{-7} s에서 래치는 3.39/4.23, 2.95/3.94, 2.66/3.72, 2.40/3.48, 2.25/3.30 V, 두 번째 꺼짐 폭($|I_S|$ $10^{-6}\rightarrow10^{-8}$ A 구간)은 0.000, 0.044, 0.20, 0.30, 0.26 V이다. 10^{-9} s에서는 4.63 V의 한 번만 남았다. 그래서 $\tau_{Si} = 10^{-8}$ s를 기준으로 다른 변수를 다시 조정하였다.

$N_{A,L}$은 여기서도 두 번째 래치만 움직인다(5e17: 3.32, 5.5e17: 3.62, 6.5e17: 4.24 V) [Fig. 19(b)]. 단, 도핑을 낮추면 꺼짐 폭이 0.10 V로 늘었다. $N_{A,R}$을 5×10^{17}로 낮추면 첫 번째 래치가 1.67 V로 내려가 두 루프가 **0.86 V 간격으로 처음 분리**되었다 [Fig. 19(c)]. $V_G = 0$은 두 래치를 0.4 V 내리고(2.54/3.55 V), R_{tap} 3 M–30 MΩ는 오른쪽 꺼짐 전압만 1.61–1.87 V로 바꾸었다 [Fig. 19(d)]. 섬 60%는 1.45/4.78 V로 간격 1.12 V, 섬 폭 50 nm는 2.48/3.34 V, 섬 *lifetime* 10^{-11} s는 기준과 같았다 [Fig. 19(e)]. 조합 중 $N_{A,R} = N_{A,L} = 5\times10^{17}$은 1.67/3.07 V(간격 0.78 V)였고, drain 30 kΩ는 상태 III 전류를 10^{-4} A 아래로 묶었다 [Fig. 19(f)].

C. 두 사각형 *loop*의 변수별 조정 *(5*차 *split)*

섬 60%, $\tau_{Si} = 10^{-8}$ s(`TE8_XS60`)를 기준으로 여섯 변수를 바꾸었다 [Fig. 20]. (a) 섬 위치: 55%는 2.22/4.44 V(간격 0.46 V), 60%는 1.45/4.78 V(1.12 V)이다. 65%와 70%에서는 오른쪽 body가 너무 짧아 첫 번째 래치가 사라지고 0–1 V에서 연속적으로 켜졌다. (b) $N_{A,L}$ 5, 5.5, 6×10^{17}: 두 번째 래치 4.08, 4.47, 4.78 V. 첫 번째 루프는 변하지 않는다. (c) V_G 0, -0.1, -0.2 V: 1.16/4.37, 1.32/4.62, 1.45/4.78 V로 두 루프가 함께 이동한다. (d) $N_{A,R}$ 8e17: 1.88/4.88 V, 첫 번째 루프 폭이 0.22에서 0.49 V로 넓어진다. 1e18: 2.74/5.09 V로 간격이 0.10 V로 줄고, 오른쪽 래치가 2 mV 간격의 두 점프로 검출되었다. (e) τ_{Si} 5×10^{-9} s: 1.61/5.22 V, 간격 1.25 V, 두 꺼짐 폭 0.001/0.008 V로 가장 급격하다. 2×10^{-8} s: 1.31/4.44 V, 꺼짐 폭 0.16 V. 10^{-7} s: 1.08/3.72 V, 꺼짐 폭 0.29 V. (f) Drain 직렬 저항 100 k, 300 k, 1 MΩ: 상태 III 전류가 각각 $\sim 3\times10^{-5}$, 10^{-5}, 3×10^{-6} A로 평평해지는 대신 두 번째 꺼짐 폭이 0.12, 0.34, 0.95 V로 늘었다. 소자에 걸리는 전압이 $V_D - I_D R_D$이므로, 꺼지는 동안 전류가 줄면 소자 전압이 다시 올라 같은 전이가 인가 전압 축에서 넓게 퍼지기 때문이다.

D. 조합 소자

응용에서는 두 *hysteresis loop*가 겹치지 않고, 모서리가 급격하며, 각 상태의 전류가 평평한 것이 좋다. $\tau_{Si} = 10^{-8}$ s만 쓰면 두 루프가 겹친다(루프 2 꺼짐 2.75 V < 루프 1 켜짐 2.95 V). 섬을 L_g의 60%로 옮겨 오른쪽 body를 짧게 하면 루프 1이 1.23–1.45 V로 내려가고, 루프 2(2.56–4.78 V)와 **1.12 V 간격**으로 분리된다. 두 꺼짐 모두 점프이다(OFF 폭 0.03/0.06 V) [Fig. 21(a)]. 오른쪽 도핑을 8×10^{17}으로 올리면 루프 1이 1.39–1.88 V로 넓어지고 간격은 0.78 V가 된다 [Fig. 21(b)]. Drain 직렬 저항은 상태 III의 전류를 평평하게 하지만(기울기 3.1→1.5자리, 100 kΩ) 두 번째 꺼짐을 완만하게 한다 [Fig. 21(c)]. 이를 조합한 소자는 Fig. 21(d)와 같다. $\tau_{Si} = 10^{-8}$ s에서 루프 1은 1.39–1.88 V, 루프 2는 2.70–4.92 V이고 간격은 0.81 V이다. 꺼짐 폭은 0.019/0.191 V, 상태 III 전류 기울기는 1.4자리이다. $\tau_{Si} = 5\times10^{-9}$ s에서 루프 1은 1.68–2.06 V, 루프 2는 3.03–5.39 V이고 간격은 0.97 V이다. 꺼짐 폭은 0.001/0.055 V, 상태 III 전류 기울기는 1.3자리이다.

TABLE V
HCTE 전체 소자 계산의 수렴 실패 완화 시도 (덱: `1001/TAP/`)

# 시도	멈춘 V_D / 결과
0 기준: R_{tap} 1 MΩ, 왼쪽 3e17	5.284 V (가짜 점프)
1 연립 Newton (5.0 V에서 재시작)	5자리 일치, 5.284 V
2 `dt.max` 2×10^{-8} s	효과 없음
3 4.5 V에서 DD로 재시작	모델 불연속 (폐기)
4 drain 접합 격자 5→1 nm	5.033 V
5 왼쪽 6e17	5.201 V
6 R_{tap} 10 MΩ	4.422 V
7 MixedMode	4자리 일치, 20배 빠름, 4.422 V
8 Gaussian drain 경사 (10 nm)	3.607 V
9 전자 온도만 (`hcte.el`)	$V_D = 0$에서 발산
10 온도 허용치 100배 완화	4.422 V
11 R_{tap} 30 MΩ	4.167 V
12 R_{tap} 100 MΩ	4.084 V

VII. 모델의 한계 (Model Limitations)

DD vs hcte. DD는 국소 전계로 *impact ionization*을 계산하므로 짧은 채널에서 과대평가한다. 실제로 standalone 왼쪽 STL에서 DD 래치 전압은 hcte보다 0.7–0.8 V 낮았다. 또 4e17, 5e17에서는 $V_D < E_g/q$ 부근의 래치가 나타났다 [Fig. 11(b)]. hcte로는 각 STL 단독의 래치와 본 소자의 첫 번째 래치까지 확인하였다. 그러나 전체 소자를 hcte로 계산하면 **3.6–5.3 V에서 모두 멈추었다** [Fig. 22]. 증상은 매번 같았다: 오른쪽 drain 접합 표면($x \approx 285$ nm)의 전자 온도가 10^4 K를 넘고 time step이 10^{-25} s로 붕괴한다. 연립 Newton, 1 nm 격자, 온도 허용치 완화, MixedMode, graded drain, 전자 온도만 계산(`hcte.el`), R_{tap} 10–100 MΩ를 모두 시도하였다. 그러나 멈추는 위치를 두 번째 래치(약 5.6–7 V)까지 옮기지 못하였다. 오히려 R_{tap}이 클수록 일찍 멈추었다. 따라서 두 번째 래치는 DD 결과이며, 절대 전압은 hcte 대비 낮게 추정된 값이다.

hcte 실패를 완화하려는 12가지 시도를 Table V에 정리하였다. 수치 설정(solver, time step, 격자, 허용치)으로는 멈추는 위치가 거의 바뀌지 않았다. 구조 변경 중 R_{tap}을 키우면 오히려 일찍 멈추었다(1 M: 5.0–5.3, 10 M: 4.42, 30 M: 4.17, 100 M: 4.08 V). 섬 전위를 올리려면 R_{tap}이 커야 하므로 hcte가 버티는 방향과 반대이다. Fig. 23(a)는 멈추기 직전의 전자 온도 단면이다. Drain 접합 바로 앞($x \approx 285$ nm)에서 12,000 K에 이르고 접합을 지나 격자 두 칸 안에 300 K로 떨어진다. 이 급경사가 격자 세분화의 동기였지만 1 nm 격자에서도 해결되지 않았다. 따라서 수치 기법 문제라기보다 이 소자에서 hcte 해 자체가 불안정해지는 것으로 본다.




Fig. 18. DD MixedMode split: 변수별 $|I_D|$–V_D (실선 up, 점선 down, 굵은 선: 기준 소자). (a) R_{tap} (Ω), (b) 왼쪽 body 도핑, (c) 오른쪽 body 도핑, (d) V_G (V), (e) 섬 *lifetime* (s), (f) 섬 폭, (g) 섬 중심 위치 (L_g 대비), (h) Si 두께, (i) drain ramp 속도. 데이터: 1007_ddsplit/DDS_{BASE,R*,NL*,NR*,VG*,TAU*,WISL*,XS40,XS60,TSI*,RATE*}.log_tr.log, 덱: 1007_ddsplit/DDS_*.in (생성: 1007_ddsplit/make_ddsplit.py). 코드: paper/make_figs_ext.py.

수치 오류 판정. 초기 hcte run(1 MΩ)에서는 5.28 V에서 I_D, I_S가 음수로 튀어 두 번째 래치처럼 보였다. 그러나 이 점프 동안 time step은 10^{-25} s로 붕괴하고, 내부 전위는 소수점 셋째 자리까지 고정되어 있었다. 또 gate 변위전류가 10^{-2} A, KCL 잔차가 10^{-2} A였다. 본 연구는 이 네 가지 기준으로 모든 래치를 검증하였다.

모델 캘리브레이션과 절대 전압의 불확실성. 측정된 이중 래치 소자(triristor [17], $V_G = 0.4$ V에서 7.38/11.58 V)로 모델을 맞추려 하였다. Id-Vg로 gate(전극이 poly 전체를 덮고 일함수 4.17 eV)와 S/D 직렬 저항(65 Ω/측)은 측정과 맞았다. 그러나 Id-Vd에서 Selberherr 계수 A(×0.5, 2), B(×0.9–1.2)와 Si *lifetime*(10^{-8}–10^{-6} s)을 바꾼 8개 계산 모두 첫 번째 꺾임이 약 1 V에 머물러, 7.38 V의 첫 래치를 재현하지 못하였다 (1010_calib/TRI_IV_CAL*.log_tr.log, README Step 14). 원인은 계수보다 기준 소자의 몸통 하부 구조(p-well 아래 접합, substrate 바이어스)가 논문에 주어지지 않은 데 있다고 보고, 기준 소자가 bulk $L_G = 3$ μm로 본 SOI 소자와 다르므로 캘리브레이션은 여기서 멈추었다. 따라서 본문 결과는 ATLAS 기본 Selberherr 계수를 사용한다. 같은 split에서 B를 20% 바꾸면 계수에 민감한 래치(둘째 꺾임)가 9.0→10.7 V로 약 1.7 V 움직였다. 본 소자의 래치 전압(2–5 V)에서 이 비율을 그대로 적용하면 절대 전압은 ±20% 정도 불확실하다. 반면 래치가 두 번 일어나는 조건, 두 래치를 나누는 설계 변수, oscillation 창과 주기의 관계식(2)–(4)는 DC 특성에서 유도되므로 계수가 바뀌어도 형태가 유지된다.

면적: STL 두 개를 직렬로 쓰는 것과의 비교. 같은 등가 회로(Fig. 2)를 개별 소자로 만드는 경우와 채널 방향 길이를 비교하였다 (Table VI). Scalable CMOS 설계 규칙(gate 길이 2λ, contact 2λ, contact–gate 간격 2λ, contact의 active 여유 1.5λ, active 간격 3λ)을 쓰고, 각 STL의 body를 최소 gate 길이 2λ로 두었다. 개별 STL 두 개를 금속으로 잇는 경우는 29λ, 가운데 확산을 공유하되 그 노드에 contact를 다는 적층(stacked) 구조는 21λ이다. 제안 소자는 gate 하나가 두 body와 island를 덮고, island 노드를 위쪽 contact 대신




Fig. 19. Si *lifetime* 10^{-8} s 기준 split (굵은 선: `DDS_TE1em8`). (a) Si *lifetime*, (b) 왼쪽 도핑, (c) 오른쪽 도핑, (d) V_G와 R_{tap}, (e) 섬 위치/폭/*lifetime*, (f) 조합과 drain 직렬 저항 30 kΩ. 데이터: `1007_ddsplit/DDS_{TE5em9,TE1em8,TE2em8,TE5em8,BASE,RD3e4_TE1em8}.log_tr.log`, `1007_ddsplit/DDS_TE8_*.log_tr.log`.




Fig. 20. 섬 60%, $\tau_{Si} = 10^{-8}$ s 기준(굵은 선: `DDS_TE8_XS60`)의 사각형 *loop* split. (a) 섬 위치, (b) 왼쪽 도핑, (c) V_G, (d) 오른쪽 도핑, (e) Si *lifetime*, (f) drain 직렬 저항. 데이터: `1007_ddsplit/DDS_TE8_XS{55,60,65,70}*.log_tr.log`, `1007_ddsplit/DDS_{TE5em9,TE2em8}_XS60.log_tr.log`, `1007_ddsplit/DDS_XS60.log_tr.log`; 루프 지표: `1007_ddsplit/ddsplit_rect.dat`.




Fig. 21. 분리된 두 사각형 *loop* (실선 up, 점선 down). (a) 섬 위치와 τ_{Si}, (b) 오른쪽 body 도핑, (c) drain 직렬 저항, (d) 조합 소자(섬 60%, $N_{A,R} = 8 \times 10^{17}$, drain 100 kΩ, $\tau_{Si} = 10^{-8}/5 \times 10^{-9}$ s). 데이터: 1007_ddsplit/DDS_{BASE,XS60,TE8_XS60,TE8_XS60_NR8e17,TE8_XS60_NR1e18,TE8_XS60_RD1e5,TE8_XS60_RD1e6}.log_tr.log, 1007_ddsplit/DDS_{TE8,TE5em9}_XS60_NR8e17_RD1e5.log_tr.log.




Fig. 22. hcte 계산이 멈춘 V_D (각 run의 마지막 수렴점). 보라색: 두 번째 래치에 필요한 영역. 데이터: 1001/tap/TAPT_ISL_W30LK_*_R*_VGm0p2.log, 1001/tap/MM_TAPT_ISL_W30LK_*_HC*.log_tr.log; 수렴 실패 기록: README Step 11.




Fig. 23. hcte 실패 진단. (a) 5.25 V 전자 온도 T_n 단면 (표면, 중간 깊이; 점선: drain 경계). (b) $R_{tap} = 1$ MΩ run의 마지막 45점: time step이 10^{-25} s로 붕괴한 뒤 $|I_G|$가 10^{-13}에서 10^{-3} A로 뛰는 가짜 점프. 데이터: 1001/tap/TAPT_ISL_W30LK_L3_R7_R1e6_RS50_NEWT_VGm0p2_UP_5p25.str, 1001/tap/TAPT_ISL_W30LK_L3_R7_R1e6_UD7S_VGm0p2.log.

BOX 관통 via로 꺼내므로 $15\lambda + W_{IS}$이다 ($W_{IS} = 30$ nm는 $\lambda = 67.5$ nm에서 0.44λ). 즉 적층 구조보다 약 27%, 개별 소자보다 약 47% 짧다. R_{tap}은 세 경우 모두 필요하므로 비교에서 뺐다. 이 이득은 island 노드를 위쪽 contact 없이 아래로 꺼낼 수 있다는 가정에 달려 있으며, 그 대가로 BOX 관통 via와 그 아래 배선(예: ground-plane 또는 후면 배선)이 필요하다. 또한 R_{tap}을 집적하면 그 면적이 소자보다 클 수 있다(예: sheet 저항 10 kΩ/sq이면 10 MΩ에 1000 square). 이는 세 구성에 공통이지만 소자 면적 이득의 절대 크기를 줄이므로, 표의 비교는 **활성 영역의 채널 방향 길이**에 한정된다. tap 노드의 기생 용량 C_{tap}은 $R_{tap}C_{tap}$(1 pF에서 10 μs, 100 pF에서 1 ms) 동안 섬 전위의 응답을 늦추므로 측정 조건에 따라 래치 위치가 달라질 수 있다. 단자 수는 S, D, G, tap의 4개로, 적층 구조(S, D, G_1, G_2, 중간 노드)보다 적다.

TABLE VI
채널 방향 길이 비교 (SCALABLE 설계 규칙, 단위 λ; R_{tap} 제외)

구성	길이 내역	합계
개별 STL 2개 + 금속 연결	$2 \times (1.5 + 2 + 2 + 2 + 2 + 2 + 1.5) + 3$	29λ
적층, 중간 노드 contact	$5.5 + 2 + 6 + 2 + 5.5$	21λ
제안 소자 (gate 1개, island via)	$5.5 + (2 + W_{IS} + 2) + 5.5$	$\mathbf{15}\lambda + W_{IS}$

공정 구현. 분리 조건은 island 실효 *lifetime* $\leq 5 \times 10^{-14}$ s, 즉 정공 확산 길이가 island 폭보다 훨씬 짧은 것이다. 이온 주입 손상으로 얻을 수 있는 Si *lifetime*은 ps 수준이므로 이 값을 손상만으로 만들기는 어렵다. 같은 역할을 기대할 수 있는 후보는 **Si 두께를 관통하는 전도성 접촉(금속 또는 silicide 코어)**이다. 섬 자리에 이 코어를 두면 섬으로 들어온 정공이 반대편 body로 가기 전에 접촉에서 재결합한다. 단, 본 계산은 이 코어를 ATLAS의 이상적인 ohmic 경계(접촉면에서 캐리어가 평형값을 유지 = 표면 재결합 속도 무한대)로 모델링하였으며, 실제 금속–Si 접촉의 장벽, 접촉저항, 유한한 재결합 속도는 포함하지 않았다. 따라서 아래 결과는 공정 가능성의 증명이 아니라 **lifetime 극단값 가정을 대체할 수 있는 구조적 경로**를 보이는 것이다. 이때 Section III의 top contact(C)처럼 contact가 얕으면 정공이 그 아래로 지나가므로 **Si 전체 두께를 관통**해야 한다. 이를 TCAD로 확인하였다 [Fig. 24]. 섬 자리에 Si 두께 전체를 관통하는 금속 코어(tap 전극, 10 nm)와 n^+ shell을 두고, 섬의 *lifetime*은 줄이지 않았다. 대조군으로 *lifetime*을 줄이지 않은 n^+ 섬(아래쪽 tap)을 계산하면 두 번째 래치가 4.78에서 1.97 V로 내려와 두 루프가 겹친다(분리 간격 0.30 V; 이후 3.4 V에 추가 점프). 이는 정공이 섬을 건너 왼쪽 body를 일찍 켜기 때문이다. 금속 코어를 넣으면 두 래치가 1.50/4.62 V(shell 10 nm), 1.50/4.71 V(shell 5 nm)로 다시 분리되고, 분리 간격은 0.58, 0.70 V이다. lifetime을 줄인 이상적인 섬(1.12 V)보다는 작지만, shell이 얇을수록 이상적인 경우에 가까워진다. 단, 기준 소자($\tau_{0,Si} = 10^{-7}$ s, 섬 50%)에서는 금속 코어만으로 두 루프가 분리되지 않았다(두 번째 래치 2.76 V). 따라서 금속 sink는 Si *lifetime*을 줄이고 섬을 drain 쪽으로 옮긴 설계와 함께 써야 한다. 제안하는 공정 경로를 Fig. 25에 정리하였다. 핵심은 (i) 고온 공정(활성화, S/D RTA)을 모두 마친 뒤 코어를 넣고, (ii) 연속 gate 대신 섬 위에 간격을 둔 두 gate를 같은 전압으로 묶어 코어를 위에서 꺼내며, (iii) gate 간격 안의 spacer로 코어 양쪽 n^+ Si 폭을 정해(self-aligned) 두 번의 노광 정렬 오차를 피하는 것이다. 이 경로는 실험으로 검증하지 않았으며, 각 단계(얇은 SOI의 silicide 접촉, 좁은 trench 충전)에는 별도의 공정 개발이 필요하다. Body의 $\tau_{0,Si} = 10^{-8}$ s(실효 0.7 ns)는 Au/Pt 확산이나 전자선/양성자 조사 같은 기존 *lifetime control* 기술의 범위이며(floating-body 메모리의 lifetime engineering 예 [18]), R_{tap}(1–10 MΩ)은 고저항 poly-Si 저항으로 집적할 수 있다.




Fig. 24. 섬 재결합의 금속 sink 구현 (DD MixedMode, 실선 up, 점선 down). (a) 섬 60%, $\tau_{0,Si} = 10^{-8}$ s: lifetime을 줄인 섬(검정), Auger 추가(회색 점선), lifetime을 줄이지 않은 섬(빨강, 대조군), Si 관통 금속 코어 + n^+ shell 10/5 nm(파랑/초록). (b) 기준 소자. 데이터: 1007_ddsplit/DDS_{TE8_XS60, BASE}{,_AUGER}.log_tr.log, 1010_sink/{SINK,SINK5,NOKILL}_TE8_XS60.log_tr.log, 1010_sink/SINK_BASE.log_tr.log; 덱 생성: 1010_sink/make_sink.py; 그림: 1010_sink/plot_sink.py; 수치: 1010_sink/sink_summary.dat.

VIII. 전류 구동 oscillation과 설계식 (Current-Driven Oscillation)

STL을 latch 켜짐과 꺼짐 사이의 일정 전류로 구동하면 relaxation oscillation이 일어난다. 이중 래치 소자에서는 **drain 전류원 하나**로 두 전압 범위에서 각각 oscillation을 얻을 수 있는지 확인하였다. 소자는 금속 sink 설계(섬 60%, $\tau_{0,Si} = 10^{-8}$ s, Si 관통 코어 + n^+ shell 10 nm; Fig. 24)이고, $V_G = -0.2$ V, $R_{tap} = 10$ MΩ는 Id-Vd와 같다. 회로는 drain 전압원 대신 전류원 I_{in}과 drain–GND 커패시터 C이다 [Fig. 26(a)]. 그림의 등가 회로는 각 STL을 Id-Vd의 hysteresis로 나타낸 설명용 표현이며, 별도의 회로 모델로 계산한 것이 아니다. 모든 결과는 TCAD MixedMode transient이다.

켜짐과 유지 조건. 오른쪽 STL을 지나 섬에 도착한 전류는 왼쪽 STL과 R_{tap}으로 나뉜다:

$$I_{in} = I_L + \frac{V_I}{R_{tap}}. \tag{1}$$

왼쪽 STL은 섬 전압이 $V_{on,L}$에 닿으면 켜지고, 켜진 뒤에는 섬 전압이 $V_{hold,L}$로 내려와 자신의 전류가 holding 전류 $I_{h,L}$ 아래로 줄면 꺼진다. 따라서 왼쪽 루프를 켜는 전류와 켜진 채 유지하는 최소 전류는

$$I_{fire} = \frac{V_{on,L}}{R_{tap}} + I_{off,L}, \qquad I_{keep} = \frac{V_{hold,L}}{R_{tap}} + I_{h,L}, \tag{2}$$

이고, oscillation 조건은 $I_{fire} < I_{in} < I_{keep}$이다. 오른쪽 루프는 latch 전류가 오른쪽 STL 자체를 흐르므로 $I_{fire,R}$, $I_{keep,R}$이 STL 고유값이다. 값은 DC sweep(0.7 V/ms)과 standalone 왼쪽 STL(같은 형상·모델)에서 읽었다: $V_{on,L} = 3.55$ V, $I_{off,L} = 2 \times 10^{-11}$ A, $V_{hold,L} = 1.15$ V, $I_{h,L} \approx 4.3 \times 10^{-7}$ A(내려오는 sweep에서 0.3 μs 안에 무너지기 시작하는 전류), $I_{fire,R} = 6 \times 10^{-11}$ A, $I_{keep,R} = 1.2 \times 10^{-8}$ A. 그 결과 오른쪽 루프 창은 6×10^{-11}–1.2×10^{-8} A(200배), 왼쪽 루프 창은 약 3.6×10^{-7}–5.5×10^{-7} A(1.5배)이다 [Fig. 26(b)].

R_{tap} 설계 범위. (2)에서 왼쪽 창이 존재하려면 $I_{keep} > I_{fire}$, 즉

$$R_{tap} > \frac{V_{on,L} - V_{hold,L}}{I_{h,L} - I_{off,L}} \approx 5.6 \text{ M}\,, \tag{3}$$

이어야 하고, 오른쪽이 켜진 채 머무는 전류에서 왼쪽이 바로 켜지지 않으려면(두 루프 분리) $I_{keep,R} < I_{fire}$, 즉 $R_{tap} < V_{on,L}/I_{keep,R} \approx 0.3$ GΩ이어야 한다. 본 소자의 10 MΩ는 이 범위 안이지만 아래쪽 끝에 가까워 왼쪽 창이 좁다. R_{tap}이 크면 (3)의 여유가 늘어 창이 넓어진다(예: 30 MΩ에서 약 4배, $V_{on,L}$, $V_{hold,L}$, $I_{h,L}$이 R_{tap}과 무관하다고 가정).

결과. 1 nA(1 pF)와 3 nA(3 pF)에서 오른쪽 루프가 1.503 V에서 켜지고 1.083–1.089 V에서 꺼지기를 반복하였다(각 7, 3주기, 주기마다 0.1 mV 이내로 같음). 이때 왼쪽 STL 전류는 10^{-10} A 이하로 왼쪽은 꺼진 채이다. 450 nA(0.225 nF)에서는 오른쪽이 1.5 V에서 켜진 채 유지되고, 왼쪽 루프가 4.613 V에서 켜지고 2.081 V에서 꺼지기를 3주기 반복하였다 [Fig. 27(a), (b)]. 두 루프 모두 위·아래 끝이 DC sweep의 래치 전압과 같다. 600 nA는 I_{keep}보다 커서 왼쪽이 켜진 뒤 켜진 상태 곡선 위의 안정점(2.082 V, $I_L = 4.85 \times 10^{-7}$ A)에 머물렀고, 이 점은 DC sweep의 같은 전압의 점과 일치한다. 즉 **drain 전류원 하나로, 전류 크기에 따라 1.09–1.50 V(오른쪽)와 2.08–4.61 V(왼쪽) 두 범위의 oscillation을 각각 선택할 수 있다.**

주기 모델. 한 주기는 충전과 방전의 합이다:

$$T = \int_{V_{off}}^{V_{on}} \frac{C\,dV}{I_{in} - I_{dev}(V)} + \int_{V_{off}}^{V_{on}} \frac{C\,dV}{I_{on}(V) - I_{in}}, \tag{4}$$

여기서 $I_{dev}(V)$는 해당 래치가 꺼진 상태의 DC 곡선(왼쪽 루프는 오른쪽이 켜진 곡선), $I_{on}(V)$는 켜진 상태의 DC 곡선이다. DC sweep만으로 계산한 (4)는 TCAD 주기와 0.5% 이내로 맞는다(1 nA: 0.440/0.440 ms, 3 nA: 0.464/0.465 ms, 450 nA: 2.992/2.990 ms) [Fig. 27(c)]. 오른쪽 루프는 충전 중 소자 전류($\leq 5 \times 10^{-10}$ A)가 I_{in}보다 훨씬 작아 $T \approx C\Delta V/I_{in}$로도 1% 안에서 맞는다. 왼쪽 루프는 충전 중에도 켜진 오른쪽 STL과 R_{tap}이 I_{in}의 25–80%를 가져가므로 $C\Delta V/I_{in}$(1.27 ms)은 절반 이하로 틀리고, $I_{dev}(V)$를 넣어야 맞는다. 따라서 oscillation의 전압 범위와 주파수는 소자의 DC 특성(V_{on}, V_{off}, I_{dev})이 정하며, C는 시간을 비례로 늘리기만 한다. 주기마다 크기가 같은 것은 충전 시간(0.4–3 ms)이 body *lifetime*(ns)보다 훨씬 길어 매 주기 같은 상태에서 시작하기 때문이며, 등온 계산이라 발열 효과는 포함하지 않았다.

IX. 결론 (Conclusion)

두 개의 직렬 STL을 한 SOI 소자로 구현하여 **두 번의 래치**를 얻었다. 이를 위해 세 가지가 필요했다: (1) n^+ island로 body를 물리적으로 나누기, (2) island를 R_{tap}으로 접지하여 직렬 제약을 풀기, (3) island *lifetime*을 줄여 가로 PNP 결합을 끊기. 여기에 왼쪽 body를 래치 가능한 도핑(6×10^{17})으로 정하였다. `.str` 기반 *hole balance*로 각 래치가 해당 STL의 *impact ionization* 정공이 재결합을 이겨 장벽이 무너지는 순간임을 보였다. 꺼짐의 급격함은 Si *lifetime*이 정하는 *holding current*로 설명하였다. 두 래치는 $N_{A,R}$, $N_{A,L}$, V_G, R_{tap}으로 독립 조절되며, 섬 위치 60%와 $\tau_{Si} = 10^{-8}$ s에서 두 *hysteresis loop*가 1.1 V 간격으로 분리된다. 섬의 강한 재결합은 Si 두께를 관통하는 금속 sink로 대체할 수 있음을 확인하였다(분리 간격 0.58–0.70 V). 또 drain 전류원 하나로 전류 크기에 따라 두 루프의 oscillation(1.09–1.50 V, 2.08–4.61 V)을 각각 얻었고, 그 전류 창과 주기는 DC 특성만으로 예측된다(2)–(4). 남은 과제는 에너지 균형 모델에서의 두 번째 래치 확인과, 본 SOI 구조의 측정으로 *impact ionization* 계수를 보정하여 절대 전압의 불확실성(±20% 수준)을 줄이는 것이다.




Fig. 25. 제안 공정 경로 (개략도, 축척 아님; 실험으로 검증하지 않음). (a) SOI mesa와 좌우 body 도핑, (b) island n^+ 주입, (c) 두 gate와 S/D (고온 공정 완료), (d) gate 간격의 spacer로 정렬한 trench를 BOX까지 식각, (e) 금속/silicide 코어와 배선, tap은 외부 R_{tap}으로, (f) 위에서 본 배치: 코어가 active 폭 전체를 가로질러 폭 방향 정공 우회를 막는다. 그림 코드: paper/make_process_fig.py.




Fig. 26. 전류 구동 oscillation. (a) 설명용 등가 회로: 각 STL을 Id-Vd hysteresis(실선 up, 점선 down)로 표시하고, drain에 일정 전류원 I_{in}과 커패시터 C를 단다. 섬 노드에서 (1)이 성립한다. 숫자는 DC sweep과 standalone 왼쪽 STL에서 읽은 값. (b) 두 루프의 oscillation 창 $I_{fire} < I_{in} < I_{keep}$ (2)과 계산한 전류. 데이터: 1010_sink/SINK_TE8_XS60.log_tr.log, 1028_leftstl/LSTL_P6e17.log_tr.log; 그림: paper/make_osc_figs.py.

Appendix
전체 DD split 결과

Table VII은 계산한 모든 DD MixedMode split의 래치 지표이다. 이름은 기준 소자(BASE: Table II)에서 바꾼 변수이다: R(R_{tap}), NL/NR(왼/오른쪽 도핑), VG, TAU(섬 *lifetime*), TE(Si *lifetime*; TE8 $= 10^{-8}$ s), WISL(섬 폭 nm), XS(섬 위치%), TSI, RATE(V/ms), RD(drain 직렬 Ω), SNAP(`.str` 스냅샷 저장 run).




Fig. 27. (a) 1 nA, 1 pF: 오른쪽 루프 oscillation (V_D, 섬 전압 V_I). (b) 450 nA, 0.225 nF: 오른쪽은 켜진 채, 왼쪽 루프 oscillation. 회색: 600 nA는 왼쪽이 켜진 뒤 2.08 V에 머문다. 점선: DC 래치 전압. (c) 주기: $C\Delta V/I_{in}$, DC 곡선만으로 계산한 (4), TCAD. 데이터: 1028_osc/OSC_{R_1n,R_3n,L_450n,L_600n}.log_tr.log, 1028_osc/osc_period.dat; 덱 생성: 1028_osc/make_osc.py; 계산: 1028_osc/period_model.py.

TABLE VII

전체 DD SPLIT 결과. n: UP SWEEP 래치 수, $V_{on,R/L}$: 오른쪽/왼쪽 래치 전압, $V_{off,R}$: $I_{tap} < 10^{-9}$ A, $V_{off,L}$: $|I_S| < 10^{-8}$ A, ΔV_{off}: 왼쪽 꺼짐 폭($|I_S|$ $10^{-6} \to 10^{-8}$ A), SEP: $V_{off,L} - V_{on,R}$ (양수면 두 루프 분리). 단위 V. 데이터: 1007_DDSPLIT/DDSPLIT_SUMMARY.DAT, 1007_DDSPLIT/DDSPLIT_RECT.DAT (코드: 1007_DDSPLIT/ANALYZE_DDSPLIT.PY).

split	n	$V_{on,R}$	$V_{on,L}$	$V_{off,R}$	$V_{off,L}$	ΔV_{off}	sep
BASE	2	2.25	3.30	1.20	2.24	0.26	-0.01
BASE_SNAP	2	2.25	3.30	1.20	2.23	0.24	-0.02
NL4e17	2	2.25	2.28	1.20	2.10	0.33	-0.15
NL5e17	2	2.25	2.72	1.20	2.18	0.32	-0.07
NL5p5e17	2	2.25	3.00	1.20	2.21	0.29	-0.04
NL5p5e17_R3e6	2	2.25	2.97	1.19	2.26	0.23	0.01
NL5p5e17_R3e7	2	2.25	2.99	1.23	2.17	0.33	-0.08
NL6p5e17	2	2.25	3.61	1.20	2.26	0.24	0.00
NL6p5e17_R3e6	2	2.25	3.60	1.19	2.30	0.20	0.05
NL6p5e17_R3e7	2	2.25	3.59	1.23	2.22	0.28	-0.03
NL7e17	2	2.25	3.85	1.20	2.28	0.22	0.03
NL8e17	2	2.25	4.01	1.20	2.32	0.30	0.07
NR1e18	2	2.51	3.58	1.58	2.50	0.23	-0.00
NR5e17	2	1.24	3.10	0.91	2.04	0.33	0.80
NR6e17	2	1.81	3.20	1.06	2.14	0.26	0.33
NR6p5e17	2	2.08	3.25	1.13	2.19	0.27	0.11
NR7p5e17	2	2.34	3.35	1.27	2.28	0.27	-0.07
NR8e17	2	2.40	3.40	1.33	2.33	0.26	-0.07
NR9e17	2	2.48	3.49	1.45	2.42	0.30	-0.06
R1e6	2	2.25	3.20	1.18	2.35	0.22	0.10
R1e8	2	2.25	3.27	1.34	2.17	0.31	-0.09
R3e5	2	2.25	2.96	1.18	2.45	0.15	0.20
R3e6	2	2.25	3.28	1.19	2.28	0.22	0.03
R3e7	2	2.25	3.29	1.23	2.19	0.31	-0.06
R3e8	2	2.25	3.25	1.63	2.16	0.34	-0.09
RATE0p07	2	2.15	3.23	1.20	2.23	0.27	0.08
RATE7	2	2.05	3.24	1.19	2.23	0.27	0.18
RD1e4	2	2.25	3.30	1.20	2.23	0.27	-0.02
RD1e5	2	2.25	3.32	1.20	2.24	0.37	-0.01
RD3e4	2	2.25	3.30	1.20	2.23	0.36	-0.02
RD3e4_TE1em8	2	2.95	3.95	1.72	2.76	0.09	-0.19
TAU1em10	2	2.25	3.23	1.16	2.18	0.26	-0.07
TAU1em11	2	2.25	3.29	1.20	2.23	0.24	-0.03
TAU1em13	2	2.25	3.30	1.20	2.23	0.24	-0.02
TAU1em9	2	2.25	2.25	1.00	1.86	0.32	-0.38
TE1em8	2	2.95	3.94	1.72	2.75	0.04	-0.20
TE1em9	1	4.63	–	4.30	–	–	–
TE2em8	2	2.66	3.72	1.50	2.54	0.20	-0.12
TE2em8_XS60	2	1.31	4.44	1.05	2.34	0.16	1.03
TE5em8	2	2.40	3.48	1.30	2.34	0.30	-0.06
TE5em9	2	3.39	4.23	2.05	3.03	0.00	-0.36
TE5em9_XS60	2	1.61	5.22	1.47	2.86	0.00	1.25
TE5em9_XS60_NR8e17_RD1e5	2	2.06	5.39	1.68	3.03	0.06	0.97
TE8_NL5e17	2	2.95	3.32	1.72	2.68	0.10	-0.27

split	n	$V_{on,R}$	$V_{on,L}$	$V_{off,R}$	$V_{off,L}$	ΔV_{off}	sep
TE8_NL5p5e17	2	2.95	3.62	1.72	2.72	0.10	-0.23
TE8_NL6p5e17	2	2.95	4.24	1.72	2.78	0.03	-0.17
TE8_NR5e17	2	1.67	3.69	1.33	2.53	0.06	0.86
TE8_NR5e17_NL5e17	2	1.67	3.07	1.33	2.45	0.08	0.78
TE8_NR6e17	2	2.38	3.82	1.54	2.64	0.20	0.26
TE8_NR6e17_NL5p5e17	2	2.38	3.50	1.54	2.61	0.09	0.22
TE8_R3e6	2	2.95	3.95	1.61	2.77	0.05	-0.19
TE8_R3e7	2	2.95	3.96	1.87	2.75	0.03	-0.20
TE8_SNAP	2	2.95	3.94	1.72	2.75	0.05	-0.20
TE8_TAU1em11	2	2.95	3.93	1.72	2.75	0.05	-0.21
TE8_VG0	2	2.54	3.55	1.59	2.65	0.04	0.11
TE8_VG0_NL5p5e17	2	2.54	3.22	1.59	2.60	0.06	0.07
TE8_VGm0p1	2	2.77	3.78	1.66	2.71	0.05	-0.07
TE8_WISL50	2	2.48	3.34	1.57	2.52	0.08	0.04
TE8_XS55	2	2.22	4.44	1.49	2.68	0.07	0.46
TE8_XS60	2	1.45	4.78	1.23	2.56	0.06	1.12
TE8_XS60_NL5e17	2	1.45	4.08	1.23	2.50	0.09	1.05
TE8_XS60_NL5p5e17	2	1.45	4.47	1.23	2.53	0.20	1.08
TE8_XS60_NL5p5e17_RD3e5	2	1.45	4.56	1.23	2.61	0.31	1.17
TE8_XS60_NR1e18	3	2.74	5.09	1.71	2.84	0.02	0.10
TE8_XS60_NR8e17	2	1.88	4.88	1.39	2.66	0.08	0.78
TE8_XS60_NR8e17_RD1e5	2	1.88	4.92	1.39	2.70	0.19	0.81
TE8_XS60_RD1e5	2	1.45	4.81	1.23	2.60	0.12	1.15
TE8_XS60_RD1e6	2	1.45	5.12	1.23	2.81	0.94	1.36
TE8_XS60_RD3e5	2	1.45	4.88	1.23	2.66	0.34	1.21
TE8_XS60_SNAP	2	1.45	4.78	1.23	2.56	0.04	1.12
TE8_XS60_VG0	2	1.16	4.37	1.09	2.47	0.09	1.31
TE8_XS60_VGm0p1	2	1.32	4.62	1.17	2.52	0.07	1.21
TE8_XS65	1	–	4.93	0.88	2.43	0.07	–
TE8_XS65_NL5e17_RD3e5	1	–	4.46	0.88	2.44	0.33	–
TE8_XS70	1	–	4.92	0.40	2.26	0.05	–
TSI30	2	1.82	2.70	1.07	2.28	0.33	0.46
TSI70	2	2.35	3.53	1.27	2.17	0.20	-0.17
VG0	2	1.84	2.81	1.04	2.10	0.34	0.26
VGm0p1	2	2.09	3.08	1.13	2.17	0.27	0.09
VGm0p3	2	2.33	3.47	1.26	2.28	0.27	-0.05
VGm0p5	2	2.37	3.64	1.34	2.35	0.29	-0.03
VGm1p0	2	2.31	3.70	1.45	2.43	0.28	0.13
VGp0p2	2	1.31	2.27	0.81	1.89	0.48	0.58
WISL100	1	0.88	–	0.73	1.44	0.34	0.56
WISL20	2	2.36	3.53	1.26	2.33	0.25	-0.03
WISL50	2	1.92	2.79	1.08	2.03	0.28	0.11
XS40	2	2.65	2.66	1.53	2.32	0.28	-0.33
XS60	2	1.08	3.71	0.80	2.02	0.29	0.94

DATA AVAILABILITY

모든 덱(.in), 분석 코드, 핵심 log와 그림은 저장소에 있다. Raw .str/.out은 연구 서버의 같은 경로에 있다. 전체 연구 흐름(실패 포함)은 저장소 README.md에 기록하였다.

REFERENCES

[1] C.-D. Chen, M. Matloubian, R. Sundaresan, B.-Y. Mao, C. C. Wei, and G. P. Pollack, "Single-transistor latch in SOI MOSFETs," *IEEE Electron Device Lett.*, vol. 9, no. 12, pp. 636–638, Dec. 1988.

[2] J.-W. Han and Y.-K. Choi, "Biristor—Bistable resistor based on a silicon nanowire," *IEEE Electron Device Lett.*, vol. 31, no. 8, pp. 797–799, Aug. 2010.

[3] D.-O. Kim, D.-I. Moon, and Y.-K. Choi, "Optimization of bias schemes for long-term endurable 1T-DRAM through the use of the biristor mode operation," *IEEE Electron Device Lett.*, vol. 35, no. 2, pp. 220–222, Feb. 2014.

[4] D.-I. Moon, S.-J. Choi, J.-W. Han, S. Kim, and Y.-K. Choi, "Fin-width dependence of BJT-based 1T-DRAM implemented on FinFET," *IEEE Electron Device Lett.*, vol. 31, no. 9, pp. 909–911, Sep. 2010.

[5] J.-W. Han and M. Meyyappan, "Leaky integrate-and-fire biristor neuron," *IEEE Electron Device Lett.*, vol. 39, no. 9, pp. 1457–1460, Sep. 2018.

[6] J.-K. Han *et al.*, "Mimicry of excitatory and inhibitory artificial neuron with leaky integrate-and-fire function by a single MOSFET," *IEEE Electron Device Lett.*, vol. 41, no. 2, pp. 208–211, Feb. 2020.

[7] J.-K. Han *et al.*, "Cointegration of single-transistor neurons and synapses by nanoscale CMOS fabrication for highly scalable neuromorphic hardware," *Sci. Adv.*, vol. 7, no. 32, Art. no. eabg8836, Aug. 2021.

[8] H.-Y. Kim, S.-I. Kim, J.-K. Han, J.-W. Jung, and Y.-K. Choi, "A single MOSFET-based oscillator on a bulk-silicon wafer," *IEEE Electron Device Lett.*, vol. 45, no. 1, pp. 8–11, Jan. 2024.

[9] S.-W. Lee *et al.*, "Single transistor latch near 1 V with asymmetric biasing in a MOSFET," *IEEE Trans. Electron Devices*, vol. 71, no. 11, pp. 6539–6543, Nov. 2024.

[10] J.-A. Han, J.-W. Lee, J.-K. Han, D.-W. Kim, D.-H. Lee, and Y.-K. Choi, "P-type ternary logic MOSFET with tunable middle state using bidirectional threshold switching," *IEEE Electron Device Lett.*, vol. 46, no. 1, pp. 16–19, Jan. 2025.

[11] J.-K. Han, J.-M. Yu, S.-Y. Nam, and Y.-K. Choi, "CMOS ternary logic with a biristor threshold switch for low static power consumption," *IEEE Electron Device Lett.*, vol. 43, no. 7, pp. 1005–1008, Jul. 2022.

[12] J. W. Jeong *et al.*, "Tunnelling-based ternary metal–oxide–semiconductor technology," *Nature Electron.*, vol. 2, no. 7, pp. 307–312, Jul. 2019.

[13] S. Heo *et al.*, "High-speed ternary CMOS inverter by monolithic integration of NbO_2 threshold switch with MOSFET," in *IEDM Tech. Dig.*, Dec. 2021, pp. 32.2.1–32.2.4.

[14] J. Son, K. Cho, and S. Kim, "New ternary inverter with memory function using silicon feedback field-effect transistors," *Sci. Rep.*, vol. 12, Art. no. 12907, Jul. 2022.

[15] H.-Y. Kim, H.-B. Noh, H.-Y. Maeng, and Y.-K. Choi, "A selective positive ternary inverter using the mirror symmetry of a MOSFET with a gate–body diode," *IEEE Trans. Electron Devices*, vol. 73, no. 8, pp. 5232–5238, Aug. 2026.

[16] S.-J. Han *et al.*, "Ternary logic decoder using independently controlled double-gate Si-NW MOSFETs," *Sci. Rep.*, vol. 11, Art. no. 13018, 2021.

[17] H.-B. Noh *et al.*, "A triristor with tri-stable states using double latches," *IEEE Electron Device Lett.*, vol. 46, no. 8, pp. 1269–1272, Aug. 2025.

[18] S. Kim, S.-J. Choi, D.-I. Moon, and Y.-K. Choi, "Carrier lifetime engineering for floating-body cell memory," *IEEE Trans. Electron Devices*, vol. 59, no. 2, pp. 367–373, Feb. 2012.

[19] W. Maes, K. De Meyer, and R. Van Overstraeten, "Impact ionization in silicon: A review and update," *Solid-State Electron.*, vol. 33, no. 6, pp. 705–718, Jun. 1990.

[20] S. Selberherr, *Analysis and Simulation of Semiconductor Devices*. Vienna, Austria: Springer-Verlag, 1984.

[21] Silvaco Inc., *Atlas User's Manual*, version 5.32.1.R, Santa Clara, CA, USA.