### Grundlage

Die Grundlage dieses Tutorial sind alle Dokumente und Beschreibungen von easier-uvm von Doulos.

https://www.doulos.com/knowhow/systemverilog/uvm/easier-uvm/

Dieses Tutorial zeigt nur die Änderungen und Erweiterungen in der in Python geschriebenen Version.

Wir gehen davon aus eine Modul- oder Entity Beschreibung vorliegen zu haben.

In dem Tutorial ist dies die VHDL Entity eine master-slave-config\_control Komponente.

```
library IEEE;
use IEEE.std_Logic_1164.all;
use IEEE.numeric_std.all;
entity ms_ofg_ctrl is
    generic (
        g_data_width : integer:= 8;
        g_conf_width : integer:= 16
        );
port (
        clock : in std_logic;
        reset : in std_logic;
        --master
        ma_get_data : in std_logic_vector(g_data_width-1 downto 0);
        o_sel : out std_logic_vector(g_data_width-1 downto 0);
        o_enable : out std_logic_vector(3 downto 0) ;
        o_enable : out std_logic_vector(g_data_width-1 downto 0);
        sl_get_data : in std_logic_vector(3 downto 0) ;
        sl_send_data : out std_logic_vector(g_data_width-1 downto 0);
        sl_send_data : out std_logic_vector(g_data_width-1 downto 0);
        sel : in std_logic_vector(g_data_width-1 downto 0);
        sel : in std_logic_vector(g_data_width-1 downto 0);
        enable : in std_logic_vector(g_data_width-1 downto 0);
        enable : in std_logic_vector(g_conf_width-1 downto 0);
        reg_data : out std_logic_vector(g_conf_width-1 downto 0);
        reg_data : in std_logic_vector(7 downto 0)
        reg_data : in std_logic_vector(7 downto 0);
        reg_data : out std_logic_vector(7 downto 0)
```

# Design Beschreibung

Als erstes erstellen wir eine Datei mit dem Namen entity\_desc.txt

Am einfachsten eine Kopie der Entity und dann umformatieren.

```
!clock_reset active reset

clock clk
reset rst n
```

Das Format ist eine Erweiterung der Pin Liste von easier-uvm.

Die Pinlist (pinlist.txt) wird generiert!

```
ENTITY = <entity name>

PAR = <generic-name> <value>
```

!<AGENT name> [passive | active] [reset]

passive oder active bestimmt ob der Agent einen 'Driver' und 'Sequencer' oder nur einen 'Monitor' hat.

Werden Eingangssignale getrieben muss active gewählt werden.

Reset kann nur bei einen einzigen aktiven Agent angegeben werden der den clock und reset treibt. Wenn es sich um ein bottom-up Design handelt ist es später von Vorteil dafür einen eigenen Agent zu haben und nicht mit einem andern funktionalen Block zu vermischen.

<SV-interface-name> der Name der Variablen im virtuellen Interface. Es ist möglich innerhalb eines Agent die selben Namen wie bei einem anderen Agent zu verwenden, zB. bei gleicher Funktionalität. Bei Wiederverwendung auf Top-Level kann es aber zu Komplikationen kommen. Deshalb sind eigenständige und eindeutigen Namen zu bevorzugen.

Es ist eine der Signalrichtungen in out inout anzugeben

Der Reset-Value wird bei Ausgängen bei der Reset Überprüfung verwendet und als Vorlage bei Eingängen im Treiber und Sequenzer .

Die Datei entity\_desc.txt zur ersten Beschreibung der Testumgebung wird später nicht mehr verwendet, kann aber für eine geänderte Neugenerierung benutzt werden.

# Template TPL Generierung

Als zweites rufen wir das script uvm\_setup.py auf (oder wenn später vorhanden gen\_uvm.py --setup)
Siehe Verzeichnis example.

Das Script generiert ein Verzeichnis mit dem Namen uvm\_<entity-name>

Innerhalb des Verzeichnisses ist nun für jeden Agent eine Template Datei <agent>.tpl und das Standard Testbench Template common.tpl vorhanden.

```
gen_tb.com als Beispiel für den weitern Aufruf.
```

pinlist.txt für das Portmapping.

wave.do als Vorlage für die Waveforms.

Das Verzeichnis DUT beinnhaltet ein SV-Package für die reset-Werte als Template

und das File files.f mit der "Design File List" ebenfals als Template.

Im Beispiel muss nun noch die VHDL Datei ms\_cfg\_ctrl.vhd nach DUT/ kopiert oder der Pfad zum Sourcecode in file.f ergänzt werden.

Im Beispiel ist noch die Datei common\_defines.sv mit dem Inhalt

```
'define d data width 8
```

'define d conf width 16

anzulegen.

Die Datei wird später entweder unter

`include "../tb/include/top/common defines.sv"

oder

`include "../dut/common\_defines.sv"

eingebunden. Der Pfad ist anzupassen.

#### Easier UVM

Easier UVM kann nun benutzt werden.

>perl ../easier\_uvm\_gen.pl master.tpl slave.tpl target.tpl register.tpl clock\_reset.tpl

Das Script setzt ein include-Verzeichnis voraus mit allen definierten Dateien.

Es wird die Warning ausgegeben

WARNING! SPECIFIED INCLUDE FILE ms\_cfg\_ctrl\_inc\_test.sv NOT FOUND

Continue? (y/n) [n]

# gen\_uvm (in der Entwicklung)

Das python script gen\_uvm.py legt alle Dateien an:

../../uvm\_scripts/gen\_uvm.py master.tpl slave.tpl target.tpl register.tpl clock\_reset.tpl

Die erste Abfrage nach <entity-name>\_pkg.sv ist mit y zu beantworten. Die Datei kann dann mit <entity-name>\_pkg.svh im Verzeichnis DUT verglichen bzw. zusammengeführt werden.

Nun werden alle Dateien für die Agents und dem Top Level unter include/ erstellt.

Im Unterschied zu easier\_uvm wird für jeden Agent und Toplevel ein eigenes Verzeichnis angelegt.

Sind die Dateien vorhanden wird die Generierung jeweils übersprungen.

Anschließend die Testbench unter <project oder enity name>\_tb/ generiert

#### Individuelle Automatisation

Globale Variablen sind in der Datei header\_cfg.py hinterlegt.

Die Werte sind anzupassen:

PROJECT\_NAME = Name der Entity oder eines Projects

Daten die so etwas sie ein Impressum darstellen:

copyright = Firma oder Person author = Wer hat die TB erstellt

email = des Autors

tel = des Autors, der Firma

dept = Department, Abteilung, Firma

company = Firma

year = Datum von Projekt Begin version = von was auch immer

clock = Portname des Taktes - wichtig auch wenn nicht vorhanden reset = Portname des Reset - wichtig auch wenn nicht vorhanden

clock\_reset = Name des Agent Moduls für den clock-reset Treiber

json\_enable = 0 wenn kein Datenbank-Image geschrieben werden soll, 1 wenn doch

script\_path = "..." vollständiger oder indirekter Pfad zu den uvm-scripten.

Bei indirektem Pfad ist vom Verzeichnis des Aufrufes auszugehen.

tool = "perl" #sys.executable # wenn alles in python geschrieben ist

genscript = "easier\_uvm\_gen.pl" # später uvm\_gen.py

script\_path = environ.get( "GEN\_UVM\_PATH", join("..","..","uvm\_scripts") )

Die Environment Variable GEN\_UVM\_PATH sollte gesetzt sein ansonsten wird

das script in ../../ uvm\_scripts erwartet.

compatible = 1 #0 -> not compatible : 1 -> compatible to easier uvm

## Beispiel

Cmd.exe oder Terminal starten

```
Befehl python ../uvm_scripts/uvm_setup.py ausführen. Achtung Python version 3.x
```

```
----- pinlist -----
generate TOP
top ==
master_if_0 ==
slave_if_0 ==
target if 0 ==
register_if_0 ==
clock_reset_if_0 ==
-- master.tpl
-- slave.tpl
-- target.tpl
-- register.tpl
-- clock_reset.tpl
generate shell script gen_tb.cmd with :call "C:\Program Files\Python39\python.exe"
../../uvm_scripts/gen_uvm.py master.tpl slave.tpl target.tpl register.tpl clock_reset.tpl
Generating pinlist done!
```

Es wurde das Verzeichnis uvm\_ms\_cfg\_ctrl erstellt und die JSON Datei uvm\_ms\_cfg\_ctrl.json geschrieben.

```
.../example/uvm_ms_cfg_ctrl
|- dut
|- files.f
|- ms_cfg_ctrl_pkg.svh
|- clock_reset.tpl
|- common.tpl
|- gen_setup.json
|- gen_tb.cmd
|- master.tpl
|- pinlist.txt
|- register.tpl
|- slave.tpl
|- target.tpl
|- wave.do
```

Wenn diese ersten Schritte mit Erfolg beendet wurden sollte das generierte script gen\_tb.cmd oder gen\_tb.sh vorhanden sein. Diese sind nun immer aufzurufen bzw deren Inhalt. Vorher ist aus dem Verzeichnis example die Datei ms\_cfg\_ctrl.vhd nach dut zu kopieren und das noch zu erstellende Verzeichnis include kann in diesem Beispiel von example/include kopiert werden

Die tpl Dateien sind nur ein Beispiel welche Dateien und Einstellungen verwendet werden könnten.

Alle Möglichkeiten sind in den Beispielen von easier\_uvm von Doulos aufgezeigt.