22.49 Laboratorio de DSP y FPGA

Análisis de la interfase códec CS4218 y DSP56307

TRABAJO PRÁCTICO N° 4

**GRUPO N° 2**

DAVIDOV, Gonzalo Joaquín

FARALL, Facundo David

KAMMANN, Lucas Agustín

TROZZO, Rafael Nicolás

Contenido

[Objetivo 3](#_Toc84362947)

[Alcance 4](#_Toc84362948)

[Análisis 5](#_Toc84362949)

[Descripción General 5](#_Toc84362950)

[Diagrama de Bloques 5](#_Toc84362951)

[Configuración de la interfaz del CS4218 6](#_Toc84362952)

[Software 7](#_Toc84362953)

[Hardware 7](#_Toc84362954)

[Filtro antialiasing 7](#_Toc84362955)

[Puerto de comunicación para **control** 8](#_Toc84362956)

[Puerto de comunicación para **muestras** 8](#_Toc84362957)

[Configuración de la frecuencia de muestreo 8](#_Toc84362958)

[Conexión de entradas **LIN1** y **RIN1** 8](#_Toc84362959)

[Configuración **SMODE** 9](#_Toc84362960)

# Objetivo

Analizar y documentar la interfaz entre el códec CS4218 y el procesador DSP56307 en la placa de desarrollo DSP56307EVM.

# Alcance

Se analiza la interfaz desde el punto de vista del hardware, es decir, los circuitos eléctricos y los protocolos de comunicación. Además, se estudia la interfaz desde el punto de vista del software, es decir, los drivers desarrollados en assembler para el DSP56307.

# Análisis

## Descripción General

El CS4218 es un códec de audio estéreo de 16 bits que permite utilizar hasta cuatro entradas de audio y dos salidas de audio. Para esto, posee dos conversores A/D y dos conversores D/A, empleando un esquema de modulación delta-sigma y 64X oversampling. Dado que es un códec de audio estéreo, las entradas y salidas pueden ser agrupadas de a pares (canales izquierdo y derecho), y la entrada posee un seleccionador (multiplexor) para seleccionar uno de los posibles pares.




Ilustración 1: Esquema CS4218

El códec permite configurar una ganancia para las entradas analógicas y una atenuación o silenciado de las salidas analógicas. Por otro lado, posee una interfaz digital de comunicación denominada **SSI**, a través de la cual se comunica con el DSP56307 para recibir las muestras digitales salientes y transmitir las muestras digitales entrantes.

## Diagrama de Bloques




Ilustración 2: Diagrama en bloques

## Configuración de la interfaz del CS4218

El códec CS4218 tiene tres entradas para configurar el modo de operación de las comunicaciones, y en la placa de desarrollo DSP56307EVM, se encuentran conectadas con los estados lógicos ,. Esto configura al códec en el **Serial Mode 4 (SM4)**.

Bajo esta condición, el códec opera como maestro de la comunicación serial, por ende, controla la señal de clock y la señal de sincronismo. La señal **SDIN** recibirá las muestras para el conversor D/A, la señal **SDOUT** enviará las muestras del conversor A/D, y la señal **SSYNC** indica el comienzo de un marco (frame) de datos. La señal **SCLK**, será automáticamente generada según la frecuencia de muestreo.

Por otro lado, bajo este modo de operación se transmiten paquetes de 32 bits que se encuentran sincronizados con la señal **SSYNC**. Cada paquete contiene la muestra de 16 bits del canal izquierdo y el canal derecho. La Ilustración 2 muestra un diagrama temporal de la comunicación.




Ilustración 3: Diagrama temporal de la comunicación

La Tabla 1 muestra las opciones de configuración para la frecuencia de muestreo utilizando los pines **MF6**, **MF7** y **MF8**. Vale aclarar que esta tabla en particular es válida cuando , lo cual se cumple en la placa de desarrollo DSP56307EVM. Esto se debe a que la frecuencia **CLKIN** debe ser al menos 256 veces más grande que la máxima frecuencia de muestreo utilizada (48kHz en este caso), por ende, CLKIN=12,288MHz.

|  |  |  |  |
| --- | --- | --- | --- |
| MF6 | MF7 | MF8 | Frecuencia de muestro (kHz) |
| 0 | 0 | 0 | 48.00 |
| 0 | 0 | 1 | 32.00 |
| 0 | 1 | 0 | 24.00 |
| 0 | 1 | 1 | 19.20 |
| 1 | 0 | 0 | 16.00 |
| 1 | 0 | 1 | 12.00 |
| 1 | 1 | 0 | 9.60 |
| 1 | 1 | 1 | 8.00 |

Tabla 1: Frecuencias de muestreo configurables

Entre el DSP56307 y el códec CS4218, existen dos interfaces de comunicación. Una dedicada a la transferencia de muestras de audio entrantes y salientes, y otra dedicada al control del códec. Esta última se emplea para configurar opciones internas del dispositivo, como es la atenuación de la salida analógica del códec o la ganancia de su entrada analógica. Además, es una comunicación asincrónica, y sólo hace falta utilizarla durante la inicialización del códec y cuando se deban modificar opciones internas.

En resumen, los aspectos a tener presentes son,

* El CS4218 es el maestro de la comunicación
* El CS4218 genera la señal de clock
* El CS4218 genera el pulso de sincronismo, que será de duración de un bit, y estará un ciclo de clock antes de que empiece el marco de datos
* Los datos de audio están alineados de acuerdo con MSB first
* Los datos están en formato complemento a 2
* Los datos son válidos en el flanco descendente
* La comunicación de control debe hacer dos transferencias cuando se reinicia el códec, la primera se ignora y la segunda se utiliza para poder configurar las opciones como se desea


# Software

# Hardware


En esta sección se analizan los circuitos eléctricos empleados en la interconexión entre el DSP56307 y el códec CS4218, así como también los circuitos de soporte para garantizar el funcionamiento del CS4218.

## Filtro antialiasing


En la entrada de audio estéreo, en ambos canales, se coloca un divisor de tensión utilizando dos resistencias para atenuar al 50% la amplitud de la señal de entrada, permitiendo un máximo de . Por otro lado, se utiliza un filtro pasabajos de primer orden para filtrar las altas frecuencias y proteger al sistema de aliasing. Vale destacar que en este sistema se puede simplificar el filtro ya que el CS4218 utiliza oversampling, y eso reduce las exigencias sobre la pendiente de atenuación del filtro.



## Puerto de comunicación para **control**




## Puerto de comunicación para **muestras**




## Configuración de la frecuencia de muestreo

Las entradas **MF6**, **MF7** y **MF8** se pueden conectar a masa o a la alimentación para seleccionar una de las ocho alternativas posibles de frecuencia de muestreo con que trabajará el CS4218, siendo que está configurado en modo maestro y maneja el clock de la comunicación.



## Conexión de entradas **LIN1** y **RIN1**

El códec CS4218 posee dos grupos de entradas estéreo, pero en la placa de desarrollo DSP56307EVM sólo se utiliza una de ellas. El fabricante recomienda que las entradas no utilizadas se conecten a la masa del circuito a través de un capacitor para evitar consumo de corriente continua.



## Configuración **SMODE**

En los pines **SMODE1**, **SMODE2** y **SMODE3**, se conectan los niveles de tensión para configurar el modo de comunicación SM4 (Serial Mode 4).

