PCS 3225 Sistemas Digitais II

Dispositivos Lógicos Programáveis

Adaptado por Glauber (2018)


Lógica programável

- Como implementar um sistema digital?
 - Circuitos SSI ou MSI: programação via ligação entre os chips



- Ex.: (de)mux, (de)codificador, somador, ...
- μProcessador, μControlador: programação por linguagem de montagem ("software")
- ASICs ("Application Specific Integrated Circuit"):
 circuito personalizado para aplicação
- Dispositivos programáveis : programação por fusíveis ou transistores especiais
 - Ex.: Memórias, FPGA, CPLD

- **Desafio**: use uma memória para implementar a função $f(x) = 3*x \mod 10$
 - Assuma que x tem 3 bits: 0 a 7
 - → Quantos bits de endereço? E de dados?
 - → Que valores precisam ser colocados na memória?



 Objetivo: use memória para construir um circuito que implemente a seguinte lógica

Entradas			Sai	das
Α	В	С	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1




$$F1 = \overline{ABC} + AB\overline{C} + ABC$$

$$F2 = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$

Memória PROM 8x2bits


Entradas			Saí	das
Α	В	С	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1




$$F1 = \overline{ABC} + AB\overline{C} + AB\overline{C}$$

$$F2 = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$


• Funcionalmente, *PROMs são formadas por uma matriz de portas AND fixas e uma matriz de portas OR programáveis.





• Notação:

Entradas			S	aída	S
Α	В	C	F1	F2	F3
0	0	0	0	0	1
0	0	1	1	1	1
0	1	0	0	0	1
0	1	1	0	0	1
1	0	0	0	0	1
1	0	1	0	1	1
1	1	0	1	1	1
1	1	1	1	1	1



Memórias como PLDs: Exercício


- Use uma ***PROM** para programar as funções F1 e F2 abaixo
- Resposta:

Entradas S	aídas
------------	-------

Α	В	F1	F2
0	0	0	0
0	1	1	1
1	0	0	1
1	1	1	0

$$F1 = \overline{AB} + \underline{AB} = B$$


 $F2 = AB + \overline{AB}$



Arranjos Lógicos Programáveis: PLAs

- *PROMs como PLDs: Implementam tabela verdade completa, sem minimização. Paralelamente ao uso de memórias, dispositivos de lógica programável de fato foram criados.
- As PLAs (*Programmable Logic Arrays*) são matrizes de lógica programável nas quais tanto a **matriz de**ANDs (primeiro nível) como a **matriz de ORs**(segundo nível) são **programáveis**. Ou seja, PLAs sintetizam funções na forma de **soma de produtos**:
 Produtos compartilhados entre diversas saídas.

Arranjos Lógicos Programáveis: PLAs



Arranjos Lógicos Programáveis: Exercício 1


- Use uma **PLA** para programar as funções F1 e F2 abaixo
- Resposta:


Entradas Saídas

Α	В	F1	F2
0	0	0	0
0	1	1	1
1	0	0	1
1	1	1	0

$$F1 = \overline{AB} + AB = B$$

 $F2 = AB + \overline{AB}$






Arranjos Lógicos Programáveis: PALs

- PLAs eram de difícil utilização e caras.
- Como alternativa foram propostas as PALs, onde o nível de ANDs é programável, mas o nível de ORs é fixo.
 - Menor flexibilidade, porém custo também menor.
- Nesse caso, um número fixo de entradas para cada porta OR é usado.
 - Deve ser usada uma PAL adequada ao nível de complexidade desejado (número de termos).
- Tanto PALs como PLAs são não voláteis, ou seja, podem ser desligadas sem perda de informação.

Arranjos Lógicos Programáveis: PALs



Arranjos Lógicos Programáveis: Exercício 2


- Use uma **PAL** para programar as funções F1 e F2 abaixo
- Resposta:


Entradas Saídas

Α	В	F1	F2
0	0	0	0
0	1	1	1
1	0	0	1
1	1	1	0

$$F1 = \overline{AB} + \underline{AB} = B$$

 $F2 = AB + \overline{AB}$





Arranjos Lógicos Programáveis: Complexidade

- Complexidade das funções que podem ser implementadas depende de:
 - Número total de **entradas/saídas**: *e / s*
 - Núm. total de produtos nas funções de saída: p
 - Número de produtos distintos: p_d
 - Núm. **máx.** de **produtos** nas **funções de saída**: m_p

	ANDs	ORs	pinos
*PROM	2 ^e (2e portas)	s (2 ^e portas)	e + s
PLA	p_d (2e portas)	s (≤ m_p portas)	e + s
PAL	p(2e portas)	s (≤ m_p portas)	e + s

• Vamos sintetizar as funções F1 e F2 seguintes:

Saídas

Entradae

	Lilliauas		Sa	iuas
Α	В	С	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1

• Passo 1: Determinar os produtos


Entradas Saídas

Α	В	С	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1

- Se usássemos uma *PROM, teríamos que implementar cada um dos mintermos
- Porém, com um PLA ou PAL, podemos minimizar as funções!

- Passo 1 (PLA): Determinar os produtos
 - Com PLA: maximizar produtos compartilhados

Entradas			Sai	das
Α	В	С	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1




• Passo 2 (PLA): Matriz de Personalidade

	Produto Entrada			Saídas		
Compar- tilhados		Α	В	С	F1	F2
	A'B'C	0	0	1	1	1
	AB	1	1	-	1	1
	AC	1	-	1	0	1

• Passo 3 (PLA): Desenhar o circuito

Produto	Entrada			Saídas	
	Α	В	С	F1	F2
A'B'C	0	0	1	1	1
AB	1	1	-	1	1
AC	1	-	1	0	1




- Passo 1 (PAL): Determinar os produtos
 - Com PAL: minimizar número de produtos

	ııraua	Saluas		
Α	В	С	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	1
1	1	0	1	1
1	1	1	1	1

Entradas

Saídae



- Passo 2 (PAL): Matriz de Personalidade
 - Obs.: não é essencial para a PAL, mas ajuda.

$$F1 = A'B'C + AB$$


$$F2 = B'C + AB$$

Produto		Entrada	Saídas		
	Α	В	F1	F2	
A'B'C	0	0	1	1	0
AB	1	1	-	1	0
В'С	-	0	1	0	1
AB	1	1	-	0	1

Repetidos

• Passo 3 (PAL): Desenhar o circuito

Produto	Entrada			Saídas	
	A B C		F1	F2	
A'B'C	0	0	1	1	0
AB	1	1	-	1	0
B'C	-	0	1	0	1
AB	1	1	-	0	1



Vamos sintetizar:

- -F0 = A + B'C'
- -F1 = AC' + AB
- -F2 = B'C' + AB
- -F3 = B'C + A


Temos:

- -e = 3 entradas {A,B,C}
- -s = 4 saídas {F0,F1,F2,F3}
- $-p_d = 5$ produtos distintos {A, B'C', AC', AB, B'C}
- $-m_p = 2$ produtos por função de saída, no máximo


Matriz das funções

Produto	Entrada			Saídas			
	Α	В	С	F0	F1	F2	F
AB	1	1	-	0	1	1	
B'C	-	0	1	0	0	0	1
AC'	1	-	0	0	1	0	C
B'C'	-	0	0	1	0	1	
Α	1	-	•	1	0	0	1

Implementação com PLA




Implementação com PAL




Arranjos Lógicos Programáveis: Extras

- Algumas PLAs e PALs comerciais apresentam funcionalidades adicionais, como:
 - Realimentação Saída utilizada como entrada.




Arranjos Lógicos Programáveis: Extras


- Algumas PLAs e PALs comerciais apresentam funcionalidades adicionais, como:
 - -Registradores na saída Permitem sintetizar circuitos sequenciais.



Arranjos Lógicos Programáveis: Extras

- Algumas PLAs e PALs comerciais apresentam funcionalidades adicionais, como:
 - -Saídas *tri-state* Permitem colocar a saída em estado de alta impedância.





PLDs modernos: CPLDs e FPGAs


- Com o avanço da microeletrônica, circuitos programáveis mais complexos foram sendo elaborados. Circuitos atuais se enquadram em duas categorias:
 - -CPLD-Complex PLD;
 - -FPGA Field Programmable Gate Array.






PLDs modernos: Características


- Grande quantidade de lógica programável Flip-flops pré-implementados.
- Interconexões programáveis entre lógica programável, Flip-flops e entradas/saídas do dispositivo – É possível controlar o roteamento dos sinais dentro do circuito.






PLDs modernos: Estrutura

- CPLD Estrutura contínua de conexão:
 - -Em geral de 2 a 100 blocos tipo PAL.



PLDs modernos: Estrutura

• FPGA: estrutura segmentada de conexão



PLDs modernos: Comparação

- Complexidade:
 - -PLAs e PALs são muito simples Menos de 200 *gates* equivalentes;
 - -CPLDs têm capacidade moderada Até 100.000 *gates* equivalentes;
 - -FPGAs atuais Apresentam capacidade de mais de 1M de *gates* equivalentes.

PLDs modernos: Comparação


- Volatilidade:
 - -CPLDs são dispositivos não voláteis, i.e., podem ser desligados sem perda de informação;
 - -FPGAs são voláteis, i.e., quando desligadas perdem a informação;
 - Algumas FPGAs são associadas a ROMs para permitir que a informação seja recuperada ao ligar.
 - Atualmente FPGAs são mais utilizados.

PLDs modernos: Programação

- Linguagens de programação próprias existentes PALASM, CUPL, etc.
- Não são mais usadas devido às linguagens de descrição de Hardware de mais alto nível – VHDL, Verilog.
- As linguagens de alto nível são transcritas para fluxo de bits que é usado para programar o dispositivo.


FPGAs: Componentes

- Compostas por:
 - CLBs (Configurable Logic Blocks): blocos lógicos que executam funções lógicas
 - IOBs (Input/Output Buffers): interface com mundo externo
 - Interconexões programáveis: conecta CLBs e IOBs



FPGAs: Componentes

 Diagrama de blocos do Xilinx
 Spartan




FPGAs: CLBs

- CLBs por sua vez são compostos de:
 - LUTs (*lookup tables*): implementam lógica combinatória
 - Flip-flops: implementam funções sequenciais
 - Multiplexadores: conectam LUTs e flip-flops

FPGAs: CLBs

- 3 LUTs:
 - LUT-F (16 x 1-bit)
 - LUT-G (16 x 1-bit)
 - LUT-H (8 x 1-bit)
- 2 saídas "registradas"
 - XQ e YQ
- 2 saídas combinatórias
 - -XeY




Xilinx Spartan


- LUT-N: uma tabela-verdade de N entradas e 2^N posições de 1 bit.
 - Programar uma LUT significa preencher os valores da tabela-verdade.
 - LUT com 4 entradas → 16 posições possíveis
 - Pode emular 2¹⁶ (~64 mil) funções booleanas distintas.
 - FPGAs comerciais podem conter LUTs de até 6 entradas (mais de 16 bilhões de funções emuláveis).
- Implementadas usando MUXes:

Exemplo 1: Α MUX В Elementos de memória F (programa)

Exemplo 1: Programação de F1




• Exemplo 1: Programação de F2



 Exemplo 2: programação das funções X e Y na Xilinx Spartan:

-X = A'B'C + ABC'

-Y = AB'




- Exemplo 2: programação das funções X e Y na Xilinx Spartan:
 - -X = A'B'C + ABC'
 - -Y = AB'

	(A)	(B)	(C)	(X)
F4	F3	F2	F1	F
X	0	0	0	0
X	0	0	1	1
Χ	0	1	0	0
Χ	0	1	1	0
Χ	1	0	0	0
Χ	1	0	1	0
Χ	1	1	0	1
X	1	1	1	0


G4	G3	(A) G2	(B) G1	(Y) G
X	Χ	0	0	0
Χ	X	0	1	0
Χ	Χ	1	0	1
Χ	Χ	1	1	0

Programa na LUT-G

Programa na LUT-F



 Exemplo 2: programação das funções X e Y na Xilinx Spartan:



© Andrade, Midorikawa, Símplicio e Spina 2.016 < Dispos. Lóg. Programáveis > PCS 3225 Sistemas Digitais II 56

- LUTs de 4 entradas: como calcular funções com maior número de variáveis?
 - Resposta: associando 2 ou mais LUTs.
- Por exemplo, vamos calcular a função:
 - $-X = A \cdot B \cdot C \cdot D \cdot E \cdot F \cdot G \cdot H$
- Para isso precisamos inicialmente dividir a função em subfunções:

$$- X_{1} = A \cdot B \cdot C \cdot D$$
 $- X_{2} = E \cdot F \cdot G \cdot H$
 $- X = X_{1} \cdot X_{2}$
3 LUTs

- Vamos configurar:
 - LUT-G para calcular X₁ = A•B•C•D
 - LUT-F para calcular $X_2 = E \cdot F \cdot G \cdot H$
 - LUT-H para calcular $X = X_1 \cdot X_2$


F4	F3	F2	F1	F	G	4 G3	G2	G1	G	H1 F G H
0	0	0	0	0	0	0	0	0	0	X 0 0 0
0	0	0	1	0	0	0	0	1	0	x 0 1 0
0	0	1	0	0	0	0	1	0	0	x 1 0 0
0	0	1	1	0	0	0	1	1	0	x 1 1 1
0	1	0	0	0	0	1	0	0	0	
0	1	0	1	0	0	1	0	1	0	A C4
0	1	1	0	0	0	1	1	0	0	A — G4 B — G3
0	1	1	1	0	0	1	1	1	0	
1	0	0	0	0	1	0	0	0	0	C — G2 D — G1
1	0	0	1	0	1	0	0	1	0	D - G1
1	0	1	0	0	1	0	1	0	0	
1	0	1	1	0	1	0	1	1	0	c car hit f
1	1	0	0	0	1	1	0	0	0	
1	1	0	1	0	1	1	0	1	0	F F3 F F2 F
1	1	1	0	0	1	1	1	0	0	
1	1	1	1	1	1	1	1	1	1	H - F1
			,	•						MUXes de passagem
										devem ser configurados.


LUT-G: A•B•C•D LUT-F: E•F•G•H LUT-H: A•B•C•D•E•F•G•H G-LUT Logic H-LUT Logic G Logic F-LUT


© Andrade, Midorikawa, Símplicio e Spina 2.016 < Dispos. Lóg. Programáveis > PCS 3225 Sistemas Digitais II 59


- Usando associações, cada CLB Spartan pode calcular funções de até 9 variáveis.
- E para calcular funções de mais variáveis?
 - Associam-se alguns CLBs, por meio das saídas combinatórias.
- Nota: ao se associar diversos CLBs, existe uma redução na frequência máxima
 - Afinal, sinal deverá atravessar um número maior de LUTs...


- Permitem conexão entre os CLBs
- Configuráveis de acordo com necessidade


























Projeto Lógico com FPGAs

- O projeto lógico com FPGA em geral envolve o seguinte fluxo de atividades:
 - Uso de ferramenta CAD para projeto e implementação de sistema digital, com <u>entrada</u> através de desenho esquemático e/ou HDL.
 - Usuário <u>simula</u> o projeto.
 - Ferramenta de <u>síntese</u> converte código para hardware e mapeia na FPGA.
 - Ferramenta faz download da configuração na FPGA.
 - Isso programa CLBs e conexões entre CLBs e IOBs.

Projeto Lógico com FPGAs

A síntese de código HDL é feita seguindo os passos [1/2];

Síntese Tradução Otimização **Mapeamento Posicionamento** Roteamento Circuito **Sintetizado**

- Tradução Comandos VHDL são traduzidos para blocos de circuito lógico seguindo padrões pré-definidos pelo programa de síntese.
- Otimização Blocos padronizados são analisados com o intuito de otimizar o circuito sintetizado segundo critérios estabelecidos pelo projetista.
 - **Mapeamento** Circuito lógico é mapeado nos componentes básicos disponíveis na tecnologia escolhida. Os blocos lógicos são mapeados nos blocos típicos da FPGA do componente alvo.

Projeto Lógico com FPGAs

A síntese de código HDL é feita seguindo os passos [2/2]:



 Posicionamento – Blocos lógicos da FPGA identificados na etapa anterior são posicionados dentro daqueles disponíveis na FPGA alvo.


 Roteamento – Interligações entre os blocos lógicos previamente posicionados criam o circuito final.


 Circuito Sintetizado: Obtenção do circuito propriamente dito (não é um dos passos da síntese).

- A tradução de comandos VHDL para implementação em FPGA segue as seguintes regras [1/2]:
 - Atribuições Pode implicar na utilização de um "FF-Latch" mesmo quando não desejado.
 - Case Usa multiplexadores para compor os casos especificados. Se nem todas as alternativas forem especificadas, a síntese usa também um FF-Latch.

- A tradução de comandos VHDL para implementação em FPGA segue as seguintes regras [2/2]:
 - If Utiliza multiplexadores.
 - Comparações Utiliza componentes aritméticos e comparadores.
 - Operações funcionais utiliza componentes lógicos e aritméticos, registradores e comparadores, dependendo da operação.

- Alguns comandos VHDL e suas traduções em FPGA (lembrando que as portas lógicas são implementadas com LUTs).
- Em casos mais complexos o circuito sintetizado pode variar dependendo de parâmetros e requisitos de otimização (desempenho ou área).







• Síntese de case:

Sem otimização:

```
process (a)
begin
  case a is
  when 0 => b <= 1;
  when 1 => b <= 3;
  when 2 => b <= 0;
  when 3 => b <= 1;
  end case;
end process;</pre>
```




Com otimização:



- Síntese de if Também sintetizados com MUX.
- É preciso cuidado especial com comandos if onde nem todas as condições são cobertas.
 - -Considere: if A = 1 then Nextstate <= 3; Z <= 1; end if;
 - A condição else não foi especificada Possivelmente, deseja-se manter o valor anterior de "Nextstate".
 - Mas o programa de síntese não tendo certeza disso ... pode atribuir o valor X (*unknown*) a este sinal, algo que pode ser indesejado ...

- Comparações devem ser usadas com cuidado.
 - Comparações de inteiros usam blocos grandes de circuito, pois não existe forma trivial de fazê-las:
 if (A <= B) then



Livro Texto

• Wakerly, J.F.; *Digital Design – Principles & Practices;* Fourth Edition, ISBN: 0-13-186389-4, Pearson & Prentice-Hall, Upper Saddle, River, New Jersey, 07458, 2006.

Lição de Casa

- Leitura Obrigatória:
 - -Capítulo 9 do Livro Texto, itens 9.5 e 9.6.

- Exercícios Obrigatórios:
 - -Exercícios 9.28 a 9.36 do Capítulo 9 do Livro Texto.

Bibliografia Adicional Deste Assunto

- "Digital Design and Computer Architecture". Harris, D.M. & Harris, S.L. Morgan Kaufmann, 2007.
- "Digital Systems Design Using VHDL". Charles H. Roth Jr and Lizy Kurian John. 2nd Edition, 2008. ISBN-10: 0534384625 ISBN-13: 9780534384623
- "The Ten Commandments of Excellent Design—VHDL Code Examples". Peter Chambers. VLSI Technology.
- Chapter 3 The Art of VHDL Synthesis. LeonardoSpectrum HDL Synthesis Manual.