



Instituto Tecnológico de Costa Rica

Escuela de Ingeniería Electrónica

Verificación Funcional de Circuitos Integrados

Proyecto 3

Profesor:

Ronny García Ramírez

Integrantes:

Susana Astorga Rodriguez

Mac Alfred Pinnock Chacón

II Semestre 2021

Cartago, Costa Rica

Índice

Plan de pruebas (Test plan)	2
Módulos a utilizar:	2
Caso de uso común:	3
Casos de esquina:	3
Estructura del ambiente	3
Pruebas para los diferentes escenarios	4
Solución del error del DUT	8
Reportes de los escenarios (usando EDA Playground)	9
Cobertura de la prueba	15
Gráficos de reportes con GNUplot	17

Plan de pruebas (Test plan)

GitHub: https://github.com/astorga02/Proyecto3 VFCI

La prueba se corre en EDA Playground o en VCS

En la misma ruta de archivo en donde abre el documento "LEERME.txt", encontrará 2 carpetas: "Para_EDA" y "Para_VCS" estas carpetas difieren en lo siguiente para poder ejecutarlos.

Para EDA:

- Solo se puede ejecutar en EDA Playground.
- Para ejecutar cada escenario (2 en total) debe hacerlo manualmente, cambiando la línea 42 por el número de escenario a ejecutar :

"run_test("test_escenario2"); //se coloca el nombre del test a probar (test_escenario1 o test_escenario2)"

Para VCS:

- Solo se puede ejecutar en VCS
- Para ejecutar la prueba solo es necesario abrir la terminal en la raíz de los archivos de la carpeta y escribir ./correr.sh y dar enter, la prueba finalizara mostrando la cobertura de la prueba y también puede acceder al reporte.csv. Además de poder consultar la salida de la terminal para verificar cualquier problema con el DUT.

Módulos a utilizar:

- monitor.sv
- design.sv
- agent.sv
- scoreboard.sv
- environment.sv
- driver.sv
- interface.sv
- sequence.sv
- sequence_item.sv
- test.sv
- testbench.sv

Caso de uso común:

Aleatorizando:

- Eventos de datos de entrada.
- Eventos de modo de redondeo.

Casos de esquina:

- Datos de entrada que cubran todos los bits.
- Overflow.
- Underflow.
- No es un número (NaN)
- Caso infinito (inf).

Estructura del ambiente




Figura 1. Estructura del ambiente.

Pruebas para los diferentes escenarios

Escenario 1: Envío de mensaje con instrucción del tipo aleatorio

Descripción del test

Test 1: Envío de mensajes tipo aleatorio

Objetivo: Verificar el correcto funcionamiento de envío de mensajes aleatorios en el DUT y que su la multiplicación de los valores de entrada sea correcta.

Descripción:

En este test se envía un número de 100 transacciones con valores de entrada aleatorios que no sobrepasen las capacidades del DUT en cuanto a overflow, underflow y no ser un número, esto debido a que se dejan estos casos como objetivos para tests de caso de esquina.

Las transacciones se enviarán con retardos aleatorios independientes para cada uno de los dispositivos.

Criterio de aprobación: Se considera que el test es exitoso si la multiplicación de los valores de entrada es correcta comparándolo con un dispositivo simulado que simula el correcto funcionamiento del DUT. Se espera una línea indicando "Todo correcto" como salida inmediata para cada verificación.

Reportes: Al final de la prueba se imprimirá un reporte con el contenido de cada una de las operaciones (entradas y salida)

Escenario 2: Comportamiento del DUT en casos de esquina

Descripción del test

Test 2.1: Datos de entrada que cubran todos los bits

Objetivo: Cubrir todos los bits que es capaz de operar el DUT

Descripción:

En este test se enviarán valores para una máxima alternancia de bits con una cantidad de 100 transacciones de estos valores.

Las transacciones se enviarán con retardos aleatorios.

Criterio de aprobación: Se considera que el test es exitoso si la multiplicación de los valores de entrada es correcta comparándolo con un dispositivo simulado que simula el correcto funcionamiento del DUT. Se espera una línea indicando "Todo correcto" como salida inmediata para cada verificación.

Reportes: Al final de la prueba se imprimirá un reporte con el contenido de cada una de las operaciones (entradas y salida)

Test 2.2: Overflow

Objetivo: Verificar el funcionamiento de envío de mensajes con el caso de overflow para los valores multiplicados por el DUT.

Descripción:

En este test el DUT tendrá valores de entrada con valores que vayan a causar un overflow en el resultado de la operación. De este caso se envía un número de 100 transacciones. El contenido de los datos de transacción será totalmente aleatorio pero que se encuentren fuera del rango de operación del DUT. Las transacciones se enviarán con retardos aleatorios independientes.

Criterio de aprobación: Se considera que el test es exitoso si la multiplicación de los valores de entrada da como resultado la activación de la bandera de overflow y un valor infinito a la salida del DUT. Se espera una línea indicando "Todo correcto" como salida inmediata para cada verificación.

5

Reportes: Al final de la prueba se imprimirá un reporte con el contenido de cada una de las operaciones (entradas y salida)

Test 3.3: Underflow

Objetivo: Verificar el funcionamiento de envío de mensajes con el caso de underflow para los valores multiplicados por el DUT.

Descripción:

En este test el DUT tendrá valores de entrada con valores que vayan a causar un underflow en el resultado de la operación. De este caso se envía un número de 100 transacciones. El contenido de los datos de transacción será totalmente aleatorio pero que se encuentren fuera del rango de operación del DUT. Las transacciones se enviarán con retardos aleatorios independientes.

Criterio de aprobación: Se considera que el test es exitoso si la multiplicación de los valores de entrada da como resultado la activación de la bandera de underflow y un valor de 0 a la salida del DUT. Se espera una línea indicando "Todo correcto" como salida inmediata para cada verificación.

Reportes: Al final de la prueba se imprimirá un reporte con el contenido de cada una de las operaciones (entradas y salida)

Test 3.4: No es un número

Objetivo: Verificar el funcionamiento de envío de mensajes con salida "NaN".

Descripción:

En este test se envía un número de 100 transacciones de las cuales se hacen asignando los valores de entrada para que sean cero para la entrada 1 e infinito para la entrada 2 y viceversa

El orden de envío será totalmente aleatorio en donde cero e infinito se asignan aleatoriamente a las entradas con la condición de que las entradas no pueden ser a la vez

cero o a la vez infinitas.

Criterio de aprobación: No existe problema con la verificación de que todo sea NaN en ese caso de esquina. Se espera una línea indicando "Todo correcto" como salida inmediata para cada verificación.

Reportes: Al final de la prueba se imprimirá un reporte con el contenido de cada una de las operaciones (entradas y salida).

Test 3.5: Infinito

Objetivo: Verificar el funcionamiento de envío de mensajes con salida "inf".

Descripción:

En este test se envía un número de 100 transacciones de las cuales se hacen asignando los valores de entrada para representar el escenario de un resultado infinito El orden de envío será totalmente aleatorio en donde cero e infinito se asignan aleatoriamente a las entradas con la condición de que las entradas no pueden ser a la vez cero o a la vez infinitas

Criterio de aprobación: No existe problema con la verificación de que todo sea inf en ese caso de esquina. Se espera una línea indicando "Todo correcto" como salida inmediata para cada verificación.

Reportes: Al final de la prueba se imprimirá un reporte con el contenido de cada una de las operaciones (entradas y salida)

Solución del error del DUT

Existe un error cuando una de las entradas se establece como underflow y el otro no, además que para el caso contrario (overflow), sucede el mismo problema. En el primer caso se obtiene un resultado con underflow sin que la bandera underflow se active, lo mismo con el caso de overflow en el otro caso

Para solucionarlo se agrega en el DUT en la sección de código de la figura 2, se agrega la función en donde se da la generación de las señales de overflow y underflow en caso de que se cumpla la condición.

```
//module con cambios agregados
module EXP(
  input norm,
  input [7:0]exp_X, exp_Y,
  output [7:0]exp_Z,
 output ovrf, udrf);
 wire [8:0]buffer;
 wire over_X, over_Y, under_X, under_Y; <
 assign buffer = exp_X + exp_Y;
 wire [7:0]bias;
 assign over_X = &exp_X;
 assign over_Y = &exp_Y;
 assign under_X = ~|exp_X;
  assign under_Y = ~ exp_Y;
  assign bias = {7'b0111111, !norm};
  assign ovrf = {{buffer >= {255 + bias}}|{over_X}|{over_Y}}
 assign udrf = {{buffer <= bias}|{under_X}|{under_Y}};</pre>
  assign exp_Z = exp_X + exp_Y - bias;
endmodule
```

Figura 2. Secciones de código agregadas usando Visual Studio Code.

Reportes de los escenarios (usando EDA Playground)

Solo se muestran ciertas secciones debido a la gran cantidad de datos obtenidos en el test y para el test aleatorio sí se muestra el encabezado de la simulación de donde se inicializan los componentes del ambiente, esto con el objetivo de evitar redundar en cosas que son siempre iguales para los demás tests.

Escenario 1: Envío de mensaje con instrucción del tipo aleatorio Test 1. Aleatorización

```
Randera overflow activada
Resultado redondeado
Resultado redondeado
UWM_NNO Scoreboard.sv(167) $ 1830: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 100 Entrada x = 00101110000000000000000101010 Entrada y = 111010111000000000000001010101
 Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 1870: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 0000001010000000000000001111001 Entrada y = 1100010110000000000000000111
Resultado redondeado
       reboard.sv(167) @ 1890: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 010 Entrada x = 1101101110000000000000000001010 Entrada y = 0011110110000000000000001110
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 1910: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 001 Entrada x = 010000111000000000000000011011 Entrada y = 1001000110000000000000011010
Resultado redondeado
UVM_INFO Scoreboard.sv(167) @ 1930: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 001 Entrada x = 00101100100000000000001100101 Entrada y = 10000010000000000000111010
Resultado redondeado
UVM_INFO scoreboard.sv(167) % 1950: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 000101110000000000000000111100 Entrada y = 1100111100000000000000111110
Resultado redondeado
UVM INFO scoreboard, sv(167) & 1990: uvm test top, ambiente instancia, scoreboard instancia [SCBD] Mode = 100 Entrada x = 1011001110000000000000001101011 Entrada y = 0011101110000000000000001010011
UW_INFO /apps/vcsmx/vcs/Q-2020.03-SP1-1//etc/uvm-1.2/src/base/uvm_objection.svh(1276) @ 1990: reporter [TEST_DONE] 'run' phase is ready to proceed to the 'extract' phase
UVM_INFO /apps/vcsmx/vcs/Q-2020.03-SP1-1//etc/uvm-1.2/src/base/uvm_report_server.svh(894) @ 1990: reporter [UVM/REPORT/SERVER]
--- UVM Report Summary --
UVM_INFO : 105
UVM_WARNING :
UVM_ERROR :
IIVM FATAL :
** Report counts by id
[RNTST] 1
[SCBD] 100
      1
[SEQ]
[TEST_DONE]
[UVM/RELNOTES]
Resultado del DUT = 111001100000000000000000001010101 Resultado esperado = 111001100000000000001010101 Overflow = 0 Underflow = 0
Resultado del DUT = 110110100000000000000000010011111 Resultado esperado = 11011010000000000000001011111 overflow = 0 Underflow = 0
Resultado del DUT = 11100100000000000000000000001001001 Resultado esperado = 1110010000000000000001001001 Overflow = 0 Underflow = 0
Resultado del DUT = 110110010000000000000000000110011 Resultado esperado = 11011001000000000000000110011 Overflow = 0 Underflow = 0
Resultado del DUT = 100101011000000000000000000111 Resultado esperado = 1001010110000000000000111 Overflow = 0 Underflow = 0
Resultado del DUT = 10100110100000000000000010110110 Resultado esperado = 1010011010000000000000110110 overflow = 0 Underflow = 0
Resultado del DUT = 10100110000000000000000001100101 Resultado esperado = 101001100000000000001100101 Overflow = 0 Underflow = 0
Resultado del DUT = 10101111100000000000000001111110 Resultado esperado = 10101111100000000000010111110 Overflow = 0 Underflow = 0
```

Escenario 2: Envío de mensaje con instrucción para casos de esquina

Test 2.1. Alternancia de bits en los datos de entrada

```
Bandera underflow activada
Bandera underflow activada
Resultado redondeado
Resultado redondeado
Bandera underflow activada
Resultado redondeado
Resultado redondeado
Bandera underflow activada
Resultado redondeado
Resultado redondeado
UVM INFO sequence.sy(93) @ 310; uvm test top.ambiente instancia.agente instancia.secuenciador instancia@@seg.Secuencia alternancia [SEQ] Se generaron 16 items del tipo alternancia
Resultado del DUT = 01101011001100011100011100011100 Resultado esperado = 011010110011100011100011100 Overflow = 0 Underflow = 0
Resultado del DUT = 11000000100011100011100011100011 Resultado esperado = 11000000100011100011100011100011 Overflow = 0 Underflow = 0
Resultado del DUT = 11000000100011100011100011100011 Resultado esperado = 1100000010001110001110001100010 overflow = 0 Underflow = 0
Resultado del DUT = 000101011110001110001110001101011 Resultado esperado = 00010101111000111000110111 Overflow = 0 Underflow = 0
```

Test 2.2. Overflow

```
Bandera overflow activada
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 2170: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 001 Entrada x = 110001011001011110100010101010 Entrada y = 0111100111001100001000100
Bandera overflow activada
Resultado redondeado
VM_INFO scoreboard.sv(167) @ 2290: uvm_test_top. ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 1101101110000010101100110010010 Entrada y = 11100011101001110111001100010000101
Bandera overflow activada
Resultado redondeado
Bandera overflow activada
Resultado redondeado
UVM_INFO sequence.sv(131) @ 2330: uvm_test_top.ambiente_instancia.agente_instancia.secuenciador_instancia@@seq.Secuencia_overflow [SEQ] Se generaron 100 items del tipo overflow
```

Test 2.3: Underflow

```
UVM_INFO scoreboard.sv(167) @ 4130: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 100 Entrada x = 1000000011101110101010000011 Entrada y = 110011110111101001101101010101011
Bandera underflow activada
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 4150: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 000000001001001010100010110 Entrada y = 11001011101111111000100001110110110
Bandera underflow activada
Resultado redondeado
UWM_INFO Scoreboard.sv(167) & 4190: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 010 Entrada x = 0001111110000001001000001101 Entrada y = 0000000000000000111010111111111
Bandera underflow activada
Resultado redondeado
UW_INFO scoreboard.sv(167) & 4230: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 100 Entrada x = 00010100100110011101111011 Entrada y = 100000001111111011111101111110
Randera underflow activada
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 4250: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 011 Entrada x = 10000000010110100011000100100 Entrada y = 111101000101111010001011011000000
Bandera underflow activada
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 4270: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 011 Entrada x = 0000000001100001011000100 Entrada y = 111101100101110001111000001
Bandera underflow activada
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 4290: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 10000000110010111101100001000 Entrada y = 11001011100011111010000111110000
Bandera underflow activada
Resultado redondeado
Bandera underflow activada
Resultado redondeado
UVM_INFO scoreboard.sv(167) % 4330: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 1010001000011000110010101011 Entrada y = 10000000000000001111111100001
UVM_INFO sequence.sv(169) @ 4330: uvm_test_top.ambiente_instancia.agente_instancia.secuenciador_instancia@@sea.Secuencia_underflow [SEQ] Se generaron 100 items del tipo underflow
```


Test 2.4: No es un número (NaN)

```
UVM_INFO scoreboard.sv(167) % 6030: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 100 Entrada x = 011111111001001111101000011000 Entrada y = 1010010011111010101110001111000111100001
Resultado redondeado
Resultado redondeado
Resultado redondeado
 Resultado redondeado
UWM_INFO Scoreboard.sv(167) % 6110: uVM_Test_top.ambiente_instancia.scoreboard.instancia [SCBD] Mode = 000 Entrada x = 111111110111100101000010010010 Entrada y = 110001101000011010001101111110
Resultado redondeado
 M_INFO SCOREBOARD.sv(167) @ 6130: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 010 Entrada x = 0111111110101111111010100001011 Entrada y = 00001110010110101011101111111
Resultado redondeado
Resultado redondeado
      oreboard.sv(167) @ 6170: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 010 Entrada x = 111000010000100111111101011001100 Entrada y = 01111111111110011000100110011001001001
Resultado redondeado
UVM_INFO scoreboard.sv(167) & 6190: uvm_test_top, ambiente_instancia.scoreboard_instancia [SCBD] Mode = 100 Entrada x = 01011011000011000110011001101101011 Entrada y = 0111111110101100000111011011
Resultado redondeado
      coreboard.sv(167) % 6210: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 10010101000100001011110000100010 Entrada y = 011111111101010101000001110100000
Resultado redondeado
 M_INFO scoreboard.sv(167) @ 6230: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 011 Entrada x = 10100100010000111110011000101000 Entrada y = 011111111001000111110011001011011
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 6250; uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 001 Entrada x = 101010110001000101110101111011 Entrada y = 1111111111101100010001011000110
Resultado redondeado
Resultado redondeado
     coreboard.sy(167) & 6290: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 011110001101000010111111011000001 Entrada y = 1111111111101100001001001001011011010
Resultado redondeado
UVM_INFO scoreboard.sv(167) @ 6310: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 010 Entrada x = 11111111101000010000101111110 Entrada y = 0101010111111111001100001110111
Resultado redondeado
UVM_INFO Scoreboard.sv(167) @ 6330: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 001 Entrada x = 1010101000110110010001101100100 Entrada y = 111111111001110101000111010111 UVM_INFO sequence.sv(207) @ 6330: uvm_test_top.ambiente_instancia.agente_instancia.secuenciador_instancia@dseq.Secuencia_NaN [SEQ] Se generaron 100 items del tipo NaN
Resultado del DUT = 01111111111000000000000000000000000 Resultado esperado = 0111111111100000000000000000000 overflow = 1 Underflow = 0
Resultado del DUT = 0111111111000000000000000000000000 Resultado esperado = 01111111111000000000000000000 overflow = 1 underflow = 0
Resultado del DUT = 0111111111100000000000000000000000 Resultado esperado = 011111111110000000000000000000 overflow = 1 Underflow = 0
Resultado del DUT = 0111111111000000000000000000000000 Resultado esperado = 011111111110000000000000000000 overflow = 1 Underflow = 0
Resultado del DUT = 0111111111000000000000000000000000 Resultado esperado = 01111111111000000000000000000 overflow = 1 Underflow = 0
Resultado del DUT = 0111111111000000000000000000000000 Resultado esperado = 0111111111000000000000000000 Overflow = 1 Underflow = 0
Resultado del DUT = 0111111111000000000000000000000000 Resultado esperado = 01111111111000000000000000000 overflow = 1 Underflow = 0
```

Test 2.4: Infinito (inf)

```
Bandera overflow activada
Bandera overflow activada
 Bandera overflow activada
Bandera overflow activada
UW_INFO Scoreboard.sv(167) @ 8310: uvm_test_top.ambiente_instancia.scoreboard_instancia [SCBD] Mode = 000 Entrada x = 1111111100000000000000000000 Entrada y = 0111101011011011011011010110100110001
UVM_INFO sequence.sv(246) @ 8350: uvm_test_top.ambiente_instancia.agente_instancia.secuenciador_instancia@8seq.Secuencia_inf [SEQ] Se generaron 100 items del tipo inf
UW_INFO /apps/vcsmx/vcs/q-2020.03-SP1-1//etc/uvm-1.2/src/base/uvm_objection.svh(1276) @ 8350: reporter [TEST_DONE] 'run' phase is ready to proceed to the 'extract' phase
UVM_INFO /apps/vcsmx/vcs/Q-2020.03-SP1-1//etc/uvm-1.2/src/base/uvm_report_server.svh(894) @ 8350: reporter [UVM/REPORT/SERVER]
** Report counts by severity
UVM_INFO : 427
UVM_WARNING :
UVM_ERROR : 0
UVM FATAL :
** Report counts by id
[RNTST] 1
[SCBD] 418
[SEQ]
[TEST_DONE]
[UVM/RELNOTES]
Resultado del DUT = 01111111110000000000000000000000000 Resultado esperado = 0111111111000000000000000000000000 overflow = 1 Underflow = 0
Resultado del DUT = 11111111110000000000000000000000000 Resultado esperado = 1111111111000000000000000000000000 overflow = 1 Underflow = 0
Resultado del DUT = 11111111110000000000000000000000000 Resultado esperado = 1111111111100000000000000000000000 overflow = 1 Underflow = 0
```

Cobertura de la prueba




En la imagen anterior se muestra la cobertura de la prueba en la que se cumple la condición de al menos un 95% de cobertura para el toggle y para los casos.

Gráficos de reportes con GNUplot

• Gráfica reporte de las entradas en "x" y "y" con respecto a la salida "z"

En el siguiente apartado se grafican los datos obtenidos en el reporte obtenido del test, por lo que la siguiente figura muestra la gráfica de los datos de entrada en "y" del DUT, los datos de entrada en "x" del DUT y los datos de salida en "z" del DUT, mediante una gráfica de datos de las entradas en "x" y "y" con respecto a la salida "z".



Conclusiones

- Se cumplen las condiciones de aprobación en la verificación para todos los escenarios expuestos en el test plan.
- En el momento en que el DUT sea implementado en la vida real, se debe tener mucho cuidado sobre la forma en que se usan las profundidades de las entradas de datos para evitar la pérdida de datos por overflow o por underflow.
- El fin mismo de la verificación de este DUT fue el poder lograr reparar el error que tenía el dispositivo, que al final fue satisfactoriamente solucionado
- Las gráficas obtenidas mediante el software GNUplot permiten de una manera visual conocer el comportamiento del DUT ante diferentes escenarios.
- Los datos de cobertura de la prueba facilitan en gran medida poder contemplar escenarios de esquina que no son pensados de primera mano a la hora de montar el test plan.