#### Блок передачи данных по протоколу I2S

#### 1. Описание блока.

**Передатчик I2S** предназначен для передачи аудиоданных в стерео формате внешнему устройству по интерфейсу I2S. Представляет собой параллельно последовательный преобразователь, принимающий параллельные 32-битные данные по шине AMBA APB и передающий их по последовательному протоколу I2S по двум каналам (левый и правый).

Блок обладает буферизацией на 4 32-разрядных слова для левого и правого канала.




Рисунок 1 – Временная диаграмма передачи данных по протоколу I2S.

## 2. Описание регистров блока.

Смещение	Описание регистра			
0x00	Регистр управления блоком I2S_CR			
0x04	Регистр статуса блока I2S_SR			
0x08	Регистр передачи данных правого канала I2S_TXR			
0x0C	Регистр передачи данных левого канала I2S_TXL			

В разделе использованы следующие обозначения: RW — Доступны чтение и запись регистра; RO — Доступно только чтение регистра; WO — Доступна только запись в регистр.

## 2.1. Регистр управления блоком I2S\_CR

Смещение относительно стартового адреса блока: 0х00.

Кол-	Тип	Значение	Имя поля	Биты	Описание
во		при сбросе			
бит					
1	RW	0b	I2S_ENABLE	[0]	Флаг разрешения передачи данных по протоколу I2S. Имеет функцию автоматического сброса в случае опустошения буферов каналов. 0 – Передача запрещена; 1 – Передача разрешена.
31	RO	00b	RESERVED	[31:1]	Зарезервировано для использования в будущем

## 2.2. Регистр статуса блока I2S\_SR.

Смещение относительно стартового адреса блока: 0х04.

Кол-	Тип	Значен	Имя поля	Биты	Описание
во		ие при			
бит		сбросе			
1	RO	0b	FIFOL_FULL	[0]	FIFO-буфер левого канала заполнен. 1 – FIFO
					заполнен, 0 – FIFO не заполнен до конца.
1	RO	1b	FIFOL_EMPTY	[1]	FIFO-буфер левого канала пуст. 1 – FIFO пуст, 0 – FIFO
					имеет данные.
1	RO	0b	FIFOR_FULL	[2]	FIFO-буфер правого канала заполнен. 1 – FIFO
					заполнен, 0 – FIFO не заполнен до конца.
1	RO	1b	FIFOR_EMPTY	[3]	FIFO-буфер правого канала пуст. 1 – FIFO пуст, 0 –
					FIFO имеет данные.
1	RO	1b	I2S_TX_DONE	[4]	Передача по протоколу I2S не готова 1 – Передача не
					готова, 0 – передача готова.
27	RO	00b	RESERVED	[31:5]	Зарезервировано для использования в будущем

#### 2.3. Регистр передачи данных правого канала I2S\_TXR.

Кол-	Тип	Значен	Имя поля	Биты	Описание
во		ие при			
бит		сбросе			
32	WO	NA	DATA	[31:0]	Данные, записываемые в буфер передачи правого
					канала.

# 2.4. Регистр передачи данных левого канала I2S\_TXL.

Кол-	Тип	Значен	Имя поля	Биты	Описание
во бит		ие при сбросе			
32	WO	NA	DATA	[31:0]	Данные, записываемые в буфер передачи левого канала.

# 3. Интерфейс блока

Имя	Тип	Описание
i_clk	BX.	Тактовый сигнал блока
i_rst_n	BX.	Сигнал сброса по срезу блока
APB_BUS	инт.	Шина интерфейса АРВ
I2S_INTERFACE	инт.	Шина интерфейса I2S