

Потактовая симуляция

Курс «Программное моделирование вычислительных
систем»

Григорий Речистов
grigory.rechistov@phystech.edu

4 апреля 2015 г.

На прошлой лекции

- Модель, управляемая исполнением (функциональная модель)
- Модель, управляемая событиями (DES)

Вопросы

- Можно ли симулировать процессор через события?


Вопросы

- Можно ли симулировать процессор через события?
- В чём опасности излише большой квоты симуляции многопроцессорной системы?

Вопросы

- Можно ли симулировать процессор через события?
- В чём опасности излише большой квоты симуляции многопроцессорной системы?
- Можно ли иметь две очереди событий в одной симуляции?


Диаграмма моделируемой системы




[http://commons.wikimedia.org/wiki/File:MIPS_Architecture_\(Pipelined\).svg](http://commons.wikimedia.org/wiki/File:MIPS_Architecture_(Pipelined).svg)

Проблемы

- Функциональная модель — не работает (слишком грубая)
- DES — применима, но неудобная абстракция



Особенности



Проблемы

Длительность одной операции у разных узлов могут быть различными

Как проверять готовность «медленных» узлов? Результаты обработки данных должны появляться не ранее, чем на такте, следующим за текущим

Нельзя в произвольном порядке обновлять состояние блоков

Решение

Абстрагируемся Отделим: ☒ Функции узлов ☒ Время, затрачиваемое на их выполнение ☒ Внутреннее состояние узлов ы

Функциональный элемент

Результат готов «мгновенно» при наличии входных данных

Порт

Порт Очередь фиксированной задержки Ширина N бит,
задержка 1 такт

Правило соединения

Функции не могут соединяться непосредственно друг с другом

Модель с портами

Готовность данных

Стадии

симуляция функций

симуляция передачи результатов

Шаг 1, шаг 2

Могут ли функциональные элементы иметь память?

Связь функциональной и потактовой моделей

Литература I

-  Дэвид Паттерсон и Джон Хэннесси. Архитектура компьютера и проектирование компьютерных систем. 4-е изд. Питер, 2012.
-  Joel Emer, Pritpal Ahuja, Eric Borch, Artur Klauser, Chi-Keung Luk, Srilatha Manne, Shubhendu S. Mukherjee, Harish Patil, Steven Wallace, Nathan Binkert, Roger Espasa, Toni Juan. Asim: A Performance Model Framework // Computer 35 (2002), p. 68–76.
-  Ю.В. Байда. Методы разработки и тестирования аппаратных потактовых моделей микропроцессоров на программируемых логических интегральных схемах. Дисс. к.т.н. — 2013

На следующей лекции

Параллельная симуляция, управляемая исполнением
(MPonMP)

Спасибо за внимание!

Слайды и материалы курса доступны по адресу
<http://is.gd/ivuboc>

Замечание: все торговые марки и логотипы, использованные в данном материале, являются собственностью их владельцев. Представленная здесь точка зрения отражает личное мнение автора, не выступающего от лица какой-либо организации.