## Потактовая симуляция

Курс «Программное моделирование вычислительных систем»

Григорий Речистов grigory.rechistov@phystech.edu

9 апреля 2015 г.



1 Что моделируем

2 Порты

3 Детали



#### На прошлой лекции

- Модель, управляемая исполнением (функциональная модель)
- Модель, управляемая событиями (DES)



### На прошлой лекции

- Модель, управляемая исполнением (функциональная модель)
- Модель, управляемая событиями (DES)
- Модель, моделирующая каждый такт (time-stepped)



### Вопросы

■ Можно ли симулировать процессор через события?



#### Вопросы

- Можно ли симулировать процессор через события?
- В чём опасности излишне большоей квоты симуляции многопроцессорной системы?




#### Вопросы

- Можно ли симулировать процессор через события?
- В чём опасности излишне большоей квоты симуляции многопроцессорной системы?
- Можно ли иметь две очереди событий в одной симуляции?



#### <u>Что</u> моделируем






 $\verb|http://commons.wikimedia.org/wiki/File:MIPS\_Architecture\_(Pipelined).svg|$ 


### Проблемы

- Функциональная модель не работает (слишком грубая)
- DES применима, но неудобная абстракция





### Особенности





#### Проблемы

- Длительность одной операции у разных узлов могут быть различными
- Как проверять готовность «медленных» узлов?
- Результаты обработки данных должны появляться не ранее, чем на такте, следующим за текущим



#### Решение

#### Отделим:

- Функции узлов
- Время, затрачиваемое на их выполнение
- Внутреннее состояние узлов



#### Функциональный элемент

Результат готов «мгновенно» при наличии входных данных

$$B$$
ход  $\left\langle \begin{array}{c} \\ \\ \end{array} \right\rangle$   $F(x)$ 



#### Порт

Очередь фиксированной задержки Ширина *N* бит, задержка 1 такт






### Правило соединения

- Функции не могут соединяться непосредственно друг с другом
- Чередующиеся фазы симуляции:
  - 1 симуляция функций;
  - 2 симуляция передачи результатов




## Модель с портами: фаза 1





## Модель с портами: фаза 2






#### Готовность данных





### Могут ли функциональные элементы иметь память?






### Композиция узлов



#### Связь функциональной и потактовой моделей





## Литература I

- Дэвид Паттерсон и Джон Хэннесси. Архитектура компьютера и проектирование компьютерных систем. 4-е изд. Питер, 2012.
- Joel Emer, Pritpal Ahuja, Eric Borch, Artur Klauser, Chi-Keung Luk, Srilatha Manne, Shubhendu S. Mukherjee, Harish Patil, Steven Wallace, Nathan Binkert, Roger Espasa, Toni Juan. Asim: A Performance Model Framework // Computer 35 (2002), p. 68–76.
- Ю.В. Байда. Методы разработки и тестирования аппаратных потактовых моделей микропроцессоров на программируемых логических интегральных схемах. Дисс. к.т.н. — 2013



#### На следующей лекции

Параллельная симуляция, управляемая исполнением (MPonMP)



# Спасибо за внимание!

Слайды и материалы курса доступны по адресу http://is.gd/ivuboc

Замечание: все торговые марки и логотипы, использованные в данном материале, являются собственностью их владельцев. Представленная здесь точка зрения отражает личное мнение автора, не выступающего от лица какой-либо организации.

