Моделирование центрального процессора с помощью интерпретации

Курс «Программное моделирование вычислительных систем»

Григорий Речистов grigory.rechistov@phystech.edu

19 февраля 2015 г.





На прошлой лекции

Требования к симуляторам:

- точность,
- скорость,
- совместимость/расширяемость



■ В чём измеряется скорость симуляции?



- В чём измеряется скорость симуляции?
- Как соотносятся скорости функционального и потактового симуляторов?



- В чём измеряется скорость симуляции?
- Как соотносятся скорости функционального и потактового симуляторов?
- Для чего необходимо предоставлять API симулятора?



- В чём измеряется скорость симуляции?
- Как соотносятся скорости функционального и потактового симуляторов?
- Для чего необходимо предоставлять API симулятора?
 Чтобы пользователи могли с ним поиграть.



Конвейер процессора





Переключаемый интерпретатор (switched)

```
while (run) {
    raw code = fetch(PC):
    (opcode, operands) = decode(raw_code);
    switch (opcode) {
    case opcode1:
        func1(operands); PC++; break;
    case opcode2:
        func2(operands); PC++; break;
    /*...*/
```



Чтение инструкции из памяти

```
data = mem[pc];
```



Чтение инструкции из памяти

```
data = mem[pc];
Ckopee,
data = read_mem(pc);
```



Порядок байт при доступах

- Порядок от младшего к старшему (*англ.* little-endian);
- Порядок от старшего к младшему (*англ.* big-endian);
- Смешанный порядок (*англ.* middle-endian).

```
Представление D4 + C3 \times 0x100 + B2 \times 0x10000 + A1 \times 0x1000000 Little-endian D4, C3, B2, A1 Big-endian A1, B2, C3, D4
```



■ Бит — ?



- Бит ?
- Байт



- Бит ?
- Байт минимальная адресуемая (в данной архитектуре) единица хранения информации



- Бит ?
- Байт минимальная адресуемая (в данной архитектуре) единица хранения информации
- Октет



- Бит ?
- Байт минимальная адресуемая (в данной архитектуре) единица хранения информации
- Октет восемь бит



- Бит ?
- Байт минимальная адресуемая (в данной архитектуре) единица хранения информации
- Октет восемь бит
- Машинное слово



- Бит ?
- Байт минимальная адресуемая (в данной архитектуре) единица хранения информации
- Октет восемь бит
- Машинное слово максимальный объём информации, который ЦПУ может обработать единовременно



- Бит ?
- Байт минимальная адресуемая (в данной архитектуре) единица хранения информации
- Октет восемь бит
- Машинное слово максимальный объём информации, который ЦПУ может обработать единовременно

Intel: word — 16 бит, dword — 32 бит, gword — 64 бит.




Декодирование

Перевод данных об инструкции из машинного представления во внутреннее (высокоуровневое), удобное для последующего анализа



Пример: MIPS






Пример: код

```
#define BITS(v, s, e) (v >> s) & ((1 << (e-s+1)) - 1)
typedef struct decode {/* ... */} decode_t;
static inline int32_t sign_extend(uint32_t v, int width)
    {/* ... */}:
decode_t decode(uint32_t raw) {
    uint32_t op = BITS(raw, 26, 31);
    uint32_t rs = BITS(raw, 21, 25);
    uint32_t rt = BITS(raw, 16, 20);
    int32_t imm = sign_extend(BITS(raw, 0, 15));
    int32_t tgt = sign_extend(BITS(raw, 0, 25));
    /* ... */
    uint32_t funct = BITS(raw, 0, 5);
    return decode_t{op, rs, rt, imm, tgt, funct};
```




Более сложный пример: Intel IA-64 2.3



Intel® Itanium® Architecture Software Developer's Manual, p 3:296




Пример посложнее: Intel IA-32



J.C.S. Adrian et al. Systems, Apparatuses, and Methods for Blending Two Source Operands into a Single Destination
Using a Writemask. US Patent Application Publication. № 2012/0254588 A1



Что извлекать из машинного кода инструкции



На выходе декодера:

- Успех, неуспех, недостаточно данных
- Для успеха: длина инструкции



Декодирование

Код декодера редко пишется вручную, чаще он генерируется по описанию.

A5 YX OZ OO \Rightarrow MOD RX, RY, RZ

В общем случае: классическаяя задача построения

синтаксического анализатора.

На практике: специализированные инструменты и языки.



Декодирование: суровая реальность

- Переменная длина инструкций. IA-32: от 8 до 120 бит. Сколько байт пытаться декодировать за один раз?
- Зависимость смысла от префикса, режима работы процессора. Пример: 0x48
- Полное несоответствие какому-либо здравому смыслу



Дизассемблирование

Дизассемблирование — перевод инструкций из машинного представление в понятный человеку вид (мнемонику).



Дизассемблирование

Дизассемблирование — перевод инструкций из машинного представление в понятный человеку вид (мнемонику). (За)кодирование (encoding) — перевод инструкций из мнемонической записи в машинный код.



Исполнение

- Базовая единица функция-эмулятор одной инструкции (service routine).
- Service routine пишутся на языке высокого уровня переносимость кода между хозяйскими платформами, компиляторами.



Пример: ADD


```
void add32_rr(cpu_t *cpu, int src1, int src2, int dst) {
    cpu->regs[dst] = cpu->regs[src1] + cpu->regs[src2];
```



Пример: ADD



Пример посложнее: IA-32 CALL





Запись результата в память

```
write_mem(cpu, dst_addr, data);
```




Запись результата в память

write_mem(cpu, dst_addr, data);

- Невыровненный адрес
- Граница страниц
- Запись в память «только для чтения»
- Исключения для всего или части записи/чтения



Уточнённый цикл работы процессора






Классификация

- Interruptions (термин из документации IA-64) вмешательство, перерыв, приостановка
- Exception синхронное исключение, без повторения текущей инструкции
- Fault синхронное, с повторением текущей инструкции
- Trap синхронные, общий случай для некоторой инструкции
- Interrupt внешнее асинхронное прерывание
- Abort внешние асинхронное с отсутствием информации о точке возврата



Продвижение РС

 Для большинства команд: увеличение счетчика на длину обработанной инструкции.





Продвижение РС

 Для большинства команд: увеличение счетчика на длину обработанной инструкции.

```
cpu->pc += instr_length;
Бывают исключения: REP MOVS в IA-32.
```



Продвижение РС

 Для большинства команд: увеличение счетчика на длину обработанной инструкции.

```
cpu->pc += instr_length;
Бывают исключения: REP MOVS в IA-32.
```

- Явное изменение РС команды управления исполнением:
 - (Без)условные (не)прямой прыжок/переход
 - Вызов/возврат из процедуры
 - Системный вызов



Преимущества и недостатки интерпретации

- Пишется на языках высокого уровня: код переносим
- Простая структура: надёжность, расширяемость, переиспользование



Преимущества и недостатки интерпретации

- Пишется на языках высокого уровня: код переносим
- Простая структура: надёжность, расширяемость, переиспользование
- (Очень) низкая скорость работы



Куда тратится время?

TODO Напиши менякартинка



Куда тратится время?

TODO Напиши менякартинка

- Неэффективное использование аппаратуры
- Ненужные вызовы декодера



Сцепленная интерпретация (Threaded interpretation)

Вместо возвращения к началу цикла «прыгаем» прямо на исполнение следующей инструкции func0: /* simulate instr0 */; PC++; next_opcode = decode(fetch(PC)); goto func_ptr[next_opcode]; func1: /* simulate instr1 */; PC++; next_opcode = decode(fetch(PC)); goto func_ptr[next_opcode]; func2: /* simulate instr2 */; PC++; next_opcode = decode(fetch(PC)); goto func_ptr[next_opcode];



Кэширующая интерпретация

В большинстве случаев в код гостевого приложения неизменен Велика вероятность того, что инструкции с некоторыми РС будут исполнены много раз (задача) Зачем каждый раз декодировать их? Заводим таблицу addr => decoded_instruction



Кэширующая интерпретация

```
while (true) {
  if (operation = cache[PC]); // shortcut
  else { // not in cache, long way
   operation = decode(fetch(PC));
   cache[PC] = operation;
  switch (operation) {
     /* ... */
            Op0
```



Кэширующая интерпретация

- Ёмкость кэша ограничена
- Необходимо следить за неизменностью исходного кода



Итоги

- Фазы исполнения: F, D, E, W, A
- Decoder, disassembler, encoder
- Переключаемый (switched) И.
- Сцепленный (threaded) И.
- Кэшируюший И.
- Ситуации: interrupt, trap, exception, fault, abort



Литература I



- Fredrik Larsson, Peter Magnusson, Bengt Werner. SimGen:
 Development of Efficient Instruction Set Simulators
 ftp://ftp.sics.se/pub/SICS-reports/Reports/
 SICS-R--97-03--SE.ps.Z
- Yair Lifshitz, Robert Cohn, Inbal Livni, Omer Tabach, Mark Charney, Kim Hazelwood. Zsim: A Fast Architectural Simulator for ISA Design-Space Exploration http://www.cs.virginia.edu/kim/docs/wish11zsim.pdf



На следующей лекции

Моделирование архитектурного состояния



Спасибо за внимание!

Замечание: все торговые марки и логотипы, использованные в данном материале, являются собственностью их владельцев. Представленная здесь точка эрения отражает личное мнение автора, не выступающего от лица какой-либо организации.

