





Лаборатория суперкомпьютерных технологий для биомедицины, фармакологии и малоразмерных структур

Моделирование центрального процессора с помощью интерпретации


Григорий Речистов

grigory.rechistov@phystech.edu

На этой лекции

- Общий цикл работы процессора ↔ цикл интерпретации
- Примеры реализации
- Проблемы интерпретации
- Улучшенные схемы
- Некоторые общие вопросы симуляции

Основной цикл работы процессора





Лаборатория суперкомпьютерных технологий для биомедицины, фармакологии и малоразмерных структур

Переключаемый интерпретатор (switched)

```
while (!interrupt) {
  raw code = fetch(PC);
  (opcode, operands) = decode(raw code);
switch (opcode) {
  case opcode1: func1(operands); PC++; break;
  case opcode2: func2(operands); PC++; break;
    /*...*/
```

Анатомия одной инструкции





Исключительные ситуации


Interruptions (термин из документации IA-64) — вмешательство, перерыв, приостановка

Exception — синхронное исключение, без повторения текущей инструкции **Fault** — синхронное, с повторением текущей инструкции **Trap** — синхронные, общий случай для некоторой инструкции Interrupt — внешнее асинхронное прерывание **Abort** — внешние асинхронное с отсутствием информации о точке возврата

Чтение инструкции из памяти

«Простое» чтение байт из памяти?

- · Невыровненный (unaligned) адрес в памяти
 - Вызывает эффекты в некоторых архитектурах
- Доступ на границе двух страниц памяти
 - Разные страницы могут иметь разные характеристики



Декодирование (1/3)

 Перевод данных об инструкции из машинного представления во внутреннее (высокоуровневое), удобное для последующего анализа


```
Bход: "df ce Of ad de"
  Результат:
instruction {
 opcode = ADDL R M, num operands = 2,
  src1 = {type = OP REG, length = 32, req = R15, },
 dst2 = {type = OP MEM, length = 16, offset = 0xdead},
 disasm = "addl %r15, (0xdead)",
 address = 0x11002233
```

Декодирование (2/3)

Таблица опкодов

0x0000	ADD
0x0001	SUB
0x0002	MUL
0xffff	NARF

Таблицы префиксных кодов



Декодирование (3/3)


 Код декодера редко пишется вручную, он генерируется по описаниям

- В общем случае классическая задача построения синтаксического анализатора
- Пример декодера XED (X86 encoder-decoder)
 - http://www.pintool.org/docs/24110/Xed/html

Пример: Itanium 2.3

														Arc
FP Arithmetic	F1	8 - D	X	sf		f ₄		f ₃	f ₂		f ₁		qp	hite
Fixed Multiply Add	F2	Е	х	x ₂		f ₄		f ₃ f ₂		f ₁			qp	cture
FP Select	F3	Е	х		f ₄			f ₃	f ₂		f ₁		qp	Soft
FP Compare	F4	4	r_b	sf	ra	p ₂		f ₃	f ₂	ta	р	1	qp	ware
FP Class	F5	5			2	p ₂		fclass _{7c}	f ₂	ta	р	1	qp	Dev
FP Recip Approx	F6	0 - 1	q	sf	Х	p ₂		f ₃	f ₂		f ₁		qp	elop
FP Recip Sqrt App	F7	0 - 1	q	sf	Х	p ₂		f ₃			f ₁		qp	er's l
FP Min/Max/Pcmp	F8	0 - 1		sf	Х	x ₆		f ₃	f ₂		f ₁		qp	Architecture Software Developer's Manual, p 3:296
FP Merge/Logical	F9	0 - 1			Х	x ₆	f ₃		f ₂		f ₁		qp	ial, p
Convert FP to Fixed	F10	0 - 1		sf	Х	x ₆			f ₂		f ₁		qp	3:29
Convert Fixed to FP	F11	0			Х	x ₆			f ₂		f ₁		qp	ō
FP Set Controls	F12	0		sf	Х	x ₆		omask _{7c}	amask _{7b}				qp	
FP Clear Flags	F13	0		sf	Х	x ₆							qp	
FP Check Flags	F14	0	S	sf	Х	x ₆		imm _{20a}					qp	1
Break	F15	0	i		Х	x ₆		imm _{20a}					qp	
Nop/Hint	F16	0	ı		X	x ₆	У						qp	
Break	X1	0	i	Х3		x ₆			imm _{20a}				qp	imm ₄₁
Move Imm ₆₄	X2	6	i			imm _{9d}						qp	imm ₄₁	
Long Branch	X3	С	i	d w	/h							qp	imm ₃₉	
Long Call	X4	D	i	d w	/h							b ₁	qp	imm ₃₉
Nop/Hint	X5	0	i	Х3		x ₆	у		imm _{20a}				qp	imm ₄₁
40.393837363534333231302928272625242322212019181716151413121110 9 8 7 6 5 4												5 4 3 2 1 0		

Ещё пример: IA-32 EVEX



Дизассемблирование


 Перевод инструкции из машинного представления в вид, понятный для человека (в мнемонику)

Закодирование (encoding)


- Перевод инструкции из мнемонической записи в машинный код
- Перевод инструкции из декодированной структуры в машинный код

Декодирование: суровая реальность

- Переменная длина инструкций
 - IA-32: от 8 до 120 бит
 - Сколько байт пытаться декодировать за один раз?
- Зависимость смысла от префикса, режима работы процессора
 - Пример: 0x48
- Полное несоответствие какому-либо здравому смыслу




Учёт переменной длины инструкции



Исполнение

- Базовая единица функция-эмулятор одной инструкции (service routine)
- S.r. пишутся на языке высокого уровня переносимость между хозяйскими платформами, компиляторами
- Используются генераторы кода по описанию
 - Пример: SimGen из одного описания совмещает генерируются декодер, дизассемблер и s.r.




Запись результата в память

«Обычная» запись в память

- Невыровненный адрес
- Граница страниц
- Попытка изменить регион памяти «только для чтения»
- Часть результата может быть записана, а затем случится исключение

Продвижение \$РС

- Для большинства команд увеличение счётчика на длину обработанной инструкции
 - Пример исключения из правил: **REP MOVS**
- Явное изменение PC команды управления исполнением:
 - (Un)conditional (In)direct Jump/Branch
 - Call/Return (subroutine)
 - Исключения (ловушки)




За и против интерпретации

- Пишется на «нормальном» языке код переносим и читабелен
- . Простая структура
 - Надёжность
 - Расширяемость
 - Возможность переиспользования кода
- Скорость работы: от невысокой до совсем черепашьей

Куда тратится время?

```
while (!interruption) {
raw code = fetch(PC);
(opcode, operands) = decode(raw code);
   switch opcode {
   case opcode1: func1(operands);
           PC++; break;
   case opcode2: func2(operands);
           PC++; break;
```




Как ускорить интерпретацию?

- Избавляемся от медленных операций
- . Не делаем то, что уже сделано.
- . Используем ресурсы хозяина эффективно

Сцепленная интерпретация (Threaded interpretation)

Вместо возвращения к началу цикла «прыгаем» прямо на исполнение следующей инструкции

```
func0:
  /* simulate instr0 */; PC++;
 next opcode = decode(fetch(PC));
 goto func ptr[next opcode];
func1:
  /* simulate instr1 */; PC++;
 next opcode = decode(fetch(PC));
  goto func ptr[next opcode];
func2:
  /* simulate instr2 */; PC++;
 next opcode = decode(fetch(PC));
  goto func ptr[next opcode];
```



Бонус-вопрос

Какой язык программирования (система программирования) высокого уровня использует сцепленное исполнение как главную технику для ускорения исполнения программ?

Кэширующая интерпретация (1/3)

- В большинстве случаев в код гостевого приложения неизменен
- Велика вероятность того, что инструкции с некоторыми **\$PC** будут исполнены много раз (*задача*)
- . Зачем каждый раз декодировать их?
- Заводим таблицу

addr => decoded_instruction

Кэширующая интерпретация (2/3)

```
while (true) {
  if (operation = cache[PC]); // shortcut
  else { // not in cache, long way
      operation = decode(fetch(PC));
      cache[PC] = operation;
                                Cache
                                        Decode
  switch (operation) {
                                                    Op0
     /* ... */
                                       Switch
                                                    Op1
                                                    Op2
```

Кэширующая интерпретация (3/3)

- Ёмкость кэша ограничена, следует хранить адреса, действительно часто исполняемые
- Необходимо следить за неизменностью исходного кода
 - Если была запись, необходимо отбрасывать «испорченные» блоки из кэша
- Фаза Fetch пропускается => не совсем точная симуляция (часто это ОК)

Итоги

- . Фазы исполнения: F, D, E, W, A
- Decoder, disassembler, encoder
- Переключаемый (switched) И.
- Сцепленный (threaded) И.
- Кэшируюший И.
- Ситуации: interrupt, trap, exception, fault, abort

Ресурсы для дополнительного чтения 1

- D. Mihoka , S. Shwartsman. Virtualization Without Direct Execution or Jitting: Designing a Portable Virtual Machine Infrastructure http://bochs.sourceforge.net/
- Fredrik Larsson, Peter Magnusson, Bengt Werner. SimGen:
 Development of Efficient Instruction Set Simulators

ftp://ftp.sics.se/pub/SICS-reports/Reports/SICS-R--97-03--SE.ps.Z

 Yair Lifshitz, Robert Cohn, Inbal Livni, Omer Tabach, Mark Charney, Kim Hazelwood. Zsim: A Fast Architectural Simulator for ISA Design-Space Exploration

http://www.cs.virginia.edu/kim/docs/wish11zsim.pdf

Ресурсы для дополнительного чтения 2

- Префиксы в системе команд IA-32
 http://habrahabr.ru/company/intel/blog/200598/
- Программная симуляция микропроцессора. Коробка передач http://habrahabr.ru/company/intel/blog/202926/

На следующей лекции:

- Моделирование архитектурного состояния ЦПУ
- Моделирование доступов в ОЗУ (функциональных)
- . Преобразование адресов

Спасибо за внимание!

Все материалы курса выкладываются на сайте лаборатории: http://iscalare.mipt.ru/material/course_materials/

Замечание: все торговые марки и логотипы, использованные в данном материале, являются собственностью их владельцев. Представленная здесь точка зрения отражает личное мнение автора, не выступающего от лица какой-либо организации.