Современная виртуализация

Курс «Программное моделирование вычислительных систем»

Григорий Речистов grigory.rechistov@phystech.edu

28 апреля 2015 г.



1 Классические условия

2 Современные корректировки




На прошлых лекциях

■ Симуляция



Связь виртуализации и симуляции



История



Необходимые свойства

- Изоляция каждая виртуальная машина должна иметь доступ только к тем ресурсам, которые были ей назначены
- Эквивалентность любая программа, исполняемая под управлением ВМ, должна демонстрировать поведение, полностью идентичное реальной системе, за исключением эффектов, связанных с объёмами ресурсов
- Эффективность «статистически преобладающее подмножество инструкций виртуального процессора должно исполняться напрямую хозяйским процессором, без вмешательства монитора ВМ»



Модель

- Один процессор, исполняющий инструкции
- Состояние: (М, Р, R)
- Два режима М: и и ѕ
- Указатель текущей инструкции Р
- Границы сегмента памяти R (I, b)
- Оперативная память: линейная Е с ячейками E[n]



События ловушки (trap)

- Вызванные попыткой изменить состояние процессора (потока управления)
- Вызванные механизмом защиты памяти (ловушка з.п.)
- $\blacksquare \mathsf{E}[\mathsf{0}] \leftarrow (\mathsf{M1},\mathsf{P1},\mathsf{R1})$
- $(M2,P2,R2) \leftarrow E[1]$



Инструкции

- Привилегированные (privileged). Исполнение с M=u всегда вызывает ловушку потока управления
- Служебные (sensitive)
 - Инструкции, исполнение которых закончилось без ловушки защиты памяти и вызвало изменение М и/или R
 - Инструкции, поведение которых в случаях, когда они не вызывают ловушку защиты памяти, зависит или от режима М, или от значения R
- Безвредные (innocuous) не служебные



Достаточное условие

Множество служебных инструкций является подмножеством привилегированных инструкций





Построение

- Программы ВМ исполняют безобидные инструкции напрямую
- Служебные инструкции вызывают ловушку \to переход в монитор, который их эмулирует
- lacktriangle Привилегированные инструкции (ОС внутри ВМ) ightarrow ловушка



- 1 Изоляция
- 2 Эквивалентность
- 3 Эффективность




Что не упомянуто в условии Г. и П.

- Сложные схемы трансляции адресов
- Периферия
- Многопроцессорные системы



Трансляция адресов





TLB

Виртуальный адрес	Физический адрес	Тэг
0×11112222000	0×22220000	VM1
0×11112222000	0×11110000	VM2
0×44443333000	0×55554000	MON
0xabcd9876000	0×00001000	VM1
0xabcd9876000	0×11111000	VM3



Периферийные устройства

- Кому доставлять прерывание?
- Что делать, если прерывания внутри ВМ запрещены?



Консервативный подход

- Все прерывания доставляются монитору
- Монитор «впрыскивает» их в ВМ
- Повышенная задержка доставки прерываний



Аппаратная поддержка

Аппаратура поддерживает выборочную доставку прерываний напрямую в BM



Многопроцессорность

- Планировка исполнения N виртуальных процессоров на M физических, $N \geqslant M$
- Справедливая (fairness)
- Эффективная характерные длительности синхронизационных процессов внутри ВМ должны быть близки к наблюдаемым на реальной аппаратуре
- Проблема вытеснения потоков, заблокировавших ресурсы (lock holder preemption)
- Монитору необходимо детектировать новый класс гостевых инструкций — синхронизационные примитивы (атомарные инструкции)



Рекомендуемая литература I

- Popek Gerald J., Goldberg Robert P. Formal requirements for virtualizable third generation architectures // Communications of the ACM. V. 17. #7. 1974.
- Intel VT-x
- Harlan McGhan. The gHost in the Machine: Parts 1,2,3 // Microprocessor Report. 2007. http://mpronline.com



На следующей лекции



Спасибо за внимание!

Слайды и материалы курса доступны по адресу http://is.gd/ivuboc

Замечание: все торговые марки и логотипы, использованные в данном материале, являются собственностью их владельцев. Представленная здесь точка зрения отражает личное мнение автора, не выступающего от лица какой-либо организации.

