

Vysoké učení technické v Brně

Fakulta informačních technologií


Návrh číslicových systémů

Projekt č. 1

Asynchronní sériová komunikace

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu




Obvod se skládá :

- **FSM** (stavového automatu)
- **CLK_COUNTER** (počítá dobu mezi začátkem přenosu (24 clk) a následně dobu mezi jednotlivými midbity)
- **BIT_COUNTER** (počítá počet přečtených bitů)
- **SHIFT REGISTER** (ukládá výsledné slovo)
- **Hradla AND**

Obvod čte jednotlivé bity ze vstupu **DIN** a pomocí **SHIFT REGISTER** je ukládá na **DOUT**. Obvod se aktivuje start-bitem **din=0** a následně čeká díky **CLK_COUNTER** 24 hodinových taktů na midbit prvního bitu a posouvá se po 16 hodinových cyklech od prvního midbitu ke druhému až nakonec. Takto přečte ze vstupu 8 bitů, **BIT_COUNTER** kontroluje přesný počet přečtených bitů. Na konci následuje jeden nebo více stop-bitů, v této fázi obvod čeká na signál **DOUT_VLD**, který potvrdí platnost slova.


Návrh automatu (Finite State Machine) Schéma automatu



Automat je složen z 4 stavy:

- IDLE – počáteční stav
- START BIT – příchod nultého bitu (začátek)
- READ – samotné čtení datového slova
- STOP BIT – čekání na konec přenosu

Začínáme ve stavu IDLE, kdy automat čeká na první impulz (start bit) - změnu na $din=0$, potom přejdeme do stavu START, ve kterém counter napočítá do 24 (náběžných hran clocku), protože víme, že to je přesně ta doba do prvního mid-bitu, kde se data čtou nejlépe. Následně přejde do stavu READ. V tomto stavu čeká než bude mít bit-counter hodnotu 8 (počet bitů jednoho slovo), aby mohl přejít do dalšího stavu STOP, kde čeká na stop-bit, kterých může být více. Následně přechází do stavu IDLE a potvrzuje platnost datového slova signálem.



Screenshot ze simulace