



Εισαγωγή στην Παράλληλη Επεξεργασία

Αθανάσιος Ι. Μάργαρης

ΚΕΦΑΛΑΙΟ 1 Σειριακές και Παράλληλες Αρχιτεκτονικές



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Αν και η εκτέλεση εφαρμογών σε σειριακές διατάξεις είναι **επαρκής** για **απλές** εφαρμογές με **μικρό όγκο** δεδομένων, ωστόσο **δεν είναι** κατάλληλη για την επίλυση πιο **πολύπλοκων** και **χρονοβόρων** προβλημάτων, που χαρακτηρίζονται από **τεράστιες υπολογιστικές απαιτήσεις**. Τέτοια προβλήματα περιλαμβάνουν μεταξύ άλλων:

- την **πρόβλεψη του καιρού**, που απαιτεί την πραγματοποίηση προσομοιώσεων και αριθμητικών υπολογισμών
- την **προσομοίωση χημικών** και **πυρηνικών** αντιδράσεων
- τη μελέτη της **σεισμικής δραστηριότητας** της γης που αποσκοπεί στην δυνατότητα πρόβλεψης σεισμικών φαινομένων
- την πραγματοποίηση προσομοιώσεων για την κατανόηση της συμπεριφοράς των **αστρονομικών αντικειμένων**
- την εκτέλεση εφαρμογών για την **μελέτη** και **αποκωδικοποίηση** της ηλεκτρονικής δομής της ύλης
- τη μελέτη των **αεροδυναμικών ροών** που συναντώνται στη μηχανική ρευστών
- την πραγματοποίηση **προσομοιώσεων** που σχετίζονται με την επιστήμη των στοιχειωδών σωματιδίων
- την **εξόρυξη δεδομένων** από βάσεις δεδομένων τεράστιου μεγέθους

Η πράξη έχει δείξει πως η υλοποίηση των απαιτούμενων υπολογισμών με σειριακό τρόπο, είναι **εντελώς ανεπαρκής**, αφού οδηγεί σε **τεράστια** χρονικά διαστήματα εκτέλεσης που καθιστούν αυτές τις υλοποιήσεις **πρακτικά ανεφάρμοστες**.

Μπορούμε να κατασκευάζουμε **όλο και πιο ισχυρούς** επεξεργαστές, αυξάνοντας συνεχώς το πλήθος των transistors από τα οποία αυτοί αποτελούνται;



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Νόμος του Moore: Διατυπώθηκε στις 19 Απριλίου 1965 από τον Gordon Moore (1929-2023) τον ιδρυτή της Intel

Ο αριθμός των transistors ενός επεξεργαστή θα διπλασιάζεται κάθε 18 μήνες

Αν και αυτός ο νόμος «επαληθεύτηκε» για αρκετές δεκαετίες τα τελευταία έτη, ο ρυθμός επιβεβαίωσης του νόμου άρχισε να επιβραδύνεται όλο και περισσότερο, διότι:

- το **κόστος** που απαιτείται για την ικανοποίησή του, άρχισε να γίνεται **εξαιρετικά υψηλό**
- η **απόσταση** ανάμεσα στα στοιχεία των επεξεργαστών άρχισε να προσεγγίζει μία **οριακή τιμή** που είναι πρακτικά **αδύνατο** να μειωθεί περαιτέρω, λόγω **φυσικών περιορισμών** (κβαντικά φαινόμενα, έκλυση θερμότητας)

Παρόμοια προβλήματα χαρακτηρίζουν και την αύξηση της τιμής του **ρυθμού του ρολογιού**.

Πως μπορούμε λοιπόν να αυξήσουμε την ισχύ επεξεργασίας;

Καταφεύγοντας στη συνδυασμένη χρήση ενός συνόλου επεξεργαστών οι οποίοι λειτουργούν παράλληλα

Ο καθένας από αυτούς τους επεξεργαστές είναι γνωστός ως **πυρήνας** ενώ οι αρχιτεκτονικές αυτού του τύπου είναι γνωστές ως **πολυπύρρηνοι επεξεργαστές**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Παράλληλος υπολογιστής: ένα υπολογιστικό σύστημα πολλαπλών επεξεργαστών, οι οποίοι λειτουργούν **από κοινού** για την επίλυση ενός υπολογιστικού προβλήματος.

Παράλληλος προγραμματισμός: η διαδικασία ανάπτυξης εφαρμογών σε μία γλώσσα προγραμματισμού που επιτρέπει την **ταυτόχρονη** εκτέλεση διαφορετικών τμημάτων της εφαρμογής σε πολλούς διαφορετικούς επεξεργαστές

Παράλληλος υπολογισμός ή παράλληλη επεξεργασία: η χρήση ενός παράλληλου υπολογιστή, με στόχο τη **μείωση** του χρονικού διαστήματος που απαιτείται για την επίλυση ενός απλού υπολογιστικού προβλήματος.

Η **αποδοτική υλοποίηση** μιας παράλληλης εφαρμογής επηρεάζεται από παράγοντες όπως

- η **επικοινωνία** μεταξύ των επεξεργαστών
- ο **τρόπος πρόσβασης** στη μνήμη
- η **τοπολογία** του εμπλεκόμενου δικτύου διασύνδεσης
- η **ανοχή** στα πάσης φύσεως σφάλματα

Η μετατροπή του σειριακού σε παράλληλο κώδικα **δεν είναι πάντοτε αποδοτική** ενώ η **ταυτόχρονη** εκτέλεση μιας σειριακής εφαρμογής σε πολλούς επεξεργαστές δεν αποδεικνύεται ιδιαίτερα χρήσιμη.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Για τον λόγο αυτό, η ανάπτυξη παράλληλων εφαρμογών είναι καλό να ξεκινά **από την αρχή**

Ο τύπος της **παράλληλίας εφαρμογών** που επιτυγχάνεται μπορεί να είναι

- **παράλληλία επιπέδου δεδομένων** (data level parallelism, DLP)
- **παράλληλία επιπέδου εργασίας** (task level parallelism, TLP)

Το υλικό των υπολογιστών μπορεί να εκμεταλλευτεί αυτά τα δύο είδη παράλληλίας εφαρμογών που επιβάλλονται από τον προγραμματιστή, με τέσσερις διαφορετικούς τρόπους και πιο συγκεκριμένα:

- την **παράλληλία επιπέδου εντολής** (instruction level parallelism, ILP) μέσω διοχέτευσης
- την **χρήση εγγενώς παράλληλων αρχιτεκτονικών** (διανυσματικοί υπολογιστές, συσκευές GPU)
- την **παράλληλία επιπέδου νήματος** (thread level parallelism)
- την **παράλληλία επιπέδου αιτήματος** (request level parallelism)

Σε αρκετές περιπτώσεις, η μεγάλη ισχύς ενός παράλληλου υπολογιστή μεγάλου κόστους μπορεί να επιτευχθεί μέσω της **συνδυασμένης χρήσης** πολλών υπολογιστικών μονάδων **μικρότερου** κόστους οι οποίες λειτουργούν **από κοινού**



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τα πιο σημαντικά στάδια της **ιστορικής εξέλιξης** της αρχιτεκτονικής των υπολογιστών περιλαμβάνουν:

- Τις **μηχανικές κατασκευές** των περασμένων αιώνων (υπολογιστική μηχανή **Pascal** και **διαφορική** και η **αναλυτική** μηχανή του Charles Babbage που εκτελούσε κώδικα της πρώτης προγραμματίστριάς της ιστορίας, της Ada Lovelace)
- Τον υπολογιστή **COLOSSUS** του Alan Turing που αποσκοπούσε στην αποκρυπτογράφηση των γερμανικών μηνυμάτων που κρυπτογραφούνταν κατά τον Β' Παγκόσμιο Πόλεμο με τη βοήθεια του συστήματος **ENIGMA**.
- Τους υπολογιστές **ENIAC** και **EDVAC** που κατασκευάστηκαν στις Η.Π.Α από τους von Neumann, Mauchly και Eckert.
- Τον υπολογιστή **EDSAC** του von Neumann στον οποίο χρησιμοποιήθηκε για πρώτη φορά το **ομώνυμο** μοντέλο.

Οι παραπάνω υπολογιστές θεωρούνται ως οι **υπολογιστές πρώτης γενεάς**. Ακολουθούν:

- Υπολογιστές **δεύτερης** γενεάς (1955-1965) που χρησιμοποιούν **transistors** (Bardeen, Brattain, Shockley)
- Υπολογιστές **τρίτης** γενεάς (1965-1980) που χρησιμοποιούν **ολοκληρωμένα κυκλώματα** (SSI, MSI, LSI).
- Υπολογιστές **τέταρτης** γενεάς (1980-1990) που χρησιμοποιούν **τεχνολογία VLSI** (Very Large Scale of Integration)
- Υπολογιστές **πέμπτης** γενεάς (1991-2000) που χρησιμοποιούν **τεχνολογία ULSI** (Ultra Large Scale of Integration)
- Υπολογιστές **έκτης** γενεάς (2000 – σήμερα) που αποτελούν **παράλληλες αρχιτεκτονικές** επεξεργαστών.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Το εξιδανικευμένο μοντέλο ενός σειριακού υπολογιστή κατά von Neumann

Στο **μοντέλο του Von Neumann**, η περιοχή μνήμης στην οποία έχει φορτωθεί ένα πρόγραμμα για εκτέλεση, περιέχει **τόσο** τις εντολές **όσο** και τα δεδομένα του προγράμματος.

Η **εκτέλεση** του κώδικα της εφαρμογής, στηρίζεται στον **προσδιορισμό** και στην **αποκωδικοποίηση** των εντολών του προγράμματος μέσω της χρήσεως των επόμενων **καταχωρητών** (περιοχές μνήμης στο εσωτερικό του επεξεργαστή).


- **Μετρητής προγράμματος (Program Counter, PC):** περιέχει την διεύθυνση της **επόμενης** εντολής προς εκτέλεση.
- **Καταχωρητής διευθύνσεων μνήμης (Memory Address Register, MAR):** καθορίζει την διεύθυνση της μνήμης από την οποία η κεντρική μονάδα επεξεργασίας θα διαβάσει τα δεδομένα της **επόμενης** εντολής.
- **Καταχωρητής δεδομένων μνήμης (Memory Data Register, MDR ή Memory Buffer Register, MBR):** χρησιμοποιείται για την αποθήκευση των δεδομένων που ανακτώνται από την μνήμη και από την διεύθυνση που προσδιορίστηκε από τον **MAR**.
- **Συσσωρευτής (Accumulator, AC):** περιέχει το τμήμα του περιεχομένου του **MDR** που αφορά στα **δεδομένα** της εντολής.
- **Καταχωρητής εντολών (Instruction Register, IR):** περιέχει το τμήμα του περιεχομένου **MDR** που αφορά στον κωδικό της εντολής (opcode), προκειμένου να λάβει χώρα η **αποκωδικοποίησή** της.

Το μοντέλο περιλαμβάνει επιπλέον μία **Αριθμητική και Λογική Μονάδα (ALU)** για την πραγματοποίηση των **αριθμητικών** και **λογικών** πράξεων και μία **Μονάδα Ελέγχου (CU)**, που συντονίζει τον έλεγχο της λειτουργίας του επεξεργαστή.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Το εξιδανικευμένο μοντέλο ενός σειριακού υπολογιστή κατά von Neumann




Υποστηρίζονται **τρεις** τύποι εντολών

- (α) οι εντολές τύπου **REG-MEM**
- (β) οι εντολές τύπου **REG-REG**
- (γ) οι εντολές τύπου **MEM-MEM**

REG-MEM → **φόρτωση** περιεχομένου μνήμης σε καταχωρητή
REG-REG → **ανταλλαγή** δεδομένων μεταξύ καταχωρητών
MEM-MEM → **μεταφορά** δεδομένων τύπου MEM → ALU → MEM

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Το μοντέλο ενός πραγματικού σειριακού υπολογιστή



FPU → **Floating Point Unit** (πράξεις κινητής υποδιαστολής)

ALU → Arithmetic and Logic Unit (υπόλοιπες πράξεις)

FPR → Floating Point Registers (καταχωρητές για FPU)

GPR → **General Purpose Registers** (καταχωρητές γενικού σκοπού)

TLB → **Translation Lookaside Buffer** (ειδική περιοχή μνήμης που χρησιμοποιείται ως **κρυφή μνήμη** για την αποθήκευση των καταχωρήσεων του **πίνακα σελίδων μνήμης** που έχουν χρησιμοποιηθεί στο πρόσφατο παρελθόν)



Στους **πραγματικούς** υπολογιστές χρησιμοποιούνται εργαλεία και τεχνικές που **δεν** προβλέπονται από το ιδανικό μοντέλο του von Neumann όπως είναι η χρήση **διοχετεύσεων** και η ύπαρξη της **κρυφής μνήμης** για την επιτάχυνση της προσπέλασης μνήμης

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Το μοντέλο ενός πραγματικού σειριακού υπολογιστή

Ο **τρόπος διασύνδεσης** των υποσυστημάτων ενός σύγχρονου υπολογιστή

- Η **βόρεια γέφυρα**, χρησιμοποιείται για την παροχή διασύνδεσης υψηλού εύρους ζώνης μέσω της οποίας διασυνδέονται η **CPU**, η **κεντρική μνήμη (RAM)** και ο **δίαυλος PCI**
- Η **νότια γέφυρα**, διασυνδέει τη βόρεια **γέφυρα** με πολλά υποσυστήματα, όπως είναι ο **δίαυλος ISA** που χρησιμοποιείται για την υποστήριξη ήχου και την σύνδεση σε δίκτυο, ο ελεγκτής διακοπών και το χρονόμετρο.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Κύκλος ανάκλησης / εκτέλεσης εντολής

Η **ανάγνωση** και **εκτέλεση** ενός προγράμματος από την κεντρική μονάδα επεξεργασίας, στηρίζεται στην εφαρμογή μιας **επαναληπτικής** διαδικασίας, η οποία είναι γνωστή ως **κύκλος ανάκλησης / εκτέλεσης εντολής**


Στους μοντέρνους επεξεργαστές (όπως είναι ο επεξεργαστής **MIPS**), αυτή η διαδικασία αποτελείται από πέντε βήματα:

- **Ανάκληση εντολής (Instruction Fetch, IF):** Το περιεχόμενο του PC αντιγράφεται στον MAR προκειμένου να διαβαστεί το περιεχόμενο της κατάλληλης θέσης μνήμης ενώ ο PC λαμβάνει την διεύθυνση της λογικά επόμενης εντολής.
- **Αποκωδικοποίηση εντολής (Instruction Decoding, ID):** Πραγματοποιείται από τον καταχωρητή IR και συνίσταται στον προσδιορισμό της εντολής σύμφωνα με την τιμή του opcode, ανατρέχοντας στον πίνακα εντολών του επεξεργαστή.
- **Εκτέλεση εντολής (Execution, EX):** Η εντολή που έχει ανακτηθεί από τη μνήμη, εκτελείται με τον κατάλληλο σε κάθε περίπτωση τρόπο από την ALU και με την εμπλοκή της CU και των κατάλληλων καταχωρητών, εάν αυτό απαιτείται.
- **Προσπέλαση μνήμης (MEM):** Αυτό το στάδιο πραγματοποιείται εάν η εκτέλεση της εντολής απαιτεί την προσπέλαση της μνήμης για την ανάγνωση των τιμών ορισμάτων της εντολής που βρίσκονται αποθηκευμένη σε αυτή.
- **Αποθήκευση αποτελέσματος (Writeback, WB):** Τα αποτελέσματα της εκτέλεσης της εντολής αποθηκεύονται στην μνήμη ή / και στους καταχωρητές του συστήματος, ανάλογα με τον τρόπο λειτουργίας της κάθε εντολής.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Κύκλος ανάκλησης – εκτέλεσης εντολής




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Διοχετεύσεις και παραλληλία επιπέδου εντολής

Επιτρέπουν την **παραλληλοποίηση** της αρχιτεκτονικής του von Neumann με στόχο την **επιτάχυνση** της λειτουργίας της


Εκμεταλλεύονται το γεγονός πως τα στάδια του κύκλου ανάκλησης / εκτέλεσης εντολής είναι **ανεξάρτητα μεταξύ τους** και κατά συνέπεια μπορούν να εκτελεστούν **παράλληλα**, εάν τροποποιήσουμε κατάλληλα την δομή του επεξεργαστή.

Επιτρέπουν την **ταυτόχρονη εκτέλεση** διαφορετικών σταδίων του κύκλου ανάκλησης / εκτέλεσης **στον ίδιο** κύκλο του ρολογιού με τέτοιο τρόπο ώστε μετά από έναν αριθμό κύκλων να εκτελείται ένα στάδιο ανά κύκλο.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η αρχιτεκτονική του επεξεργαστή MIPS



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η σωστή λειτουργία της διοχέτευσης δεν είναι πάντοτε μία εύκολη διαδικασία

Το κάθε στάδιο του κύκλου ανάκλησης / εκτέλεσης εντολής ενδέχεται να μην διαρκεί ακριβώς έναν κύκλο του ρολογιού με την καθυστέρηση που προκύπτει να επηρεάζει τα στάδια του κύκλου ανάκλησης / εκτέλεσης των επόμενων εντολών

Οι εντολές δεν εκτελούνται πάντοτε ακολουθιακά η μία μετά από την άλλη, αφού ενδέχεται στον κώδικα της εφαρμογής να εμφανιστούν εντολές άλματος ή εντολές που παραπέμπουν σε διακλαδώσεις υπό συνθήκη.

Σε κάθε περίπτωση, θα πρέπει να διασφαλιστεί πως οι εμπλεκόμενες εντολές θα εκτελεστούν με την σωστή σειρά.

Εάν η συνθήκη της διακλάδωσης είναι ψευδής, οι επόμενες εντολές που έχουν εισέλθει στην διοχέτευση δεν είναι έγκυρες και ανάλογα με την υποκείμενη αρχιτεκτονική

- είτε η διοχέτευση εκκενώνεται από τις εντολές που έχουν εισέλθει σε αυτή
- είτε η λειτουργία της διοχέτευσης συνεχίζεται κανονικά εκτελώντας πλασματικές εντολές (no-op instructions)
- είτε εκτελείται χρήσιμο έργο που πρέπει να εκτελεστεί ανεξάρτητα από το εάν η διακλάδωση πραγματοποιείται ή όχι.
- είτε καταβάλλεται απόπειρα πρόβλεψης της λογικής συνθήκης της διακλάδωσης με την χρήση εξειδικευμένου υλικού



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Η σωστή λειτουργία της διοχέτευσης δεν είναι πάντοτε μία εύκολη διαδικασία

Από την άλλη πλευρά, το πρόβλημα της **καθυστέρησης** που οφείλεται στην **διαφορετική διάρκεια** των σταδίων του κύκλου ανάκλησης / εκτέλεσης αντιμετωπίζεται με **αναδιάταξη** εντολών υπό την προϋπόθεση πως η νέα ακολουθία εντολών που προκύπτει, **διατηρεί** τις υφιστάμενες εξαρτήσεις.

Στην αντίθετη περίπτωση υπάρχουν κίνδυνοι εμφάνισης **ασυνεπών** δεδομένων.

Υπάρχουν **τρία** είδη εξαρτήσεων οι οποίες εμφανίζονται όταν το **αποτέλεσμα** της εκτέλεσης μιας εντολής χρησιμοποιείται ως **τελεστέος εισόδου** σε κάποια από τις επόμενες εντολές)

η εξάρτηση τύπου **RAW** (Read After Write)
η εξάρτηση τύπου **WAR** (Write After Read)
η εξάρτηση τύπου **WAW** (Write After Write)



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η μνήμη και τα χαρακτηριστικά της

Η **κεντρική μνήμη** του υπολογιστή αποτελεί **μνήμης τυχαίας προσπέλασης** (Random Access Memory, **RAM**), υπό την έννοια πως ο **χρόνος προσπέλασης** μιας θέσης μνήμης είναι πάντα ο **ίδιος**, ανεξάρτητα από τη διεύθυνσή της.

Θεωρείται ως ένας **μονοδιάστατος πίνακας** θέσεων μνήμης, με το μέγεθος της **διεύθυνσης** της κάθε θέσης να υπαγορεύεται από το μέγεθος του **MAR** και το μέγεθος του **περιεχομένου** της κάθε θέσης να υπαγορεύεται από το μέγεθος του **MDR**.

Η μνήμη περιγράφεται πλήρως από τις τιμές **τεσσάρων παραμέτρων** οι οποίες αναφέρονται

- στο **μέγεθός** της σε bytes
- στην **χρονική καθυστέρηση προσπέλασης** του περιεχομένου της
- στον **ρυθμό μεταφοράς των δεδομένων** της από και προς τη CPU καθώς και τις λοιπές υπολογιστικές συνιστώσες
- στις διαδικασίες προστασίας της από **εσφαλμένες** διαδικασίες ανάγνωσης και εγγραφής

Ο χρόνος προσπέλασης είναι **πολύ δύσκολο** να βελτιωθεί επειδή εξαρτάται από τους **φυσικούς περιορισμούς** του υλικού που είναι **πυκνωτές** για μνήμη **DRAM** και flip-flops για μνήμη **SRAM**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η χρήση της κρυφής μνήμης οδηγεί σε αύξηση της απόδοσης

Η **τεράστια διαφορά** που χαρακτηρίζει την ταχύτητα προσπέλασης της μνήμης σε σχέση με την ταχύτητα λειτουργίας του επεξεργαστή και αποτελεί σημαντικότατο παράγοντα **επιβράδυνσης**, γεφυρώνεται με την χρήση **κρυφής μνήμης**.

Πρόκειται για μία **μνήμη SRAM** με πολύ **μικρότερη** χωρητικότητα σε σχέση με την RAM, η οποία **παρεμβάλλεται** ανάμεσα στην RAM και στην ΚΜΕ και περιέχει τις **πιο πρόσφατα χρησιμοποιούμενες** σελίδες διευθύνσεων μνήμης.

Η αρχή στην οποία στηρίζεται αυτός ο τρόπος λειτουργίας και οργάνωσης της μνήμης, είναι η **αρχή της τοπικότητας**


- **Χρονική τοπικότητα**: εάν γίνει αναφορά σε κάποιο αντικείμενο, κατά πάσα πιθανότητα στο εγγύς μέλλον θα ξαναγίνει αναφορά στο ίδιο αυτό αντικείμενο
- **Χωρική τοπικότητα**: εάν γίνει αναφορά σε κάποιο αντικείμενο, τότε κατά πάσα πιθανότητα θα γίνει σύντομα αναφορά σε γειτονικά ως προς αυτό αντικείμενα.

Η αρχή της τοπικότητας επιτρέπει την **ταχύτατη αύξηση** της απόδοσης του συστήματος αφού όταν η ΚΜΕ αναζητήσει την **επόμενη** εντολή προς εκτέλεση σε κάποια σελίδα της κρυφής μνήμης, το πιο πιθανό είναι **να την εντοπίσει** και να την **ανακτήσει** από εκεί σε πολύ μικρό χρονικό διάστημα



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ιεραρχική δομή της μνήμης ενός σύγχρονου υπολογιστικού συστήματος



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Η κρυφή μνήμη χαρακτηρίζεται και αυτή από την δική της ιεραρχία

Το βασικό πλεονέκτημα που προσφέρει αυτή η ιεραρχία μνήμης, είναι η δυνατότητα μιας **ενοποιημένης διαχείρισης** ανεξάρτητα από τον τύπο της μνήμης, με το **κατώτερο** επίπεδο να προσφέρει υπηρεσίες στο **ανώτερο** επίπεδο, όσον αφορά στην **διαθεσιμότητα** των δεδομένων, όταν αυτά ζητηθούν.

Ειδικότερα, **κάθε φορά** που απαιτείται πρόσβαση σε κάποιο δεδομένο της μνήμης, αυτό αναζητείται στο **υψηλότερο** επίπεδο της ιεραρχίας και εάν δεν βρεθεί εκεί, τότε αυτό **αναζητείται** και μεταφέρεται από το **χαμηλότερο** επίπεδο.

Η **ανταλλαγή δεδομένων** είναι επιτρεπτή μόνο μεταξύ δύο διαδοχικών επιπέδων και ειδικότερα, ανάμεσα

- στους καταχωρητές και στην κρυφή μνήμη
- στην κρυφή μνήμη και στην κύρια μνήμη
- στην κύρια μνήμη και στην εικονική μνήμη



Τα **μοντέρνα υπολογιστικά συστήματα** περιέχουν συνήθως **τρία** επίπεδα κρυφής μνήμης (L1, L2 και L3)

Σε ορισμένες περιπτώσεις επεξεργαστών, υπάρχουν **δύο κρυφές** μνήμες επιπέδου **L1**, εκ των οποίων η μία χρησιμοποιείται για την αποθήκευση των **εντολών**, ενώ η δεύτερη χρησιμοποιείται για την αποθήκευση των **δεδομένων**.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ο τρόπος οργάνωσης της κρυφής μνήμης

Η κρυφή μνήμη είναι οργανωμένη σε **γραμμές** η καθεμία των οποίων περιέχει αρκετές **λέξεις δεδομένων**, με ένα **τυπικό μέγεθος** ανά μπλοκ, της τάξεως των **32 bytes** ή **64 bytes**.

Η κάθε γραμμή περιέχει μία **ετικέτα** που χρησιμοποιείται σε **αναζήτηση διευθύνσεων** και έναν **δείκτη** που χρησιμοποιείται στις **διαδικασίες επιλογής** του μπλοκ.

Ο **συνδυασμός** αυτών των δύο παραμέτρων, προσδιορίζει με **μοναδικό** τρόπο την διεύθυνση μνήμης της λέξης που περιέχεται στο **μπλοκ** της κρυφής μνήμης.


Ποια θα πρέπει να είναι η **αντιστοιχία** στις διευθύνσεις της **κύριας** και της **κρυφής** μνήμης; Σε ποια γραμμή της κρυφής μνήμης **αποθηκεύονται** τα δεδομένα που **διαβάζονται** από την κύρια μνήμη; Υπάρχουν τρεις δυνατότητες:

- **Συσχετιστική συνόλου**: οι γραμμές της κρυφής μνήμης ομαδοποιούνται σε σύνολα και κάθε μπλοκ της κύριας μνήμης τοποθετείται σε **οποιαδήποτε** θέση της κρυφής μνήμης που ανήκει σε κάποιο από αυτά τα σύνολα (δείτε το σχήμα).
- **Απευθείας απεικόνιση**: κάθε μπλοκ της κύριας μνήμης τοποθετείται **σε μία και μοναδική θέση** στην κρυφή μνήμη.
- **Πλήρως συσχετιστική μνήμη**: οι γραμμές της κρυφής μνήμης σχηματίζουν **ένα και μοναδικό σύνολο** και το μπλοκ της κύριας μνήμης τοποθετείται οπουδήποτε σε αυτό το σύνολο.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ο τρόπος οργάνωσης της κρυφής μνήμης



Με ποιον τρόπο **ενημερώνεται** το περιεχόμενο της **κρυφής** μνήμης, έτσι ώστε να **ικανοποιείται** το χαρακτηριστικό της **συνέπειας**, σύμφωνα με το οποίο τα περιεχόμενα της κρυφής μνήμης θα πρέπει να **συμφωνούν** με τα περιεχόμενα της κύριας μνήμης;

Υπάρχουν **δύο στρατηγικές** που μπορούν να χρησιμοποιηθούν:

- **Ταυτόχρονη εγγραφή** στην οποία κάθε φορά που ενημερώνεται το περιεχόμενο της κρυφής μνήμης, **ταυτόχρονα** ενημερώνεται και το αντίστοιχο περιεχόμενο της κύριας μνήμης
- **Ετερόχρονη εγγραφή** στην οποία ενημερώνεται **μόνο** το αντίγραφο της πληροφορίας στην κρυφή μνήμη και **μόνο** όταν μία γραμμή πρόκειται να **αντικατασταθεί**, αυτή εγγράφεται πίσω στην κύρια μνήμη.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Οι τρεις τύποι αστοχίας που εμφανίζονται κατά την προσπάθεια της κρυφής μνήμης

Η κατάσταση κατά την οποία το δεδομένο που αναζητείται **βρίσκεται** (**δεν βρίσκεται**) στο επίπεδο της ιεραρχίας μνήμης στο οποίο πραγματοποιείται η αναζήτηση χαρακτηρίζεται ως **ευστοχία** (**αστοχία**).

Στην περίπτωση της **αστοχίας** το δεδομένο που **δεν** έχει βρεθεί, αναζητείται στο **χαμηλότερο** επίπεδο.

Αυτή η **αστοχία** μπορεί να οφείλεται σε τρεις λόγους:

- Η ζητούμενη διεύθυνση της κύριας μνήμης **προσπελαύνεται για πρώτη φορά**, οπότε είναι **αδύνατο** να βρίσκεται στην κρυφή μνήμη, ακόμη και αν αυτή έχει **άπειρο** μέγεθος (**compulsory miss**).
- Λόγω της **περιορισμένης** χωρητικότητας της κρυφής μνήμης, το πλήθος των μπλοκ που περιέχει είναι **πεπερασμένο** και κατά συνέπεια, κάποια μπλοκ **αφαιρούνται** από αυτή, για να **ανακτηθούν** και πάλι αργότερα (**capacity miss**).
- Έχει λάβει χώρα **ανάμιξη των προσπελάσεων** στα διαφορετικά μπλοκ (**συσχετιστική** μνήμη συνόλου) και κατά συνέπεια, δύο **διαφορετικές** γραμμές αντιστοιχούν **στην ίδια** θέση, οπότε επέρχεται **σύγκρουση** (**conflict miss**).



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ρυθμοί ευστοχίας και αστοχίας κατά την προσπέλαση της κρυφής μνήμης

Λόγος ευστοχίας (αστοχίας): το ποσοστό των προσπελάσεων του ανώτερου (κατώτερου) επιπέδου της ιεραρχίας μνήμης.

Ο **χρόνος προσπέλασης** του ανώτερου επιπέδου χαρακτηρίζεται ως **χρόνος ευστοχίας** και ισούται με τον χρόνο που απαιτείται για να αποφανθεί το σύστημα για το εάν μία προσπέλαση στη μνήμη θα καταλήξει σε **ευστοχία** ή **αστοχία**.

Ποινή αστοχίας: το χρονικό διάστημα που απαιτείται για την **μεταφορά** της τιμής του δεδομένου **από το χαμηλότερο στο υψηλότερο επίπεδο** και την **αντικατάσταση** της τιμής που είναι αποθηκευμένη στο ανώτερο επίπεδο με την **νέα** τιμή.

Ορίζουμε

$$\frac{\text{Αστοχία}}{\text{Εντολή}} = \frac{\text{Ρυθμός αστοχίας προσπέλασης μνήμης}}{\text{Πλήθος εντολών}}$$

$$\text{Μέσος χρόνος προσπέλασης μνήμης} = \text{Χρόνος ευστοχίας} + \text{Ρυθμός αστοχίας} \times \text{Ποινή αστοχίας}$$

Τεχνικές **βελτίωσης** της απόδοσης περιλαμβάνουν

- την χρήση **μεγαλύτερου μεγέθους** μπλοκ κρυφής μνήμης
- την χρήση κρυφής μνήμης **πολλαπλών** επιπέδων
- την **αποφυγή** της **μετάφρασης** της διεύθυνσης κατά την **δεικτοδότηση**



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υπολογιστές CISC και RISC

Το **μήκος των εντολών** ενός επεξεργαστή επιτρέπει την **κατάταξη** του σε μία από δύο κατηγορίες επεξεργαστών:

- στους επεξεργαστές **CISC (Complex Instruction Set Computers)**, οι εντολές των οποίων έχουν εν γένει **διαφορετικό** μήκος.
- στους επεξεργαστές **RISC (Reduced Instruction Set Computers)** οι εντολές των οποίων έχουν όλες **το ίδιο** μήκος

Επομένως, η **αποκωδικοποίηση** μιας εντολής ενός **επεξεργαστή RISC** είναι μια **εξαιρετικά γρήγορη** διαδικασία και για τον λόγο αυτό, οι υπολογιστές **RISC** είναι πολύ πιο **γρήγοροι**, αλλά και πολύ πιο **ακριβοί**, σε σχέση με τους υπολογιστές **SISC**.

Αντίθετα, στους **υπολογιστές CISC** ο προσδιορισμός των bits της εντολής που προσδιορίζουν τον κάθε τελεστέο, αποτελεί μία αρκετά πιο **περίπλοκη** και **χρονοβόρα** διαδικασία, αφού οι διάφορες εντολές έχουν **διαφορετικό** μήκος.

Το **(κοινό) μήκος** των εντολών ενός **επεξεργαστή RISC** συνήθως είναι **32 ή 64 bits**.

Τα **πιο γνωστά** παραδείγματα επεξεργαστών **SISC**, περιλαμβάνουν τους επεξεργαστές της **Intel** και της **AMD**, ενώ ένα γνωστό παράδειγμα επεξεργαστή **RISC**, είναι ο επεξεργαστής **MIPS**




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η αρχιτεκτονική και η μορφή εντολών του επεξεργαστή 80386 της Intel

Χαρακτηριστικά λειτουργίας

- Μικροεπεξεργαστής με **αριθμητική και λογική μονάδα**, δίαυλο **δεδομένων** και δίαυλο **διευθύνσεων** των 32 bit.
- Διευθυνσιοδότηση **κύριας** μνήμης με μέγεθος μέχρι 4 GB και **εικονικής** μνήμης με μέγεθος μέχρι 64 TB.
- **Συχνότητες ρολογιού** με τιμές 16, 20, 25 MHz και 33 MHz.
- Διοχέτευση τριών φάσεων που υποστηρίζει ταυτόχρονη **ανάκληση**, **αποκωδικοποίηση** και **εκτέλεση** εντολών.
- **Πέντε λειτουργικές μονάδες** (Bus Interface Unit, Code Fetch Unit, Instruction Decode Unit, Execution Unit και Memory Management Unit)
- **Τρεις καταστάσεις λειτουργίας** (Real, Protected, Virtual).
- **96 εντολές** με μέγιστο μήκος **15 bytes**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Η αρχιτεκτονική και η μορφή εντολών του επεξεργαστή MIPS

Σταθερό μήκος εντολών ίσο με 32 bits

Υπάρχουν τρεις κατηγορίες εντολών

- Εντολές **τύπου R (Register)** για **αριθμητικές** και **λογικές** πράξεις που χρησιμοποιούν **καταχωρητές**
- Εντολές **τύπου I (Immediate)** που επιτρέπουν την **προσπέλαση** στη μνήμη για **READ / WRITE** καθώς και για **διακλαδώσεις** υπό συνθήκη.
- Εντολές **τύπου J (Jump)** που επιτρέπουν άλματα **άνευ** συνθήκης.

Τύπος εντολής	Πεδία						Σχόλια
Μέγεθος	6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	Μήκος εντολών MIPS 32 bits
Εντολές R	op	rs	rs	rd	shamt	funct	Αριθμητικές εντολές
Εντολές I	op	rs	rs	διεύθυνση / τιμή			Εντολές μεταφοράς, διακλάδωσης
Εντολές J	op	διεύθυνση στόχος					Εντολές άλματος



Το πλήθος και οι θέσεις των bits που περιέχουν τον κωδικό της εντολής εξαρτώνται από τον τύπο της εντολής



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ζητήματα απόδοσης και ισχύος – ο νόμος του Moore

Η απόδοση P ενός υπολογιστικού συστήματος από την οπτική γωνία του χρήστη, ορίζεται ως $P = 1/T$, όπου T ο χρόνος εκτέλεσης που μεσολαβεί ανάμεσα στην έναρξη και στην ολοκλήρωση μιας εργασίας.

Από την οπτική γωνία του διαχειριστή, η απόδοση σχετίζεται με την διεκπεραιωτική ικανότητα, που ορίζεται ως η συνολική ποσότητα εργασιών που ολοκληρώνεται σε δεδομένο χρόνο.

Ένας υπολογιστής A είναι k φορές πιο γρήγορος από έναν υπολογιστή B , εάν η απόδοσή του T_A , είναι k φορές μεγαλύτερη από την απόδοση T_B του υπολογιστή B , δηλαδή είναι $P_A = kP_B$ ή ισοδύναμα, $P_A/P_B = T_B/T_A = k$.

Ο συνολικός χρόνος εκτέλεσης T μπορεί να διατυπωθεί ως το άθροισμα του χρόνου που απαιτείται για την πραγματοποίηση όλων των διαδικασιών που εμπλέκονται στην εκτέλεση μιας εφαρμογής.

Ο χρόνος εκτέλεσης CPU T_{CPU} που απαιτείται για την εκτέλεση των εντολών στον επεξεργαστή υποδιαιρείται

- στον χρόνο CPU χρήστη (user CPU time) T_{usr} που αφιερώνεται στην εκτέλεση του προγράμματος του χρήστη και
- στον χρόνο CPU συστήματος (system CPU time) T_{sys} που δαπανάται από το σύστημα, για την εκτέλεση εργασιών που πραγματοποιούνται για λογαριασμό του προγράμματος του χρήστη.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ζητήματα απόδοσης και ισχύος – ο νόμος του Moore

Η **απόδοση** ενός επεξεργαστή $P_{CPU} = 1 / T_{CPU}$ μπορεί να οριστεί ως συνάρτηση

- της **ταχύτητας** S ενός απλού επεξεργαστή σε μονάδες **MIPS** ή **megaFLOPS**
- του **πλήθους** P των διαθέσιμων **επεξεργαστών**
- του **πλήθους** F των εντολών που εκτελούνται από μία εφαρμογή
- του **χρόνου εκτέλεσης** T της εφαρμογής
- του **βαθμού χρήσης** του επεξεργαστή $U = F/ST$
- του **βαθμού επαναχρησιμοποίησης** των τιμών που είναι αποθηκευμένες στην **κύρια** και στην **κρυφή** μνήμη

Εάν T_{clock} είναι η **περίοδος** του ρολογιού (π.χ 250 psec), F_{clock} είναι η **συχνότητα** του ρολογιού (π.χ. 4 GHz) και C_{prog} το **συνολικό πλήθος των κύκλων του ρολογιού** που απαιτούνται για την εκτέλεση, η απόδοση P ορίζεται ως

$$P = \frac{1}{T_{CPU}} = \frac{1}{C_{prog} \times T_{clock}} = \frac{F_{clock}}{C_{prog}}$$

ενώ επιπλέον μπορούμε να γράψουμε ότι

$$T_{CPU} = C_{prog} \times T_{clock} = \frac{C_{prog}}{F_{clock}} = \frac{N \times CPI}{F_{clock}} = N \times CPI \times T_{clock}$$

όπου N είναι το **πλήθος των εντολών** του προγράμματος και **CPI (Clock Cycles per Instruction)** είναι το **μέσο πλήθος** των κύκλων του ρολογιού **ανά εντολή** του προγράμματος.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ζητήματα απόδοσης και ισχύος – ο νόμος του Moore

Με εξαίρεση τη **συχνότητα του ρολογιού** η οποία αποτελεί **χαρακτηριστικό** του χρησιμοποιούμενου επεξεργαστή, οι άλλες δύο παράμετροι, δηλαδή οι παράμετροι **N** και **CPI** εξαρτώνται από

- τον **αλγόριθμο** που υλοποιείται, ο οποίος υπαγορεύει **το πλήθος των εκτελούμενων εντολών** του επεξεργαστή
- την **γλώσσα προγραμματισμού**, αφού η κάθε εντολή της αντιστοιχεί **σε ένα πλήθος εντολών** του επεξεργαστή
- τον **μεταγλωττιστή**, αφού αυτός είναι υπεύθυνος **για την μετάφραση** του κώδικα υψηλού επιπέδου σε δυαδικό κώδικα
- την **αρχιτεκτονική** του συνόλου των χρησιμοποιούμενων εντολών του επεξεργαστή

Περί ισχύος και των χαρακτηριστικών της

Η **ισχύς** ως φυσικό μέγεθος αποτελεί έναν **καθοριστικό** παράγοντα που εμπλέκεται σε **πολύ μεγάλο βαθμό** στη διαδικασία σχεδίασης ενός επεξεργαστή, κυρίως επειδή εκλύεται ως **θερμότητα**, η οποία θα πρέπει να **απομακρυνθεί**.

Σημαντικά ζητήματα που σχετίζονται με την ισχύ, είναι η **μέγιστη ισχύς** ενός επεξεργαστή, η **ισχύς θερμικής σχεδίασης** που καθορίζει και τις **απαιτήσεις σε ψύξη**, καθώς και η **ενεργειακή αποδοτικότητα**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ζητήματα απόδοσης και ισχύος – ο νόμος του Moore

Σύμφωνα με την τεχνολογία CMOS (Complementary Metal Oxide Semiconductor), η δυναμική ισχύς η οποία καταναλώνεται κατά τη διάρκεια των μεταγωγών (δηλαδή των αλλαγών κατάστασης), δίνεται από την εξίσωση $P = QV^2F$, όπου

- Q είναι το φορτίο χωρητικότητας για το κάθε transistor
- V είναι η εφαρμοζόμενη τάση
- F είναι η συχνότητα μεταγωγής, η οποία είναι συνάρτηση της συχνότητας του ρολογιού

Παρατηρούμε πως τόσο η ενέργεια όσο και η ισχύς, μειώνονται με την μείωση της τάσης και για τον λόγο αυτό, μέσα σε μία περίοδο 20 ετών η τιμή της τάσης έχει μειωθεί από τα 5V σε μία τιμή που είναι λίγο μικρότερη από το 1V

Η μελέτη της ιστορικής εξέλιξης των μικροεπεξεργαστών αποκαλύπτει πως για αρκετές δεκαετίες ο ρυθμός του ρολογιού και η ισχύς που καταναλώνονταν αυξάνονταν με ταχύ ρυθμό, ενώ στη συνέχεια, αυτή η αύξηση άρχισε να επιβραδύνεται και τελικά να εκμηδενίζεται οδηγώντας σε μία ακολουθία σταθερών τιμών.

Ειδικότερα, πριν από τα μέσα της δεκαετίας του 80, η αύξηση της απόδοσης των επεξεργαστών, ήταν της τάξεως του 25% οδηγώντας σε διπλασιασμό της απόδοσης κάθε 3.5 χρόνια. Η εμφάνιση των υπολογιστών RISC εκτόξευσε την ετήσια αύξηση στο 52% από το 1986 έως το 2003, ενώ στη συνέχεια παρατηρήθηκε προοδευτικά μεγαλύτερη επιβράδυνση. Γιατί;




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ζητήματα απόδοσης και ισχύος – ο νόμος του Moore


Μέχρι το 2003, το **πλήθος** και οι **διαστάσεις** των transistors, επέτρεπαν την ικανοποίηση μιας συνθήκης, γνωστής ως **κλιμάκωση Dennard** σύμφωνα με την οποία, καθώς τα transistors γίνονται **όλο και πιο μικρά**, η πυκνότητα ισχύος τους παραμένει **σταθερή** και κατά συνέπεια, η ισχύς που καταναλώνεται είναι **ανάλογη** του εμβαδού της επιφάνειας.

Αυτό επέτρεψε την **συρρίκνωση** της διάστασης της πύλης του transistor MOSFET σε **απίστευτα** επίπεδα, η οποία από την τιμή των **10 μm** το 1971, μειώθηκε στα **6 μm** το 1974, στα **3 μm** το 1977, στο **1.5 μm** το 1981 και στο **1 μm** το 1984, και στη συνέχεια στα **800 nm** το 1987, στα **130 nm** το 2001, στα **22 nm** το 2012, στα **7 nm** το 2018 και στα **3 nm** το 2022.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ζητήματα απόδοσης και ισχύος – ο νόμος του Moore



Η μείωση της διάστασης της πύλης του transistor MOSFET τις τελευταίες δεκαετίες

Από το 2004 και μετά, το ρεύμα και η τάση **δεν ήταν πλέον σε θέση** να συμπεριφερθούν με τον παραπάνω τρόπο.

Αντίθετα, το κύκλωμα χαρακτηρίζονταν από την εμφάνιση ενός **ρεύματος διαρροής**, το οποίο κατέστη ο κυρίαρχος παράγοντας.

Από το 2011 έως το 2015 η κατάσταση **επιδεινώθηκε ακόμη περισσότερο** και η ετήσια βελτίωση μειώθηκε στα επίπεδα του **12%**, δηλαδή σε διπλασιασμό της απόδοσης κάθε 8 χρόνια.


Αυτή τη φορά το αίτιο αυτής της μείωσης ήταν **τα όρια της παραλληλίας** που υπαγορεύονται από τον **νόμο του Amdahl**.

Από το 2015 και μετά ο νόμος του Moore, φαίνεται πως φτάνει και αυτός στο τέλος του, με την **ετήσια βελτίωση** να πέφτει στα **3.5% ανά έτος**, επίδοση που οδηγεί σε διπλασιασμό της απόδοσης κάθε **20 χρόνια**.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Πλήθος Transistor

Η **αύξηση** του πλήθους των transistors τις τελευταίες **πέντε** δεκαετίες



Έτος κατασκευής του microchip που χρησιμοποιείται στον καθέναν από τους επεξεργαστές που απεικονίζονται

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ζητήματα απόδοσης και ισχύος – ο νόμος του Moore

Έχουμε λοιπόν φτάσει στο **πρακτικό όριο της ισχύος**, που επιβάλλεται από την ανάγκη **ψύξης** των μικροεπεξεργαστών.

Αν και θα μπορούσαμε να προχωρήσουμε στην **μείωση** της εφαρμοζόμενης τάσης V , ωστόσο, αυτό οδηγεί σε **πολύ μεγάλες διαρροές** στα transistors, γεγονός που καθιστά αυτή τη λύση **οικονομικά ασύμφορη**.

Εναλλακτικά, μπορούμε να καταφύγουμε **σε άλλες λύσεις**, όπως είναι

- Η **απενεργοποίηση** τμημάτων των κυκλωμάτων εφόσον **δεν** χρησιμοποιούνται σε κάποιο κύκλο του ρολογιού
- Η **δυναμική κλιμάκωση τάσης - συχνότητας** που επιτρέπει τη λειτουργία της ΚΜΕ σε **χαμηλότερη** συχνότητα
- Η **σχεδίαση** της μνήμης έτσι ώστε μπορούν να λειτουργήσει **υπό καθεστώς χαμηλότερης ισχύος**
- Η τεχνική του **υπερχρονισμού**, που επιτρέπει στην **ΚΜΕ** να λειτουργήσει σε **υψηλότερη** συχνότητα για κάποιο διάστημα

Το πρόβλημα της ισχύος **επιδεινώνεται** περισσότερο και λόγω της **στατικής ισχύος** (αφού τα transistors συνεισφέρουν στην ισχύ ακόμη και όταν αυτά είναι **ανενεργά**) και η οποία όταν η τάση κατωφλίου έγινε **υπερβολικά μικρή** λόγω της προοδευτικής **συρρίκνωσης** της επιφάνειας των transistors, κατέστη **σημαντικό** τμήμα της συνολικής κατανάλωσης ισχύος.

Στην πραγματικότητα, ένας από τους λόγους που οδήγησαν στην εμφάνιση των **πολυπύρηνων επεξεργαστών**, ήταν η **υπέρβαση** αυτού του επονομαζόμενου **τείχους ισχύος**, αν και στα πλαίσια της αντιμετώπισης αυτού του προβλήματος εμφανίστηκαν και άλλες λύσεις, όπως είναι οι **επεξεργαστές συγκεκριμένου τομέα**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η έλευση των πολυεπεξεργαστών

Οι **αυξανόμενες** απαιτήσεις για **μεγαλύτερη ισχύ και αποδοτικότητα**, σε συνδυασμό με τα παραπάνω προβλήματα, έστρεψαν το ενδιαφέρον προς άλλες λύσεις, οι οποίες οδήγησαν στην εμφάνιση των **πολυπύρηνων επεξεργαστών**.

Σε αντίθεση με το **μοντέλο του von Neumann** στο οποίο χρησιμοποιείται **μία και μοναδική** ΚΜΕ, σε αυτούς τους επεξεργαστές υπάρχουν **πολλά** τέτοια στοιχεία, τα οποία χαρακτηρίζονται ως **πυρήνες**.

Ο αριθμός αυτών των πυρήνων τουλάχιστον με τις **τρέχουσες** προβλέψεις και σύμφωνα με τις **υφιστάμενες εξελίξεις** στον χώρο, αναμένεται να **διπλασιάζεται** κάθε **δύο** χρόνια.

Επομένως, οι προγραμματιστές, αντί να περιμένουν τις εξελίξεις που σχετίζονται με τον χώρο του **υλικού υπολογιστών**, της **αρχιτεκτονικής** και των **μεταγλωττιστών**, μπορούσαν, να σχεδιάζουν και να υλοποιούν τα προγράμματά τους με πιο **ευφυή** τρόπο, έτσι ώστε να χρησιμοποιούνται οι δυνατότητες **όλων** των υφιστάμενων πυρήνων.

Βέβαια, **δεν θα πρέπει** να θεωρήσουμε, πως εάν σε ένα ολοκληρωμένο κύκλωμα δημιουργήσουμε ένα **πλήθος πυρήνων**, αυτό θα οδηγήσει σε **χαμηλότερη κατανάλωση** ισχύος.

Ο βασικός λόγος εμφάνισης των **πολυπύρηνων επεξεργαστών**, είναι η προσδοκία μας πως μπορούμε να εξακολουθούμε να προχωρούμε σε **βελτίωση** της απόδοσης, **αντικαθιστώντας** έναν **μη αποδοτικό** πυρήνα με **υψηλή** συχνότητα ρολογιού, με ένα σύνολο **αποδοτικών πυρήνων** που χαρακτηρίζονται από **χαμηλότερη** συχνότητα.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Από τις σειριακές στις παράλληλες αρχιτεκτονικές

Ένας **παράλληλος υπολογιστής** (δείτε το επισυναπτόμενο σχήμα) ορίζεται ως ένα **σύνολο επεξεργαστών** που μπορούν να λειτουργήσουν με **συνεργατικό** τρόπο προκειμένου να επιλύσουν κάποιο πρόβλημα.

Δεν απαιτείται η **συνύπαρξη** των επεξεργαστών στον ίδιο υπολογιστικό κόμβο, ούτε η χρήση **της ίδιας** κοινόχρηστης μνήμης.

Αντίθετα, το σύνολο των επεξεργαστών του παράλληλου υπολογιστή μπορεί να ανήκει σε **διαφορετικούς υπολογιστές** οι οποίοι επικοινωνούν μεταξύ τους με τη βοήθεια του γνωστού **δικτυακού επικοινωνιακού** εξοπλισμού.

Ισχύουν όλα όσα είναι γνωστά από τα **δίκτυα υπολογιστών** (LAN, MAN, WAN, ATM, Ethernet, τοπολογίες, πρότυπα, κ.λπ.).



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Από τις σειριακές στις παράλληλες αρχιτεκτονικές

Ο τύπος της **επικοινωνίας** ανάμεσα στους υπολογιστικούς κόμβους ενός **παράλληλου συστήματος**, μπορεί να είναι

- επικοινωνία από σημείο σε σημείο
- επικοινωνία εκπομπής

Ο **τρόπος λειτουργίας** αυτών των κόμβων επιτρέπει την κατάταξη των πάσης φύσεως δικτύων σε δύο κατηγορίες

- στα δίκτυα πελάτη / διακομιστή
- στα ομότιμα δίκτυα

Η **επικοινωνία** μεταξύ των υπολογιστικών κόμβων πραγματοποιείται με τη βοήθεια του κατάλληλου **πρωτοκόλλου**, ενώ οι **παράμετροι** και τα **χαρακτηριστικά** του δικτύου υπαγορεύονται από το **πρότυπο** που χρησιμοποιείται σε κάθε περίπτωση

Ένας **σύγχρονος παράλληλος υπολογιστής** ορίζεται ως ένα σύνολο **πολυπύρηνων επεξεργαστών / κόμβων** ο καθένας εκ των οποίων χαρακτηρίζεται από τη **δική του** δυνατότητα παραλληλίας και οι οποίοι επικοινωνούν μέσω δικτύου.

Ο κάθε **κόμβος** εκτελεί την δική του εφαρμογή χρησιμοποιώντας την **τοπική μνήμη**, αν και είναι σε θέση να προσπελάσει τις μνήμες των **απομακρυσμένων** κόμβων μέσω **ανταλλαγής μηνυμάτων** το κόστος των οποίων στην **ιδανική** περίπτωση εξαρτάται **μόνο** από το μέγεθός τους **και όχι** από την θέση του κόμβου στο δίκτυο και από την **κυκλοφορία** του δικτύου.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ταξινόμηση των αρχιτεκτονικών υπολογιστών κατά Flynn

Η πρώτη προσπάθεια **ταξινόμησης** των παράλληλων υπολογιστών, πραγματοποιήθηκε το 1966 από τον **Flynn** ο οποίος κατέταξε τις παράλληλες αρχιτεκτονικές σε **τέσσερις κατηγορίες** και πιο συγκεκριμένα:

Υπολογιστές SISD (Single Instruction Single Data) Περιέχουν **έναν και μοναδικό απλό επεξεργαστή** ο οποίος εφαρμόζει μία **απλή** εντολή πάνω σε ένα **απλό** δεδομένο. Επομένως πρόκειται για τους απλούς σειριακούς υπολογιστές.


Σε κάθε χρονική στιγμή, η μονάδα ελέγχου στέλνει στον επεξεργαστή **μία και μοναδική εντολή** η οποία εφαρμόζεται στο **απλό** δεδομένο που έχει ανακτηθεί από τη μνήμη κατά τον **τρέχοντα** κύκλο ανάκλησης – εκτέλεσης.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ταξινόμηση των αρχιτεκτονικών υπολογιστών κατά Flynn

Υπολογιστές SIMD (Single Instruction Multiple Data) Αποτελούνται από ένα σύνολο ταυτόσημων αριθμητικών και λογικών μονάδων, οι οποίες συντονίζονται από μία και μοναδική μονάδα ελέγχου και η καθεμία από τις οποίες, περιέχει τη δική της περιοχή μνήμης στην οποία μπορεί να αποθηκεύσει δεδομένα.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ταξινόμηση των αρχιτεκτονικών υπολογιστών κατά Flynn

Σε **κάθε κύκλο** του ρολογιού, η μονάδα ελέγχου αποστέλλει **την ίδια απλή εντολή** στις μονάδες ALU, η οποία εφαρμόζεται επί των δεδομένων που σχετίζονται με αυτές και τα οποία **δεν είναι τα ίδια** για όλους τους επεξεργαστές.

Κατά συνέπεια, χρησιμοποιείται ο τύπος της **παραλληλίας** που είναι γνωστός ως **παραλληλία επιπέδου δεδομένων**.

Γνωστά παραδείγματα υπολογιστών SIMD είναι οι **διανυσματικοί υπολογιστές** και οι **συστολικοί επεξεργαστές**, με τους τελευταίους να χρησιμοποιούνται για την πραγματοποίηση πολύπλοκων υπολογισμών όπως αυτοί που σχετίζονται με τον χώρο της **ψηφιακής επεξεργασίας σήματος** (για παράδειγμα, **συνελίξεις** και **γρήγορος μετασχηματισμός Fourier**).

Σε αυτές τις αρχιτεκτονικές, **όλες** οι λειτουργικές μονάδες θα πρέπει να λειτουργούν με **σύγχρονο τρόπο**, κάτι που συνιστά **μειονέκτημα**, αφού ενδέχεται να οδηγήσει σε **διαστήματα αδράνειας** των επεξεργαστών.

Αυτές οι αρχιτεκτονικές είναι ιδανικές για την **παραλληλοποίηση επαναληπτικών βρόχων**.

Γνωστό παράδειγμα χρήσης τους είναι η λειτουργία τους ως **επιταχυντές** για την **ταχύτατη εκτέλεση** εντολών που σχετίζονται με τον χώρο των **πολυμεσικών** εφαρμογών όπως είναι το **σύνολο εντολών MMX** της Intel.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ταξινόμηση των αρχιτεκτονικών υπολογιστών κατά Flynn

Υπολογιστές MISD (Multiple Instruction Single Data)
Περιέχουν ένα **σύνολο επεξεργαστών**, ο καθένας των οποίων διαθέτει **τη δική του** μονάδα ελέγχου, οι οποίοι μοιράζονται την ίδια περιοχή μνήμης.

Σε κάθε βήμα, το **απλό** δεδομένο που έχει ανακτηθεί από τη μνήμη υφίσταται επεξεργασία **από όλους** τους επεξεργαστές **ταυτόχρονα**, με τον κάθε επεξεργαστή να εφαρμόζει επί αυτού **το δικό του** σύνολο εντολών.

Οι υπολογιστές MISD χρησιμοποιούνται για την ανάπτυξη **υπομονάδων** που βρίσκονται **ενσωματωμένες** στους επεξεργαστές, ή έχουν την μορφή μιας **κάρτας επιταχυντή** και λειτουργούν με τον μηχανισμό της **διοχέτευσης**.




Τα συστήματα αυτού του είδους χρησιμοποιούνται συνήθως σε προβλήματα **ταξινόμησης** δεδομένων.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ταξινόμηση των αρχιτεκτονικών υπολογιστών κατά Flynn

MIMD (Multiple Instruction Multiple Data) Αποτελούν την πιο γενική κατηγορία παράλληλων υπολογιστών και αποτελούνται από ένα σύνολο επεξεργαστών, ο καθένας των οποίων εφαρμόζει το δικό του σύνολο εντολών στα δικά του δεδομένα.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ταξινόμηση των αρχιτεκτονικών υπολογιστών κατά Flynn

Σε έναν **υπολογιστή MIMD** η λειτουργία των επεξεργαστών λαμβάνει χώρα με **ασύγχρονο** τρόπο, με τον κάθε επεξεργαστή να λειτουργεί **ανεξάρτητα** από τους υπόλοιπους υλοποιώντας κυρίως την **παράλληλη επιπέδου εργασίας**.

Σε κάποια συστήματα MIMD, **δεν υπάρχει** καθολικό ρολόι και κατά συνέπεια, **δεν υφίσταται η παραμικρή συσχέτιση** ανάμεσα στους χρόνους συστήματος δύο διαφορετικών επεξεργαστών.

Στην πράξη υπάρχει περίπτωση, ακόμη και εάν δύο επεξεργαστές εκτελούν **την ίδια** ακολουθία εντολών, την ίδια χρονική στιγμή αυτοί οι επεξεργαστές να εκτελούν **διαφορετική** εντολή.

Ο **καθένας** από τους επεξεργαστές του συστήματος διαθέτει **τη δική του** μονάδα ελέγχου και **τη δική του** περιοχή μνήμης, με αποτέλεσμα τα συστήματα αυτού του είδους να χαρακτηρίζονται από **μεγαλύτερη** ισχύ.

Αυτοί οι υπολογιστές χαρακτηρίζονται από την ιδιότητα της **κλιμάκωσης**, ενώ εάν κάποιος από τους επεξεργαστές τεθεί **εκτός λειτουργίας**, το σύστημα μπορεί να συνεχίσει να λειτουργεί με τους **υπόλοιπους** επεξεργαστές.

Χρησιμοποιούνται για την επίλυση μιας μεγάλης κατηγορίας **παράλληλων** υπολογιστικών προβλημάτων, η ανάλυση και η σχεδίαση των οποίων χαρακτηρίζεται, ωστόσο, από **μεγάλο** βαθμό πολυπλοκότητας.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η ταξινόμηση των αρχιτεκτονικών υπολογιστών κατά Flynn

Σε έναν υπολογιστή MIMD, η **επικοινωνία** των υπολογιστικών κόμβων λαμβάνει χώρα είτε με τη βοήθεια **κατανεμημένης** μνήμης, είτε με τη βοήθεια **κοινόχρηστης** μνήμης, η οποία χρησιμοποιείται από **όλους** τους υπολογιστικούς κόμβους.

Στα συστήματα **κοινόχρηστης** μνήμης που είναι γνωστά ως **πολυεπεξεργαστές**, ένα σύνολο **αυτόνομων** επεξεργαστών είναι συνδεδεμένο μέσω **δικτύου διασύνδεσης**, με τον κάθε επεξεργαστή να έχει τη δυνατότητα να προσπελάζει **οποιαδήποτε** θέση μνήμης και να επικοινωνεί με τους άλλους επεξεργαστές μέσω **κοινόχρηστων** δομών δεδομένων.

Στα συστήματα **κατανεμημένης** μνήμης που είναι γνωστά ως **πολυυπολογιστές**, ο κάθε επεξεργαστής διαθέτει τη δική του **ιδιωτική** μνήμη, με τα ζεύγη **επεξεργαστή / μνήμης** να επικοινωνούν μεταξύ τους με μηχανισμούς **μεταβίβασης** μηνυμάτων.


Τα συστήματα **κατανεμημένης** μνήμης επιτρέπουν την διακίνηση **μεγαλύτερου** όγκου δεδομένων σε συγκεκριμένο χρονικό διάστημα και την προσπέλαση της μνήμης σε **μικρότερο** χρονικό διάστημα αφού αυτή είναι **ιδιωτική** και **δεν** εμφανίζεται το ενδεχόμενο **διένεξης** των επεξεργαστών που χαρακτηρίζει την **κοινόχρηστη** μνήμη και επιλύεται με **διαιτησία**.

Ωστόσο, το **κόστος** της μεταφοράς δεδομένων **δεν είναι** ανεξάρτητο από τη **θέση** των κόμβων μέσα στο δίκτυο και από την **κυκλοφορία** του δικτύου, ενώ επιπλέον εμφανίζεται και **χρονική υστέρηση**, λόγω της διαδικασίας **μεταβίβασης μηνυμάτων**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Οι πιο σημαντικές παράλληλες αρχιτεκτονικές ταξινομημένες κατά Flynn



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Υπερβαθμωτοί υπολογιστές

Στους υπερβαθμωτούς υπολογιστές, υφίσταται η δυνατότητα ταυτόχρονης αρχικοποίησης πολλών διαφορετικών εντολών οι οποίες μπορούν να εκτελεστούν ταυτόχρονα στο ίδιο στάδιο της διοχέτευσης, δηλαδή στον ίδιο κύκλο του ρολογιού.

Αυτή η διαδικασία απαιτεί πολλές διοχετεύσεις που λειτουργούν παράλληλα ενώ ο προσδιορισμός του πλήθους των εντολών που μπορούν να εκτελεστούν σε έναν συγκεκριμένο κύκλο του ρολογιού, είναι καθήκον της ΚΜΕ.

Η επίτευξη αυτής της παραλληλοποίησης, δεν είναι γενικά εύκολη, καθώς χαρακτηρίζεται από τριών ειδών περιορισμούς

- σύγκρουση εντολών όταν δύο ή περισσότερες εντολές προσπαθούν να δεσμεύσουν ταυτόχρονα τον ίδιο πόρο
- προβληματική εκτέλεση εφαρμογών με πολλές διακλαδώσεις και εντολές μεταβλητού μήκους
- εμφάνιση εξαρτήσεων ανάμεσα στις εντολές της εφαρμογής οι οποίες εντοπίζονται από τον μεταγλωττιστή



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υπερβαθμωτοί υπολογιστές


Χρησιμοποιώντας την **αρχιτεκτονική** του προηγούμενου σχήματος, μπορούμε να **επιταχύνουμε** την διαδικασία με τον τρόπο που απεικονίζεται στο επισυναπτόμενο σχήμα.

Εδώ πραγματοποιείται ταυτόχρονη εκκίνηση **δύο εντολών** αν και γενικά υποστηρίζεται η ταυτόχρονη εκκίνηση **τεσσάρων** ή περισσότερων εντολών σε κάθε κύκλο του ρολογιού.

Η διοχέτευση αποτελείται από τα στάδια


- IF (Instruction Fetch)
- DI (Decode Instruction)
- CO (Calculate Operands)
- FO (Fetch Operands)
- EI (Execute Instruction)
- WO (Write Operand)

Η ολοκλήρωση της διαδικασίας απαιτεί μόλις **οκτώ** κύκλους του ρολογιού και όχι **έντεκα** όπως συμβαίνει στους **συμβατικούς** επεξεργαστές



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τυπική δομή ενός υπερβαθμωτού υπολογιστή RISC



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υπολογιστές VLIW (Very Large Instruction Word)


Χαρακτηρίζονται από **πολύ μεγάλο μήκος λέξης** της τάξεως των **εκατοντάδων** bits.

Αυτό το μήκος είναι **αναγκαίο** για να φιλοξενήσει τις εντολές **πολύ μεγάλου μήκους** του μεταγλωττιστή, για τον **χρονοπρογραμματισμό** της λειτουργίας των μονάδων

Θεωρούνται ως μία **τρίτη** κατηγορία υπολογιστών, μαζί με τους υπολογιστές **CISC** και **RISC**

Υλοποιούν έναν τύπο **παράλληλισμού σε επίπεδο εντολών** που στηρίζεται στη χρήση πολλών λειτουργικών μονάδων του **ιδίου** τύπου, οι οποίες διαμοιράζονται **καταχωρητές πολύ μεγάλου μήκους** και χρησιμοποιούνται για την πραγματοποίηση υπολογισμών την ίδια χρονική στιγμή.

Ο **χρονοπρογραμματισμός** των λειτουργιών του συστήματος πραγματοποιείται από τον **μεταγλωττιστή** με **ευρετικούς** κανόνες για την πραγματοποίηση διαδικασιών όπως είναι η **πρόβλεψη** της κατεύθυνσης μιας διακλάδωσης



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υπερβαθμωτοί υπολογιστές και Υπολογιστές VLIW

Αν και **αμφότεροι** οι **υπερβαθμωτοί** υπολογιστές και οι υπολογιστές **VLIW** αποτελούν τύπους υπολογιστών **πολλαπλής εκκίνησης εντολών**, ωστόσο, διαφοροποιούνται στα εξής σημεία:

- Η **αποκωδικοποίηση** εντολών στους υπολογιστές **VLIW** είναι **πιο εύκολη** σε σχέση με τους **υπερβαθμωτούς** υπολογιστές
- Η **πυκνότητα του κώδικα** (δηλαδή ο **χώρος** που καταλαμβάνει ο κώδικας στη **μνήμη** του υπολογιστή) είναι **καλύτερη** στους υπερβαθμωτούς υπολογιστές, σε σχέση με εκείνη που προκύπτει, όταν ο διαθέσιμος **παραλληλισμός σε επίπεδο εντολών**, είναι **μικρότερος** από αυτόν που μπορεί να εκμεταλλευτεί ο υπολογιστής VLIW.
- Ένας **υπερβαθμωτός** υπολογιστής είναι **συμβατός** σε επίπεδο αντικειμενικού κώδικα με ένα **μεγαλύτερο πλήθος** μη παράλληλων υπολογιστών, σε αντίθεση με έναν υπολογιστή VLIW, ο οποίος προκειμένου να εκμεταλλευτεί **διαφορετική ποσότητα παραλληλισμού**, θα πρέπει να χρησιμοποιηθεί με **διαφορετικά** σύνολα εντολών.

Ωστόσο, οι υπολογιστές VLIW είναι **πιο απλοί** από τους **υπερβαθμωτούς** υπολογιστές όσον αφορά στη **δομή** του υλικού και στο **σύνολο εντολών**, ενώ συμπεριφέρονται **πολύ καλά** σε επιστημονικές εφαρμογές στις οποίες η συμπεριφορά του προγράμματος όσον αφορά στις **διακλαδώσεις**, χαρακτηρίζεται από **μεγαλύτερο βαθμό προβλεψιμότητας**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Διανυσματικοί επεξεργαστές και συστοιχίες επεξεργαστών

Οι **διανυσματικοί επεξεργαστές** και οι **συστοιχίες επεξεργαστών** αποτελούν εξειδικευμένες αρχιτεκτονικές στις οποίες οι μορφές επεξεργασίας **δεν εφαρμόζονται** πάνω σε απλά δεδομένα αλλά πάνω σε **ομάδες** ή **διανύσματα** δεδομένων, με αποτέλεσμα την **πολύ μεγάλη επιτάχυνση** της διαδικασίας.

Η αποθήκευση του περιεχομένου αυτών των διανυσμάτων γίνεται σε ειδικούς **διανυσματικούς καταχωρητές** σταθερού μήκους ίσο με **4** έως **128** στοιχεία **των 64 bits** που μπορούν επιπλέον να επενεργούν στο **περιεχόμενο** των δεδομένων.

Η λειτουργία του υπολογιστή υποστηρίζεται και από την χρήση ειδικών **καταχωρητών ελέγχου**, όπως είναι οι

- **VLEN** που περιέχει το **μέγιστο πλήθος** των στοιχείων ενός διανυσματικού καταχωρητή
- **VMASK** που αποτελεί μία **μάσκα bits** με τιμές 0 ή 1, ανάλογα με το **εάν χρησιμοποιείται ή όχι** το αντίστοιχο στοιχείο.


Η **μεταφορά των δεδομένων** ανάμεσα σε αυτούς τους καταχωρητές, λαμβάνει χώρα δια της χρήσεως **πολλαπλών συστοιχιών μνήμης** πεπλεγμένων μεταξύ τους, οι οποίες μπορούν να προσπελαστούν **ανεξάρτητα**.

Το εύρος ζώνης που επιτυγχάνεται είναι **τουλάχιστον δέκα φορές μεγαλύτερο** από εκείνο των συμβατικών υπολογιστών, με την ταχύτητα της λειτουργίας να αυξάνεται ακόμη περισσότερο από τον υποστηριζόμενο μηχανισμό της **διοχέτευσης**




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Διανυσματικοί επεξεργαστές



Ο τρόπος πραγματοποίησης **διανυσματικών υπολογισμών**



Πηγή: Cray Research Inc., The Cray-1 Supercomputer, Preliminary Cal Assembler Reference Manual, 1975, Figure 1, page 10




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Διανυσματικοί επεξεργαστές

Η ταυτόχρονη επεξεργασία ενός συνόλου δεδομένων στηρίζεται στην υλοποίηση ενός **μηχανισμού διοχέτευσης**, που λειτουργεί όπως στους απλούς επεξεργαστές, αν και πλέον εφαρμόζεται σε **διανυσματικές** λειτουργικές μονάδες, με την κάθε **βαθμίδα** της διοχέτευσης να εφαρμόζεται πάνω σε ένα **διαφορετικό διάνυσμα**.

Η χρήση **διανυσμάτων** επιτρέπει την υλοποίηση μηχανισμών διοχέτευσης με **μεγαλύτερο βάθος**, γεγονός που οδηγεί σε **πολύ υψηλότερες** συχνότητες ρολογιού, ενώ ανάμεσα στα στοιχεία των διανυσμάτων **δεν** υφίστανται εξαρτήσεις, **ούτε** απαιτείται έλεγχος ροής




Για να αυξήσουμε το **εύρος ζώνης** της μνήμης, προχωρούμε σε **πεπλεγμένη αποθήκευση** των στοιχείων στις περιοχές στις οποίες διαχωρίζεται η κεντρική μνήμη, οι οποίες προσπελούνται **ανεξάρτητα** και χρησιμοποιούν τους **ίδιους** κοινόχρηστους διαύλους διευθύνσεων και δεδομένων.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Συστοιχίες επεξεργαστών

Περιέχουν έναν **μετωπικό υπολογιστή** που **συντονίζει** τη λειτουργία ενός συνόλου **ταυτόσημων** στοιχείων επεξεργασίας, τα οποία λειτουργούν **συγχρονισμένα** και πραγματοποιούν την **ίδια** μορφή επεξεργασίας πάνω σε **διαφορετικά** δεδομένα.




Ο **μετωπικός υπολογιστής** που λειτουργεί ως **μονάδα ελέγχου**, είναι ένας απλός **σειριακός** επεξεργαστής η μνήμη του οποίου περιέχει τις **εντολές** που εκτελούνται από την συστοιχία των **επεξεργαστών** και τα κατάλληλα **δεδομένα**.

Η **συστοιχία** των επεξεργαστών αποτελείται από **ζεύγη επεξεργαστών / μνήμης**, με τα δεδομένα προς επεξεργασία να **διανέμονται** και να **αποθηκεύονται** σε αυτές τις μνήμες με τον κατάλληλο τρόπο.

Κατά την λειτουργία του συστήματος, ο **μετωπικός υπολογιστής** αποστέλλει την κατάλληλη εντολή στους επεξεργαστές της συστοιχίας η οποία εκτελείται από όλους **ταυτόχρονα** επί των δεδομένων του **κάθε** επεξεργαστή.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Αντιπαράβολή των διανυσματικών επεξεργαστών και των συστοιχιών επεξεργαστών



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Επεκτάσεις SIMD για πολυμέσα

Οι επεκτάσεις SIMD για πολυμέσα στηρίζονται στο γεγονός πως το πλήθος των bits που χρησιμοποιούνται σε εφαρμογές πολυμέσων είναι μικρότερο από το εύρος των τύπων δεδομένων που χρησιμοποιούν οι καταχωρητές των 32 bit.

Αυτό μας επιτρέπει να αποθηκεύσουμε ταυτόχρονα στις συνιστώσες της ALU τις τιμές περισσότερων από μία παραμέτρων και να πραγματοποιήσουμε ταυτόχρονα επί αυτών την ίδια αριθμητική πράξη, όπως στους διανυσματικούς υπολογιστές, αλλά χρησιμοποιώντας πολύ μικρότερα αρχεία καταχωρητών.

Για παράδειγμα, ένας αθροιστής των 256 bit μπορεί να χρησιμοποιήσει ταυτόχρονα 32 τελεστέους των 8 bit ή 16 τελεστέους των 16 bit ή 8 τελεστέους των 32 bit ή τέσσερις τελεστέους των 64 bit.

Αν και δεν χρησιμοποιούνται καταχωρητές μήκους διανύσματος και μάσκας, ωστόσο, αποτελούν δημοφιλείς λύσεις, διότι:

- το κόστος της προσθήκης τους στην αριθμητική και λογική μονάδα είναι σχετικά μικρό
- απαιτούν την αποθήκευση μικρότερου όγκου πληροφοριών κατάστασης του επεξεργαστή
- δεν υφίστανται προβλήματα όσον αφορά στην προσπέλαση της κρυφής μνήμης

Ιστορική εξέλιξη: MMX – Multimedia Extensions (1997), SSE – Streaming SIMD Extensions (1999), SSE2 (2001), SSE3 (2003), SSE4 (2006), AVX – Advanced Vector Extensions (2010), AVX-2 (2013), AVX-3 (2017)




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Παράλληλη μηχανή τυχαίας προσπέλασης (PRAM)

Αφηρημένο μοντέλο παράλληλου υπολογιστή, που αποτελείται από **N επεξεργαστές** οι οποίοι λειτουργούν με **σύγχρονο τρόπο** υπό τον έλεγχο ενός **απλού** ρολογιού και διαμοιράζονται **τον ίδιο** χώρο διευθύνσεων μνήμης.

Ο κάθε επεξεργαστής εκτελεί **τις ίδιες εντολές** με τους υπόλοιπους **στα δικά του δεδομένα** (μία εντολή σε κάθε κύκλο του ρολογιού), χρησιμοποιώντας έναν **χωριστό** μετρητή προγράμματος, έναν **συσσωρευτή** και τη **δική του** τοπική μνήμη.

Οι διαδικασίες **ανάγνωσης** και **εγγραφής** στη μνήμη χαρακτηρίζονται **από τον ίδιο** χρόνο προσπέλασης.




Η διαδικασία υπολογισμού ξεκινά με έναν **απλό** επεξεργαστή, ο οποίος ενεργοποιεί το κατάλληλο πλήθος επεξεργαστών, καλώντας μία ειδική εντολή, η οποία ονομάζεται **fork** και με την ενεργοποίηση **του συνόλου** των **N επεξεργαστών** να απαιτεί την κλήση της **fork $\log_2 N$** φορές.


Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τα τέσσερα διαφορετικά μοντέλα της μηχανής PRAM


EREW Αποκλειστική Ανάγνωση Αποκλειστική Εγγραφή




CREW Ταυτόχρονη Ανάγνωση Αποκλειστική Εγγραφή



ERCW Αποκλειστική Ανάγνωση Ταυτόχρονη Εγγραφή



CRCW Ταυτόχρονη Ανάγνωση Ταυτόχρονη Εγγραφή



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μονάδες επεξεργασίας γραφικών (GPUs)

Ο βασικός στόχος της εμφάνισης των **πολυπύρηνων επεξεργαστών** είναι η **διατήρηση** της ταχύτητας εκτέλεσης των ακολουθιακών προγραμμάτων, μετακινούμενοι προς **ολόένα και μεγαλύτερο** πλήθος πυρήνων.

Αντίθετα, στους **μαζικά παραλλήλους επεξεργαστές**, η έμφαση δίδεται κατά κύριο λόγο στην **διεκπεραιωτική ικανότητα** εκτέλεσης των παραλλήλων εφαρμογών.

Ιστορικά η μονάδα **GPU (Graphics Processing Unit, NVIDIA, 1999)** εμφανίστηκε με στόχο να αποτελέσει έναν **εξειδικευμένο δεύτερο επεξεργαστή** για την διεκπεραίωση των πολύπλοκων αριθμητικών υπολογισμών που σχετίζονται με την διαχείριση του συστήματος **γραφικών** σε απαιτητικές εφαρμογές **τριδιάστατων γραφικών**.



Ωστόσο, σταδιακά η χρήση της επεκτάθηκε **σε όλο το φάσμα** των υπολογισμών, με τον όρο **GPGPU (General Purpose GPU)** να περιγράφει μία GPU που πραγματοποιεί **πάσης φύσεως** υπολογισμούς που λειτουργεί υπό καθεστώς **υψηλής πολυνημάτωσης**, η οποία υποστηρίζεται από **χιλιάδες** πυρήνες.

Το **τεράστιο χάσμα απόδοσης** ανάμεσα στις **GPGPU** και στις **παραδοσιακές CPU** (πλήθος υπολογισμών κινητής υποδιαστολής και εύρος ζώνης μνήμης) που αποδίδεται στην **διαφορετική φιλοσοφία** σχεδίασης, έθεσε στο τραπέζι το ζήτημα της **μεταφοράς της εκτέλεσης** των δαπανηρών τμημάτων του λογισμικού από τη CPU στη GPU.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μονάδες επεξεργασίας γραφικών (GPUs)



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μονάδες επεξεργασίας γραφικών (GPUs)


Μία **σειριακή ΚΜΕ** είναι βελτιστοποιημένη ώστε να εκτελεί την εργασία της σε **όσο το δυνατόν μικρότερο χρόνο** και με την **ελάχιστη δυνατή χρονική υστέρηση** λόγω μεταφοράς δεδομένων, με δυνατότητα **γρήγορης εναλλαγής** εργασιών.

Η έλλειψη **εγγενούς παραλληλισμού** καθιστά αναγκαία την χρήση **πολύπλοκης λογικής ελέγχου**, ενώ απαιτούνται **μεγάλες** κρυφές μνήμες για την **ελαχιστοποίηση** του χρόνου προσπέλασης των δεδομένων

Αντίθετα σε μία **GPGPU** ο χρόνος μεταφοράς δεδομένων **δεν είναι** σημαντικός, λόγω της ύπαρξης **χιλιάδων πυρήνων** που είναι **αδύνατο** να είναι **ταυτόχρονα ανενεργοί** με αποτέλεσμα οι κρυφές μνήμες να έχουν **μικρό μέγεθος**.



CPU



GPU


Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μονάδες επεξεργασίας γραφικών (GPUs)

Κεντρική Μονάδα Επεξεργασίας (CPU)



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές



Μονάδες επεξεργασίας γραφικών (GPUs)

Επειδή οι GPU είναι **σύγχρονες** και δεν στηρίζονται σε προηγούμενες αρχιτεκτονικές, χαρακτηρίζονται από απλούστερα μοντέλα μνήμης και από λιγότερους περιορισμούς σε σχέση με την ΚΜΕ.

Ωστόσο επειδή είναι **ειδικά σχεδιασμένες** για να αριθμητικούς υπολογισμούς, ίσως κάποιες φορές **να μην αποδίδουν** τόσο καλά σε σχέση με την ΚΜΕ.

Στην πράξη χρησιμοποιείται συνδυασμός **CPU – GPU** με την CPU να εκτελεί το **σειριακό** μέρος του κώδικα και την GPU τους υπολογισμούς που χαρακτηρίζονται από **υψηλό** υπολογιστικό κόστος.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μονάδες επεξεργασίας γραφικών (GPUs)

Αν και μία GPU διαθέτει **πολύ περισσότερους πυρήνες** σε σχέση με μία CPU ωστόσο **δεν πρόκειται** για το ίδιο είδος πυρήνων.

Οι πυρήνες της GPU, γνωστοί ως **πυρήνες CUDA**, αποτελούν **εξαιρετικά απλές ALUs** που πραγματοποιούν αριθμητικές πράξεις ακεραίων και αριθμών κινητής υποδιαστολής.

Αντίθετα, οι πυρήνες της CPU αποτελούν **ολοκληρωμένους** επεξεργαστές.

Μια GPU αποτελείται από μία **συστοιχία πολυεπεξεργαστών συνεχούς ροής** ο καθένας των οποίων περιέχει ένα πλήθος **επεξεργαστών** και χαρακτηρίζεται από εντατική χρήση **χιλιάδων νημάτων** τα οποία εκτελούνται όλα **ταυτόχρονα**.


Ένας **πυρήνας GPU** είναι ένας τύπος **διανυσματικού υπολογιστή** που μπορεί να εφαρμόσει **τον ίδιο τύπο επεξεργασίας** σε ένα σύνολο δεδομένων.

Ο κάθε πολυεπεξεργαστής περιέχει μία **κρυφή μνήμη εντολών L1** μαζί με τους σχετιζόμενους με αυτόν πυρήνες. Επιπλέον, το σύστημα διαθέτει μία κρυφή μνήμη **επιπέδου L2**, η οποία είναι κοινόχρηστη για όλους τους επεξεργαστές και στην οποία θα αναζητηθούν δεδομένα **πριν** αυτά ανακτηθούν από την κεντρική μνήμη.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Πολυεπεξεργαστής συνεχούς ροής Pascal (GP104)





Μνήμη υψής και κρυφή μνήμη L1
Τέσσερις μονάδες υψής




Μνήμη υψής και κρυφή μνήμη L1
Τέσσερις μονάδες υψής
Κοινόχρηστη μνήμη



Πολυεπεξεργαστής συνεχούς ροής Turing (TU104)




Κρυφή μνήμη δεδομένων L1 / Κοινόχρηστη μνήμη
Τέσσερις μονάδες υψής



Πολυεπεξεργαστής συνεχούς ροής Ampere (GA104)



Κρυφή μνήμη δεδομένων L1 / Κοινόχρηστη μνήμη
Τέσσερις μονάδες υψής



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μονάδες επεξεργασίας γραφικών (GPUs)

Στις **συσκευές GPU** της NVIDIA υπάρχουν τριών ειδών πυρήνες


- οι **πυρήνες CUDA** που πραγματοποιούν τους συνήθεις υπολογισμούς
- οι **Tensor Cores** που επιταχύνουν τους πολλαπλασιασμούς πινάκων
- οι **Ray Tracing Cores** που χρησιμοποιούνται σε διαδικασίες φωτορεαλισμού

Ένας **πολυεπεξεργαστής συνεχούς ροής** αντιστοιχεί κατά προσέγγιση σε έναν **πυρήνα** ενός **πολυπύρηνου** επεξεργαστή

Ο βασικός ρόλος ενός **Tensor Core**, είναι η πραγματοποίηση της πράξης $D = A \times B + C$ με τα στοιχεία των πινάκων **A** και **B** να είναι τύπου **fp16** και τα στοιχεία των πινάκων **C** και **D** να είναι τύπου **fp16** ή **fp32**

Οι διαστάσεις όλων αυτών των πινάκων είναι **4 x 4**.


Η παραπάνω πράξη χρησιμοποιείται στα **συνελικτικά νευρωνικά δίκτυα** στα οποία χρησιμοποιούνται **ακολουθίες** τέτοιων πολλαπλασιασμών, με το υλικό του υπολογιστή να υποστηρίζει την πραγματοποίηση μιας **πρόσθεσης** και ενός **πολλαπλασιασμού** στον **ίδιο** κύκλο του ρολογιού.



Η δομή ενός **Tensor Core**

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τα 64 γινόμενα που απαιτούνται για τον πολλαπλασιασμό πινάκων $A \times B$ αναπαρίστανται από τα στοιχεία του κεντρικού κύβου διαστάσεων $4 \times 4 \times 4$



Μονάδες επεξεργασίας γραφικών (GPUs)

Τα στοιχεία του κύβου **γκρι** χρώματος με διαστάσεις **4 x 4 x 4** αναπαριστούν τα **64** γινόμενα που εμπλέκονται στην πραγματοποίηση του **πολλαπλασιασμού** των πινάκων **A** και **B**.

Η **μεγάλη επιτάχυνση** που προκύπτει από την χρήση των **Tensor Cores** είναι πως αυτά τα **64** γινόμενα υπολογίζονται στιγμιαία και σε ένα μόνο βήμα

Ο πίνακας γινομένου **A x B** που προκύπτει με τον τρόπο αυτό εμφανίζεται στην αρχή της **στοίβας** που βρίσκεται από κάτω, όπου προστίθεται με τον πίνακα **C**.

Αυτή η στοίβα υποδηλώνει πως καθώς πραγματοποιούνται **διαδοχικά** πράξεις της μορφής **D = A x B + C** τα αποτελέσματα που προκύπτουν προωθούνται στις οντότητες που τα ζήτησαν έτσι ώστε να πραγματοποιηθούν **όλοι** οι υπολογισμοί.

Οι πίνακες χρησιμοποιούνται στην **ανάστροφη** μορφή τους.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Συστολικοί επεξεργαστές

Αποτελούν **ομογενή δίκτυα** σύγχρονων στοιχείων επεξεργασίας **στενά συζευγμένων** μεταξύ τους, το καθένα των οποίων υπολογίζει μέσω επαναληπτικών αλγορίθμων κάποιο **τμήμα** ενός μεγαλύτερου υπολογισμού.

Αυτός ο υπολογισμός στηρίζεται στη χρήση δεδομένων που **παραλαμβάνει** από τους **γειτονικούς** επεξεργαστές και το αποτέλεσμα του **προωθείται** στον **επόμενο** επεξεργαστή της ακολουθίας, προκειμένου να συνεχιστεί η επεξεργασία.

Αυτό επιτρέπει την **ταχύτατη πραγματοποίηση** υπό καθεστώς **παραλληλισμού**, πράξεων **ολοκλήρωσης**, **συνέλιξης**, **πολλαπλασιασμών πινάκων** και τεχνικών **δυναμικού** προγραμματισμού.

Καθοριστικό ρόλο σε αυτόν τον τύπο λειτουργίας παίζει η **τοπικότητα** των δεδομένων, η οποία επιτρέπει και απαιτεί την **αποκατάσταση** άμεσων συνδέσμων επικοινωνίας ανάμεσα στα εμπλεκόμενα στοιχεία επεξεργασίας.

Η δομή του συστολικού επεξεργαστή, είναι μία **δομή πλέγματος**, ενώ οι υπολογισμοί που πραγματοποιούνται στηρίζονται στην χρήση **δεικτών** που υπαγορεύουν την **θέση** του στοιχείου επεξεργασίας μέσα στο πλέγμα και έτσι ώστε **να μην παραβιάζονται** οι υφιστάμενες εξαρτήσεις.



Τα σημεία του πλέγματος στον χώρο των δεικτών, **απεικονίζονται** μέσω **προβολής** σε δομές που ορίζονται στους χώρους της **μίας** και των **δύο** διαστάσεων, οδηγώντας στη δημιουργία μιας **διασυνδεδεμένης δομής** στοιχείων επεξεργασίας.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η διαδικασία υπολογισμού του γινομένου πινάκων 3x3 μέσω συστολικής συστοιχίας


MAC $\rightarrow$ **M**ultiply – **A**ccumulate Unit



Συστολικός πολλαπλασιαστής πινάκων διαστάσεων 3x3

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η διαδικασία υπολογισμού του γινομένου πινάκων 6×6 μέσω συστολικής συστοιχίας



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Πολυεπεξεργαστές κοινόχρηστης μνήμης

Η εμφάνιση των πολυεπεξεργαστών κοινόχρηστης μνήμης, αποτέλεσε φυσική συνέπεια δύο παραγόντων:

- την **προσέγγιση των ορίων** όσον αφορά στο **πλήθος** και στις **διαστάσεις** των **transistors**
- το ενδιαφέρον της επιστημονικής κοινότητας για υπολογιστές **υψηλών** επιδόσεων

Αποτελούνται από ένα **σύνολο πυρήνων** που ανήκουν στο **ίδιο** ή σε **διαφορετικά** ολοκληρωμένα κυκλώματα

Το πλήθος των πυρήνων κυμαίνεται από **λίγους** έως **δεκάδες** ή **εκατοντάδες** και ορίζει τις υπολογιστικές δυνατότητες

Η κοινόχρηστη μνήμη μπορεί να είναι **μία μοναδική φυσική μνήμη** ή ένα σύνολο από **διαφορετικές** φυσικές μνήμες, οι οποίες είναι οργανωμένες έτσι ώστε να σχηματίζουν έναν **ενιαίο κοινόχρηστο** χώρο διευθύνσεων.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Συμμετρικοί ή συγκεντρωτικοί πολυεπεξεργαστές (Symmetric Multiprocessors, SMP)

Αποτελούνται από ένα σύνολο επεξεργαστών που επικοινωνούν μέσω ενός κοινόχρηστου διαύλου δεδομένων και διαμοιράζονται την ίδια κεντρική μνήμη, αλλά ωστόσο, ο καθένας από αυτούς, διαθέτει την δική του κρυφή μνήμη.

Το πλήθος των επεξεργαστών δεν πρέπει να είναι πολύ μεγάλο, αφού διαφορετικά οι διαδικασίες συγχρονισμού και αμοιβαίου αποκλεισμού θα οδηγήσουν σε μεγάλες χρονικές καθυστερήσεις.

Το μέγιστο πλήθος των επεξεργαστών εξαρτάται από το εύρος ζώνης της κεντρικής αρτηρίας, ενώ η ταχύτητα προσπέλασης της μνήμης δεν θα πρέπει να διαφέρει πολύ από την ταχύτητα λειτουργίας των επεξεργαστών.

Οι επεξεργαστές έχουν όλοι ισότιμη προσπέλαση στην κοινόχρηστη μνήμη, μέσω ενός κοινόχρηστου χώρου διευθύνσεων ενώ ο κάθε επεξεργαστής διαθέτει τα δικά του ιδιωτικά δεδομένα και εκτελεί τις δικές του ανεξάρτητες εργασίες στους δικούς του χώρους εικονικών διευθύνσεων.

Τα δεδομένα που προσπελαύνει χρησιμοποιώντας την κοινόχρηστη μνήμη, διαμοιράζονται ανάμεσα σε όλους τους επεξεργαστές οι οποίοι τα προσπελαύνουν για διαδικασίες ανάγνωσης και εγγραφής.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Επεξεργαστές κατανομημένης κοινόχρηστης μνήμης (Distributed Shared Memory, DSM)

Εάν το πλήθος των επεξεργαστών είναι **πολύ μεγάλο** το σύστημα της μνήμης **δεν είναι σε θέση** να υποστηρίξει τις απαιτήσεις εύρους ζώνης χωρίς αυτό να οδηγήσει σε **αύξηση** του χρόνου προσπέλασης.

Για τον λόγο αυτό, το σύνολο των διαθέσιμων πυρήνων **διαμοιράζεται** σε περισσότερα ολοκληρωμένα κυκλώματα, οδηγώντας έτσι σε **συστήματα κατανομημένης μνήμης**, η οποία μπορεί να οργανωθεί σε έναν **ενιαίο** κοινόχρηστο χώρο διευθύνσεων





Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Πολυπύρηντοι επεξεργαστές – αρχιτεκτονικές UMA και NUMA

Σε έναν **συμμετρικό πολυεπεξεργαστή** ο χρόνος προσπέλασης της κοινόχρηστης μνήμης είναι **ο ίδιος** για όλους τους πυρήνες, αφού αυτή προσπελάζεται μέσω **του ιδίου διαύλου δεδομένων** υψηλής ταχύτητας. Για τον λόγο αυτό, οι συμμετρικοί πολυεπεξεργαστές είναι γνωστοί και ως **συστήματα UMA** (Uniform Memory Access, UMA).

Σε έναν **κατανεμημένο πολυεπεξεργαστή** ο χρόνος INFORM προσπέλασης των διευθύνσεων μνήμης εξαρτάται από την **θέση της φυσικής μνήμης που την περιέχει**, μέσα στο σύστημα. Για τον λόγο αυτό, οι πολυεπεξεργαστές αυτού του τύπου αποτελούν συστήματα **NUMA** (Non Uniform Memory Access) και χαρακτηρίζονται από περίπλοκες διαδικασίες ανταλλαγής δεδομένων ανάμεσα στους πυρήνες, με στόχο την αποδοτική εκμετάλλευση του αυξημένου εύρους ζώνης.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Αρχιτεκτονικές CC-NUMA, NC-NUMA και COMA

Τα συστήματα **NUMA** υποδιαιρούνται σε **δύο** κατηγορίες, με κριτήριο το **εάν υποστηρίζεται ή όχι** συμφωνία κρυφής μνήμης.

Εάν το χαρακτηριστικό υποστηρίζεται (**Cache-Coherent NUMA ή CC-NUMA**) η **συμφωνία** της κρυφής μνήμης διασφαλίζεται δια της χρήσεως πρωτοκόλλων υλοποιημένων σε επίπεδο **υλικού**, τα οποία στηρίζονται στη χρήση **καταλόγου**.

Εάν το χαρακτηριστικό **δεν** υποστηρίζεται (**Non-Caching NUMA ή NC-NUMA**), οι επεξεργαστές **δεν** διαθέτουν κρυφή μνήμη και οι διαδικασίες πρόσβασης στη μνήμη, παρακολουθούνται από ένα εξειδικευμένο κύκλωμα (**Memory Management Unit, MMU**) το οποίο ελέγχει εάν το αίτημα, αφορά σε **τοπική** ή σε **απομακρυσμένη** μνήμη και πράττει αναλόγως.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Αρχιτεκτονικές CC-NUMA, NC-NUMA και COMA

Στα συστήματα **COMA (Cache Only Memory Access)**, τα δεδομένα **δεν** χαρακτηρίζονται από κάποια **συγκεκριμένη** θέση μέσα στη μνήμη, αλλά αντίθετα, **μετακινούνται ή / και αντιγράφονται** σε διάφορες θέσεις μέσα στην κεντρική μνήμη.

Ο λόγος για αυτό είναι, πως η **προσπέλαση** μιας θέσης μνήμης απαιτεί τη μετάφραση **λογικής** διεύθυνσης μνήμης σε **φυσική** διεύθυνση και **αντιγραφή** του περιεχομένου αυτής της διεύθυνσης στην κρυφή μνήμη του επεξεργαστή.

Αυτό είναι κάτι που οδηγεί σε **μείωση** της απόδοσης του συστήματος λόγω της **κυκλοφοριακής συμφόρησης** στα συστήματα **UMA** και του **μεγάλου πλήθους των μηνυμάτων** που απαιτούνται στα συστήματα **NUMA**.

Στα συστήματα **COMA**, **ολόκληρος** ο χώρος των φυσικών διευθύνσεων αντιμετωπίζεται ως μία **τεράστια κρυφή μνήμη**.

Οι επεξεργαστές του συστήματος συνδέονται μεταξύ τους με τη βοήθεια ενός **δικτύου επικοινωνίας**, ενώ ο κάθε επεξεργαστής διαθέτει τη δική του **κρυφή μνήμη** καθώς και μία κατανομή της **καθολικής κοινόχρηστης** μνήμης.

Η **πλήρης απομάκρυνση** της κύριας μνήμης οδηγεί στην **απαλοιφή** όλων των παραπάνω προβλημάτων.

Ζητήματα που θα πρέπει να **διευθετηθούν** σχετίζονται με τα εξής ερωτήματα:


- Που βρίσκονται τα δεδομένα μιας **φυσικής** διεύθυνσης που δεν υπάρχει **ούτε** στην κρυφή **ούτε** στην τοπική μνήμη;
- Τι θα συμβεί όταν για την τιμή που **αντικαθίσταται** από μία νέα τιμή (κάτι που γίνεται όταν η τοπική μνήμη είναι πλήρης) **δεν υπάρχει** άλλο αντίγραφο οπότε αυτή χάνεται **δια παντός**;




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Οι αρχιτεκτονικές DDM και KSR1

Στην πράξη χρησιμοποιούνται δύο **βασικές** αρχιτεκτονικές COMA, η αρχιτεκτονική **DDM** (Data Diffusion Machine) και η αρχιτεκτονική **KSR1** που υπήρξε η πρώτη εμπορικά διαθέσιμη αρχιτεκτονική COMA.



Ιεραρχικός πολυεπεξεργαστής που περιγράφεται από δεντρική δομή τα φύλλα της οποίας αναπαριστούν πολυεπεξεργαστές που περιέχουν ζεύγη επεξεργαστών / μνήμης



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ο πολυεπεξεργαστής Intel Core™ i9-13900K

Κυκλοφόρησε στις 27 Σεπτεμβρίου 2022 και περιέχει 24 πυρήνες, εκ των οποίων οι 8 είναι τύπου P (Performance Cores, PCores), ενώ οι υπόλοιποι 16 που είναι οργανωμένοι σε 4 συστοιχίες των 4 πυρήνων, είναι τύπου E (Effective Cores, E-Cores). Η διασύνδεση μεταξύ των πυρήνων πραγματοποιείται με NoC (Network on Chip) τύπου δακτυλίου.

Οι πυρήνες τύπου P αποτελούν τους πιο ισχυρούς πυρήνες, αναλώνουν μεγαλύτερη ποσότητα ενέργειας, λειτουργούν σε υψηλότερη ταχύτητα ρολογιού και αναλαμβάνουν να εκτελέσουν τις πιο απαιτητικές εφαρμογές. Υποστηρίζουν τεχνολογία hyper-threading και κατά συνέπεια είναι ισοδύναμοι με δύο λογικούς επεξεργαστές (hardware threads), οδηγώντας σε ένα συνολικό πλήθος 32 λογικών επεξεργαστών ($8 \times 2 + 16 = 32$).

Ο καθένας από τους 8 πυρήνες τύπου P διαθέτει 80 KBytes κρυφής μνήμης L1, 2 Mbytes κρυφής μνήμης L2 και 3 Mbytes κρυφής μνήμης L3 ενώ η καθεμία από τις τέσσερις συστοιχίες επεξεργαστών τύπου E διαθέτει 384 Kbytes κρυφής μνήμης L1, 4 Mbytes κρυφής μνήμης L2, και 3 Mbytes κρυφής μνήμης L3.

Η ταχύτητα του ρολογιού είναι 3 GHz αν και μπορεί να φτάσει και τα 5.8 GHz.

Οι διαστάσεις του ολοκληρωμένου κυκλώματος είναι 23.8 mm x 10.8 mm οδηγώντας σε εμβαδόν επιφάνειας 257 mm².

Οι διαστάσεις των transistors είναι της τάξεως των 10 nm οδηγώντας σε ένα συνολικό πλήθος transistor τουλάχιστον ίσο με 25.9 δισεκατομμύρια transistors.

Η θερμική ισχύς σχεδιασμού είναι ίση με 125 W ενώ η ισχύς βάσης του επεξεργαστή είναι ίση με 241 W



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ο πολυεπεξεργαστής Intel Core™ i9-13900K

Ο επεξεργαστής μπορεί να χρησιμοποιηθεί με μονάδες μνήμης τύπου **DDR4** που λειτουργούν στα **3200 MT/s** ή τύπου **DDR5** που λειτουργούν στα **5600 MT/s**, οι οποίες αμφότερες χρησιμοποιούν **διασύνδεση διπλού καναλιού**.

Η επικοινωνία του πολυεπεξεργαστή με άλλα συστήματα της πλακέτας πραγματοποιείται με σύνδεση **PCI Express Gen5**.


Το κόστος αγοράς του τον Οκτώβριο του 2024 κυμαίνεται από **550** έως **700** €.



Η αρχιτεκτονική **Raptor Lake** του πολυεπεξεργαστή **Intel Core™ i9-13900K**

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η αρχιτεκτονική
Golden Cove
των πυρήνων
τύπου P




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η αρχιτεκτονική **Gracemont**
των πυρήνων τύπου E

Gracemont

Diagram By Clamchowder



Εισαγωγή στην Παράλληλη Επεξεργασία
Αθανάσιος Ι. Μάργαρης, ISBN 978-618-221-094-9



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές




Η συμφωνία (ή συνοχή) και η συνέπεια της κρυφής μνήμης

Σε έναν **πολυεπεξεργαστή κοινόχρηστης μνήμης** ο κάθε πυρήνας διαθέτει την δική του **ιδιωτική** κρυφή μνήμη (επιπέδου L1 και L2) ενώ επικοινωνεί με τους άλλους επεξεργαστές μέσω της **κοινόχρηστης** μνήμης.

Στην γενική περίπτωση, **για κάθε** μεταβλητή που βρίσκεται στην **κοινόχρηστη** μνήμη του συστήματος, υπάρχει και ένα **ιδιωτικό** αντίγραφο αυτής της μεταβλητής στην **καθεμία** από τις **ιδιωτικές** μνήμες των πυρήνων του επεξεργαστή.

Αυτό αποτελεί ένα **επιθυμητό** χαρακτηριστικό, αφού στην περίπτωση κατά την οποία υπήρχε **ένα και μοναδικό** αντίγραφο της εν λόγω μεταβλητής στην κοινόχρηστη μνήμη, θα ανέκυπταν, συνθήκες **ανταγωνισμού** μεταξύ των πυρήνων.

Βέβαια, παρά το γεγονός πως για μία μεταβλητή διατηρείται **ένα** αντίγραφο στην **κοινόχρηστη** μνήμη και **ένα** αντίγραφο στην **καθεμία** από τις **ιδιωτικές** μνήμες των πυρήνων, ωστόσο, **η μεταβλητή είναι μία και μοναδική** και κατά συνέπεια, αυτά τα αντίγραφα θα πρέπει να έχουν όλα **την ίδια** τιμή, διαφορετικά ανακύπτουν καταστάσεις **ασυνέπειας δεδομένων**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η συμφωνία (ή συνοχή) και η συνέπεια της κρυφής μνήμης

Επομένως θα πρέπει να διαμορφώσουμε το σύστημά μας έτσι ώστε **αν και χρησιμοποιείται** κρυφή μνήμη, ωστόσο αυτό θα λειτουργεί με τον ίδιο τρόπο που θα λειτουργούσε **εάν δεν υπήρχε καθόλου** η κρυφή μνήμη και όλες οι διαδικασίες **ανάγνωσης** και **εγγραφής** εφαρμόζονταν **απευθείας** στις διευθύνσεις της κεντρικής μνήμης.

Τα συστήματα που προσφέρουν αυτή την δυνατότητα ονομάζονται συστήματα **σύμφωνης κρυφής μνήμης** και περιέχουν **πρόσθετο υλικό εξοπλισμό** ο οποίος διασφαλίζει πως η τιμή που επιστρέφεται ως το αποτέλεσμα μιας διαδικασίας **ανάγνωσης μνήμης**, θα πρέπει να είναι η **τελευταία** τιμή που έχει αποθηκευτεί από **οποιονδήποτε** από τους πυρήνες.

Η **συνέπεια** της κρυφής μνήμης, αφορά στον **προσδιορισμό της χρονικής στιγμής** κατά την οποία οι πυρήνες **ενημερώνονται** για την πραγματοποίηση μίας **εγγραφής** αφού αυτή η πληροφορία **δεν προσφέρεται** από την συμφωνία της κρυφής μνήμης.

Κατά συνέπεια, οι ιδιότητες της **συμφωνίας** (ή **συνοχής**) και της **συνέπειας συμπληρώνουν** η μία την άλλη.

Σε ένα σύστημα που χαρακτηρίζεται από **αμφότερες** αυτές τις ιδιότητες

- μια διαδικασία εγγραφής θεωρείται **περατωμένη** μόνο όταν **όλοι οι πυρήνες** ενημερωθούν για την πραγματοποίησή της
- η **σειρά πραγματοποίησης** οποιασδήποτε εγγραφής ως προς οποιαδήποτε άλλη προσπάθεια, **δεν μπορεί** να μεταβληθεί

Η **διασφάλιση** της συνοχής στηρίζεται στην χρήση **πρωτοκόλλων κατασκοπίας** και **πρωτοκόλλων καταλόγου**




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υλοποίηση της συνοχής με πρωτόκολλα κατασκοπίας

Τα **πρωτόκολλα κατασκοπίας** υλοποιούνται σε επίπεδο **υλικού**, χρησιμοποιούνται κυρίως σε **τοπολογίες αρτηρίας** και **για κάθε περιοχή κοινόχρηστης μνήμης**, διατηρούν πληροφορίες σχετικά με την **κατάστασή** της.


Ο κάθε πυρήνας διαθέτει έναν **ελεγκτή** ο οποίος σε **τακτά χρονικά διαστήματα** παρακολουθεί τον δίαυλο επικοινωνίας.

Κάθε φορά που κάποιος πυρήνας **ενημερώνει** την τιμή κάποιας κοινόχρηστης μεταβλητής και **μεταφέρει** την νέα τιμή στην κεντρική μνήμη, αυτό γίνεται **αντιληπτό** από τους ελεγκτές των υπόλοιπων πυρήνων, οι οποίοι χαρακτηρίζουν το **δικό τους** αντίγραφο της κοινόχρηστης μεταβλητής ως **άκυρο**, ή **ενημερώνουν** την τιμή του αντιγράφου τους με την **νέα** τιμή.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υλοποίηση της συνοχής με πρωτόκολλα κατασκοπίας



Το διάγραμμα καταστάσεων που διασφαλίζει την **συνοχή κρυφής μνήμης** με την μέθοδο της **ακύρωσης** εγγραφής. Το κάθε **αντίγραφο** της κάθε κοινόχρηστης μεταβλητής μπορεί να βρεθεί σε **δύο** καταστάσεις, δηλαδή **Έγκυρο** ή **Άκυρο**

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υλοποίηση της συνοχής με πρωτόκολλα κατασκοπίας

Αν και η **ενημέρωση** εγγραφής είναι **πιο κατάλληλη** όταν μετά την εγγραφή οι υπόλοιποι πυρήνες **εξακολουθούν** να χρησιμοποιούν το κοινόχρηστο μπλοκ μνήμης ωστόσο αυτό οδηγεί σε **αχρείαστη** επιβάρυνση, εάν κάτι τέτοιο **δεν** συμβαίνει.

Για τον λόγο αυτό στην πράξη **συνήθως** χρησιμοποιείται η μέθοδος της **ακύρωσης εγγραφής** η οποία πλεονεκτεί έναντι της μεθόδου της **ενημέρωσης εγγραφής** στα εξής σημεία:

- Για **πολλές εγγραφές στην ίδια λέξη**, η **ακύρωση εγγραφής** ακυρώνει τις άλλες κρυφές μνήμες **μόνο μία φορά**, ενώ η **ενημέρωση εγγραφής** προχωρεί **κάθε φορά** σε αυτή την ενημέρωση, οδηγώντας σε **σπατάλη εύρους ζώνης**.
- Όταν αποθηκεύονται **διαφορετικές** λέξεις στο **ίδιο** τμήμα, η ακύρωση εγγραφής ακυρώνει **μία και μοναδική** φορά τα αντίστοιχα τμήματα των άλλων μνημών, ενώ η ενημέρωση εγγραφής, ενημερώνει τις κρυφές μνήμες **για κάθε** λέξη.

Στην **ενημέρωση εγγραφής**, η **υστέρηση** στην ανάγνωση ενός τμήματος της κρυφής μνήμης ενός πυρήνα από κάποιον άλλο, είναι **μικρότερη** σε σχέση με την **ακύρωση εγγραφής**, αφού η μνήμη είναι **πάντοτε** ενημερωμένη με το **σωστό** περιεχόμενο, ενώ στην **ακύρωση εγγραφής** θα πρέπει **πρώτα** να **ενημερωθεί** η κρυφή μνήμη και **μετά** να γίνει **ανάγνωση** από αυτή.

Ωστόσο, η πιο **σημαντική** παράμετρος στη σχεδίαση ενός πολυεπεξεργαστή, είναι το **εύρος ζώνης**, στο οποίο **υπερτερεί** η μέθοδος της **ακύρωσης εγγραφής** και για το λόγο αυτό είναι και αυτή που χρησιμοποιείται **κυρίως** στην πράξη.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υλοποίηση της συνοχής με πρωτόκολλα κατασκοπίας

Οι **αστοχίες** της κρυφής μνήμης, ομαδοποιούνται σε δύο κατηγορίες.

Στις **αστοχίες πραγματικής κοινής χρήσης** ανήκουν οι αστοχίες που εμφανίζονται **είτε** κατά την **πρώτη εγγραφή** μιας **κοινόχρηστης** θέσης από έναν πυρήνα, **είτε** κατά την **ανάγνωση** μιας **τροποποιημένης** θέσης από έναν άλλο πυρήνα.

Στις **αστοχίες ψευδούς κοινής χρήσης** ανήκουν οι αστοχίες εκείνες, στις οποίες ο αλγόριθμος ακύρωσης χρησιμοποιεί **ένα valid bit** για ένα **ολόκληρο** μπλοκ μνήμης.

Αυτές οι αστοχίες εμφανίζονται κατά την **ακύρωση** ενός μπλοκ μνήμης επειδή η λέξη που αποθηκεύεται είναι **διαφορετική** από τη λέξη που διαβάζεται, με τις δύο λέξεις να ανήκουν όμως **στο ίδιο μπλοκ**.

Το πρόβλημα οφείλεται στο γεγονός πως από τη στιγμή που χρησιμοποιείται **ένα και μοναδικό valid bit για ολόκληρο το μπλοκ**, ο πυρήνας που πραγματοποιεί την ανάγνωση θα αναφέρει **αστοχία**, η οποία όμως είναι **ψευδής**, αφού η λέξη την οποία προσπαθεί να διαβάσει, ούσα **διαφορετική** από αυτή που έχει τροποποιηθεί, είναι μία **έγκυρη** λέξη και επομένως, **δεν λαμβάνει χώρα** μεταφορά κάποιας νέας ενημερωμένης τιμής.

Το πρόβλημα αυτό, λοιπόν, **δεν θα υπήρχε**, εάν χρησιμοποιούνταν **ένα valid bit για την κάθε λέξη**, ή εάν το θεωρούμενο **κοινόχρηστο** μπλοκ μνήμης χρησιμοποιούσε **μόνο μία** λέξη.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Το πρωτόκολλο MESI

Σε αυτό το πρωτόκολλο κατασκοπίας ένα μπλοκ μνήμης μπορεί να βρεθεί σε τέσσερις καταστάσεις που είναι οι

- **Τροποποιημένο (Modified):** είναι έγκυρο μόνο στην κρυφή μνήμη αλλά δεν έχει αποθηκευτεί στην κύρια μνήμη.
- **Αποκλειστικό (Exclusive):** βρίσκεται μόνο στην κρυφή μνήμη του πυρήνα και χαρακτηρίζεται από συνέπεια.
- **Κοινόχρηστο (Shared):** είναι έγκυρο και βρίσκεται και στην κρυφή μνήμη τουλάχιστον ενός ακόμη πυρήνα.
- **Άκυρο (Invalid):** η διεύθυνση μνήμης δεν βρίσκεται στην κρυφή μνήμη ή / και τα δεδομένα του δεν είναι χρήσιμα.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Το διάγραμμα καταστάσεων του πρωτοκόλλου MESI


Διάγραμμα Καταστάσεων
του Πρωτοκόλλου MESI

Συμβάντα:

EA = Ευστοχία Ανάγνωσης
AEK = Αστοχία Εγγραφής, Κοινόχρηστο
AEA = Αστοχία Εγγραφής, Αποκλειστικό
EE = Ευστοχία Εγγραφής
AE = Αστοχία Εγγραφής
EAA = Ευστοχία Αναζήτησης στην Ανάγνωση
EAK = Ευστοχία αναζήτησης στην Ακύρωση
LRU = Αντικατάσταση με πολιτική LRU

Συναλλαγές Διαύλου

Εγγραφή = Εγγραφή γραμμής κρυφής
μνήμης πίσω στη κρυφή μνήμη
Ακύρωση = Εκπομπή αιτήματος ακύρωσης
Ανάγνωση = Ανάγνωση γραμμής κρυφής
μνήμης από την κεντρική μνήμη



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ο αντίστοιχος πίνακας καταστάσεων του πρωτοκόλλου MESI

Κατάσταση	Συμβάν	Ενέργεια	Επόμενη κατάσταση
Άκυρο	Αστοχία εγγραφής, κοινόχρηστο (με αντίγραφα στην κρυφή μνήμη)	Ανάγνωση γραμμής από την κρυφή μνήμη	Κοινόχρηστο
	Αστοχία εγγραφής, αποκλειστικό (χωρίς αντίγραφα στην κρυφή μνήμη)	Ανάγνωση γραμμής από την κρυφή μνήμη	Αποκλειστικό
	Αστοχία εγγραφής	• Εκπομπή ακύρωσης • Ανάγνωση γραμμής • Τροποποίηση γραμμής	Τροποποιημένο
Κοινό-χρηστο	Ευστοχία ανάγνωσης		Κοινόχρηστο
	Ευστοχία εγγραφής	Εκπομπή ακύρωσης	Τροποποιημένο
	Ευστοχία αναζήτησης στην ανάγνωση		Κοινόχρηστο
	Ευστοχία αναζήτησης στην ακύρωση	Ακύρωση γραμμής	Άκυρο
Αποκλει-στικό	Ευστοχία ανάγνωσης		Αποκλειστικό
	Ευστοχία εγγραφής		Τροποποιημένο
	Ευστοχία αναζήτησης στην ανάγνωση		Κοινόχρηστο
	Ευστοχία αναζήτησης στην ακύρωση	Ακύρωση γραμμής	Άκυρο
Τροπο-ποιημένο	Ευστοχία ανάγνωσης		Τροποποιημένο
	Ευστοχία εγγραφής		Τροποποιημένο
	Ευστοχία αναζήτησης στην ακύρωση	Εγγραφή γραμμής πίσω στην μνήμη	Κοινόχρηστο
	Ευστοχία αναζήτησης στην ακύρωση	Εγγραφή γραμμής πίσω στην μνήμη	Άκυρο
	Αντικατάσταση LRU	Εγγραφή γραμμής πίσω στην μνήμη	Άκυρο

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τα πρωτόκολλα MSI και MOESI

Στο **πρωτόκολλο MSI** απουσιάζει η κατάσταση **Exclusive** και το πρωτόκολλο λειτουργεί με τον τρόπο που περιγράφεται από το **διάγραμμα** και τον **πίνακα** καταστάσεων εάν **απομακρύνουμε** αυτή την **κατάσταση** και τις εμπλεκόμενες **μεταβάσεις**.

Το **πλεονέκτημα** της προσθήκης αυτής της κατάστασης, που τελικά οδήγησε και στη δημιουργία του **πρωτοκόλλου MESI**, είναι πως μία **χρονικά επακόλουθη εγγραφή** σε ένα τμήμα μνήμης που έχει χαρακτηριστεί ως **Exclusive**, από τον **ίδιο** πυρήνα, **δεν χρειάζεται** να αποκτήσει **πρόσβαση** στο δίαυλο, **ούτε** να καταφύγει σε διαδικασίες **ακύρωσης**, αφού το μπλοκ είναι **γνωστό** πως βρίσκεται **αποκλειστικά** σε αυτή τη μνήμη.

Το μόνο που απαιτείται, είναι μία **μετάβαση** του μπλοκ στην **τροποποιημένη** κατάσταση (**Modified**).

Στο πρωτόκολλο **MOESI** έχει προστεθεί μία **επιπλέον** κατάσταση, η κατάσταση **Shared Modified (O)**.

Το **πλεονέκτημα** αυτού του πρωτοκόλλου, είναι πως οι κρυφές μνήμες που βρίσκονται σε αυτή τη νέα κατάσταση, προχωρούν σε **αμοιβαία ενημέρωση των περιεχομένων τους με τα νέα δεδομένα**, χωρίς όμως να πραγματοποιούν **καμία εγγραφή** των δεδομένων στη μνήμη.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Πρωτόκολλα βασισμένα σε καταλόγους

Τα **πρωτόκολλα κατασκοπείας** είναι ιδιαίτερα **αποτελεσματικά** στα συστήματα UMA, όχι όμως και στα συστήματα **CC-NUMA**, λόγω των έντονων συνθηκών **κυκλοφοριακής συμφόρησης** και **ανταγωνισμού** ανάμεσα στους πυρήνες.

Σε αυτά τα συστήματα η **συμφωνία κρυφής μνήμης**, στηρίζεται στην χρήση ενός **καταλόγου** με πληροφορίες για την **κοινοχρησία των διευθύνσεων μνήμης**, για τις οποίες υφίσταται το ενδεχόμενο **αντιγραφής** τους στην κρυφή μνήμη.

Αυτός ο κατάλογος, αποτελεί μία **βάση δεδομένων** που ενημερώνεται **συνεχώς** και περιλαμβάνει για το κάθε μπλοκ μνήμης πληροφορίες, όπως είναι ο **κατάλογος των κρυφών μνημών** που περιέχουν αντίγραφό του, καθώς και η **κατάστασή** του.

Εάν οι πολυεπεξεργαστές περιέχουν **λίγους πυρήνες**, ενώ το μέγεθος των μπλοκ διαθέτει μία **εύλογη** τιμή, ο όγκος των πληροφοριών που διατηρούνται οδηγεί σε μία **επιβάρυνση** που γίνεται **εύκολα ανεκτή**, ενώ διαφορετικά καταφεύγουμε στην χρήση μεθόδων που διασφαλίζουν πως η δομή του καταλόγου θα υφίσταται **κλιμάκωση** με **αποδοτικό** τρόπο.

Προκειμένου να **αυξήσουμε** το **εύρος ζώνης** μπορούμε να προχωρήσουμε στην **στατική κατανομή** αυτού του καταλόγου στους **κόμβους** του συστήματος, αναθέτοντας **ένα τμήμα του καταλόγου στον κάθε κόμβο** και με τον εντοπισμό των απαιτούμενων πληροφοριών να πραγματοποιείται σχετικά εύκολα.

Η απαίτηση για την **ταχύτατη πραγματοποίηση** αυτών των διαδικασιών, επιβάλλει την υλοποίηση αυτού του καταλόγου ως ένα **κύκλωμα συσχετιστικής κρυφής μνήμης** ή τουλάχιστον **ως μνήμης τύπου SRAM**





Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Πρωτόκολλα βασισμένα σε καταλόγους

Στα πρωτόκολλα του **κατανεμημένου** καταλόγου,

- ο κόμβος που έχει **υποβάλει το αίτημα της πρόσβασης μνήμης** χαρακτηρίζεται ως **τοπικός** κόμβος
- ο κόμβος που **περιέχει** την θεωρούμενη θέση μνήμης και την **καταχώρηση καταλόγου** είναι γνωστός ως **κόμβος υποδοχής**
- ο κόμβος που περιέχει **ένα αντίγραφο ενός μπλοκ της κρυφής μνήμης** είναι γνωστός ως **απομακρυσμένος** κόμβος


Τα **μηνύματα** που διακινούνται στα πλαίσια της λειτουργίας του πρωτοκόλλου, λαμβάνονται και αντιμετωπίζονται αναλόγως, με **την ίδια σειρά** με την οποία έχουν αποσταλεί, παραδοχή, που ωστόσο, **δεν ισχύει** σε όλες τις περιπτώσεις.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Πρωτόκολλα βασισμένα σε καταλόγους – οι καταστάσεις ενός μπλοκ μνήμης

- **Κοινόχρηστο (Shared):** το μπλοκ βρίσκεται στην **κρυφή** μνήμη **ενός ή περισσότερων** κόμβων ενώ η τιμή στη **μνήμη**, καθώς και στις **κρυφές μνήμες** των κόμβων που το περιέχουν είναι **ενημερωμένη**
- **Απόν (Uncached):** κανένας κόμβος **δεν** διαθέτει στην κρυφή του μνήμη **αντίγραφο** αυτού του μπλοκ
- **Αποκλειστικό (Exclusive) ή Τροποποιημένο (Modified):** υπάρχει **ένας και μοναδικός κόμβος** ο οποίος νοείται ως ο **κάτοχος** αυτού του μπλοκ, που διαθέτει **αντίγραφο του μπλοκ** της κρυφής μνήμης και έχει **τροποποιήσει** αυτό το μπλοκ.



Για ένα μεμονωμένο μπλοκ κρυφής μνήμης

Για έναν κατάλογο

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η συνέπεια της κρυφής μνήμης

Εάν λάβει χώρα **ενημέρωση** μιας τιμής από έναν πυρήνα, **πότε** αυτή η ενημέρωση θα γίνει **αντιληπτή** από τους υπόλοιπους;

Με ποιον τρόπο ένας πυρήνας **αντιλαμβάνεται** τις εγγραφές των **κοινοχρήστων** μεταβλητών από έναν άλλο πυρήνα;

Στα **συστήματα NUMA**, ο χρόνος προσπέλασης **εξαρτάται από την απόσταση** του πυρήνα από τη μνήμη που προσπελαύνει.

Εάν ο **πυρήνας A** αποθηκεύσει στη θέση **X** την τιμή **1** και στη συνέχεια ο **πυρήνας B** αποθηκεύσει στην ίδια θέση την τιμή **2**, ένας τρίτος πυρήνας **C** μπορεί να διαβάσει **είτε** την **τιμή 1** **είτε** την **τιμή 2**, **είτε** την τιμή που υπήρχε εκεί **πριν από αυτές** εάν βρίσκεται **πολύ πιο κοντά** στην μνήμη από την οποία διαβάζει **από ό,τι** οι πυρήνες A και B.

Μοντέλο αυστηρής συνέπειας: η κάθε διαδικασία ανάγνωσης από την οποιαδήποτε θέση μνήμης **θα πρέπει να επιστρέφει πάντοτε την τελευταία τιμή** που έχει αποθηκευτεί σε αυτή τη θέση. **Ιδανικό** μοντέλο που **δεν** έχει υλοποιηθεί ποτέ, αφού χαρακτηρίζεται από πολύ μεγάλο **κόστος** και **βαθμό δυσκολίας**.

Μοντέλο ακολουθιακής συνέπειας: το αποτέλεσμα της οποιασδήποτε εκτέλεσης **θα πρέπει να είναι το ίδιο** με εκείνο που θα προέκυπτε, εάν οι προσπελάσεις της **μνήμης** από τον κάθε πυρήνα, πραγματοποιούνται **με τη σειρά, η μία μετά την άλλη**, ενώ οι προσπελάσεις μεταξύ **διαφορετικών** πυρήνων, πραγματοποιούνται **με οποιαδήποτε σειρά**.

Αυτό απαιτεί από τον κάθε πυρήνα, **την καθυστέρηση της ολοκλήρωσης** οποιασδήποτε προσπέλασης μνήμης, μέχρι να ικανοποιηθούν **όλα τα αιτήματα ακύρωσης** που προκαλούνται από την **συγκεκριμένη** προσπέλαση.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η συνέπεια της κρυφής μνήμης

Από τις **τρεις ακολουθίες** διαδικασιών **ανάγνωσης / εγγραφής** (α), (β) και (γ), **μόνο** η ακολουθία (α) **συνάδει** με το χαρακτηριστικό της **ακολουθιακής συνέπειας** και θα επιτραπεί να εκτελεστεί από το ομώνυμο πρωτόκολλο.

ακολουθία (α)			ακολουθία (β)			ακολουθία (γ)		
A	Write	1	A	Write	1	B	Write	2
B	Write	2	C	Read	1	D	Read	2
C	Read	2	B	Write	2	A	Write	1
C	Read	2	D	Read	2	C	Read	1
D	Read	2	C	Read	2	D	Read	1
D	Read	2	D	Read	2	C	Read	1

Χαλαρά μοντέλα συνέπειας: οι διαδικασίες ανάγνωσης και εγγραφής μπορούν να ολοκληρώνονται με **διαφορετική σειρά** σε σχέση με αυτή με την οποία είχαν ξεκινήσει, αλλά με τέτοιο τρόπο ώστε το πρόγραμμα να συμπεριφέρεται **με τον τρόπο που θα το έκανε**, εάν ο επεξεργαστής χρησιμοποιούσε την πιο περιοριστική **ακολουθιακή συνέπεια**.

Μοντέλο της **ολικής διάταξης** ή **μοντέλο συνέπειας επεξεργαστή:** η χαλάρωση αφορά μόνο στη διάταξη $W \rightarrow R$

Μοντέλο της **μερικής διάταξης αποθήκευσης:** η χαλάρωση αφορά στις διατάξεις $W \rightarrow R$ και $W \rightarrow W$.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Παραλληλία επιπέδου νήματος – πολυνημάτωση υλικού

Η υλοποίηση του **παραλληλισμού** στηρίζεται στην χρήση **νημάτων** που περιγράφονται από **λιγότερες και πιο απλές δομές** δεδομένων σε σχέση με τις διεργασίες και **διαμοιράζονται** τον χώρο διευθύνσεων της διεργασίας που τα περιέχει.

Αποτελεί **ιδανικό μοντέλο** για χρήση σε **πολυεπεξεργαστές** με τον κάθε πυρήνα να εκτελεί μία ομάδα νημάτων και την εκτέλεση των νημάτων που σχετίζονται με **διαφορετικούς** πυρήνες να πραγματοποιείται υπό συνθήκες **ταυτοχρονισμού** κάτι που ισχύει και για πυρήνες που υποστηρίζουν την **τεχνολογία hyper-threading**.

Η ταχύτητα εναλλαγής των **νημάτων** είναι **πολύ μεγαλύτερη** σε σχέση με την ταχύτητα εναλλαγής **διεργασιών**, αφού μπορεί να γίνει σχεδόν **ακαριαία**, ενώ αντίθετα η **μεταγωγή περιβάλλοντος** για τις διεργασίες, διαρκεί **περισσότερο** χρόνο.

Ωστόσο, προκειμένου να είναι δυνατή η **κοινή χρήση** των λειτουργικών μονάδων του πυρήνα από τα διαθέσιμα νήματα, θα πρέπει να δημιουργηθεί ένα **ξεχωριστό αντίγραφο** για την κατάσταση του κάθε νήματος.

Η κεντρική μνήμη, **διαμοιράζεται** στα διαθέσιμα νήματα, μέσω του μηχανισμού **της εικονικής μνήμης**.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Παράλληλα επιπέδου νήματος – πολυνημάτωση υλικού

Η υλοποίηση της πολυνημάτωσης μπορεί να υλοποιηθεί με **τρεις** διαφορετικούς τρόπους:

- **Λεπτομερής πολυνημάτωση** που χαρακτηρίζεται από την **εναλλαγή** των νημάτων σε **κάθε** κύκλο του ρολογιού
- **Χονδροειδής πολυνημάτωση** που συνίσταται στην **εναλλαγή** των νημάτων **μόνο** όταν εκδηλώνονται καθυστερήσεις
- **Ταυτόχρονη πολυνημάτωση** που στηρίζεται στην **παράλληλα επιπέδου νήματος**



Λεπτομερής πολυνημάτωση



Χονδροειδής πολυνημάτωση



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Παραλληλία επιπέδου νήματος – πολυνημάτωση υλικού

Η βασική διαφορά ανάμεσα στην **λεπτομερή** και στην **χονδροειδή** πολυνημάτωση, είναι πως στην **λεπτομερή** πολυνημάτωση τα νήματα **εκτελούν εκ περιτροπής** τις εντολές που τους έχουν ανατεθεί, ενώ στην **χονδροειδή** πολυνημάτωση το κάθε νήμα εκτελεί **τις δικές του εντολές** μέχρι να εμφανιστεί κάποια **καθυστέρηση**, οπότε **σταματά** και εκτελείται **κάποιο άλλο** νήμα.

Στην **λεπτομερή** πολυνημάτωση η **πεπλεγμένη** εκτέλεση των εντολών πραγματοποιείται **εκ περιτροπής** και με **προσωρινή** παράκαμψη των νημάτων που τη χρονική στιγμή που λαμβάνουν την προσοχή του επεξεργαστή παρουσιάζουν **καθυστέρηση**.

Αυτό οδηγεί στην **απόκρυψη** των **απωλειών της διεκπεραιωτικής ικανότητας**, αφού όταν ένα νήμα **καθυστερεί** αυτή η καθυστέρηση **δεν γίνεται** αντιληπτή, αφού κατά τη διάρκεια της εκτελούνται εντολές που σχετίζονται **με άλλα** νήματα.

Το μειονέκτημα της, είναι η ενδεχόμενη **καθυστέρηση** της εκτέλεσης ενός νήματος, παρά το γεγονός πως αυτό είναι **έτοιμο** για εκτέλεση, επειδή εκείνη τη χρονική στιγμή εκτελούνται εντολές **άλλων νημάτων**.

Η **χονδροειδής** πολυνημάτωση, **δεν μπορεί** να χειριστεί με αποτελεσματικό τρόπο τις **απώλειες της διεκπεραιωτικής ικανότητας** που σχετίζονται με μικρές καθυστερήσεις, λόγω του **μεγάλου κόστους εκκίνησης** της διοχέτευσης.

Για το λόγο αυτό, στην πράξη χρησιμοποιείται η **ταυτόχρονη πολυνημάτωση** που επιτρέπει την **ταυτόχρονη εκτέλεση** πολλών εντολών από **διαφορετικά** νήματα και **χωρίς** να λαμβάνονται υπόψη οι πάσης φύσεως **εξαρτήσεις** που υφίστανται ανάμεσά τους, αφού αυτές μπορούν να **επιλυθούν** από τον επεξεργαστή, καταφεύγοντας σε τεχνικές **δυναμικής δρομολόγησης**.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η επικοινωνία δεδομένων στα δίκτυα πολυεπεξεργαστών

Η επικοινωνία των πυρήνων σε έναν πολυπύρρηνο επεξεργαστή χαρακτηρίζεται από όλες τις αρχές των γνωστών μας δικτύων υπολογιστών με τη διαφορά πως επειδή όλη αυτή η υποδομή είναι ενσωματωμένη σε ένα ολοκληρωμένο κύκλωμα, περιγράφεται από το όνομα δίκτυο σε τσιπ (Network-on-Chip, NoC ή On-Chip Network, OCN).

Ειδικότερα, οι ραγδαίες τεχνολογικές εξελίξεις των τελευταίων ετών έχουν οδηγήσει στην ενσωμάτωση σε ένα απλό κύκλωμα μεγέθους ενός νομίσματος, ενός συνόλου ετερογενών στοιχείων που πραγματοποιούν πάσης φύσεως λειτουργίες.

Αυτά τα στοιχεία περιλαμβάνουν συσκευές αποθήκευσης, μνήμες RAM και ROM, ΚΜΕ, θύρες I/O, χρονομετρητές, διαύλους UARTs, GPUs, διεπαφές σειριακής επικοινωνίας, μονάδες κινητής υποδιαστολής, διατάξεις ψηφιακής επεξεργασίας σήματος, κ.λπ., με την διάταξη που προκύπτει να είναι γνωστή ως σύστημα σε τσιπ (System-on-Chip, SoC).



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η επικοινωνία δεδομένων στα δίκτυα πολυεπεξεργαστών

Το κόστος της υποκείμενης δικτυακής υποδομής εξαρτάται μεταξύ άλλων από

- το πλήθος των **στοιχείων μεταγωγής** και των **συνδέσεων** που υποστηρίζονται από αυτά
- το πλήθος των **bits ανά σύνδεση**
- το **μήκος των συνδέσεων**, δηλαδή την **απόσταση** μεταξύ των πυρήνων που επικοινωνούν

Στοιχεία που επηρεάζουν την απόδοση είναι

- ο **λανθάνων χρόνος** για την αποστολή και την λήψη ενός μηνύματος υπό συνθήκες **απουσίας συμφόρησης**
- η **διεκπεραιωτική ικανότητα**, δηλαδή το **μέγιστο πλήθος μηνυμάτων** που μπορούν να μεταδοθούν σε δεδομένη στιγμή
- η **καθυστέρηση** που οφείλεται στις **συνθήκες ανταγωνισμού** η οποία είναι ιδιαίτερα **έντονη** σε τοπολογίας **αρτηρίας**
- ο **τύπος** της επικοινωνίας.

Οι τοπολογίες που χρησιμοποιούνται μπορεί να είναι τόσο **στατικές** όσο και **δυναμικές**, με κριτήριο το εάν περιέχουν **μόνο** τους **υπολογιστικούς κόμβους / πυρήνες** ή και πρόσθετα **στοιχεία μεταγωγής**

Ο **παραδοσιακός** τρόπος διασύνδεσης των στοιχείων στην επιφάνεια ενός chip, στηρίζεται στη χρήση **κοινόχρηστης αρτηρίας**, αν και αυτή είναι κατάλληλη **μόνο** όταν το πλήθος των στοιχείων που επικοινωνούν είναι **σχετικά μικρό**.


Βελτιώσεις περιλαμβάνουν την χρήση **πολλών αρτηριών** ή **διαπλεγματικών μεταγωγέων**.

Τα NoC αποτελούν **δίκτυα μεταγωγής πακέτων** βασισμένα σε **δρομολογητές** που προσφέρουν **σύγχρονη** και **ασύγχρονη** επικοινωνία με **μεγαλύτερο** εύρος ζώνης, **μικρότερους** χρόνους υστέρησης και **καλύτερη** κλιμάκωση.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η επικοινωνία δεδομένων στα δίκτυα πολυεπεξεργαστών



Οι χρόνοι που εμπλέκονται στη **μετάδοση** ενός πακέτου δεδομένων


Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τοπολογίες αρτηρίας

Χαρακτηρίζονται από την ύπαρξη ενός **κοινόχρηστου μέσου μετάδοσης**, στο οποίο συνδέονται **όλες** οι διατάξεις που απαιτείται να επικοινωνήσουν μεταξύ τους, με το πιο γνωστό πρότυπο για δίκτυα **LAN** να είναι το **Ethernet**, που στηρίζεται στο πρωτόκολλο **ανίχνευσης** συγκρούσεων **CSMA / CD** (Carrier Sense Multiple Access with Collision Detection).

Παράδειγμα τοπολογίας αρτηρίας για **συστήματα SoC** απεικονίζεται στη συνέχεια.

Οι διεπαφές **master / slave** της διασύνδεσης **Wishbone** της Silicore



Advanced Microcontroller Bus Architecture

Υψηλό εύρος ζώνης: πρωτόκολλο **ASB** (Advanced System Bus, ASB)
πρωτόκολλο **AHB** (Advanced High Performance Bus)

Χαμηλό εύρος ζώνης: πρωτόκολλο **APB** (Advanced Peripheral Bus)




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τοπολογίες αρτηρίας

Το πρωτόκολλο **OCF (Open Core Protocol)** που δημιουργήθηκε για να διευθετήσει ζητήματα **σχεδίασης** και **ελέγχου**, ορίζει ένα σύστημα **καθοδηγούμενο από ρολόι** που προσφέρει μεταφορά δεδομένων απλής κατεύθυνσης.

Χρησιμοποιείται σε διατάξεις **FPGA (Field Programmable Gate Array)**, που αποτελούν **προγραμματιζόμενα** ολοκληρωμένα κυκλώματα γενικής χρήσεως που αποτελούνται από μονάδες όπως είναι **απαριθμητές**, **καταχωρητές μνήμης**, κ.λπ.

Η αρχιτεκτονική **CoreConnect** σχεδιάστηκε για χρήση της σε **συστήματα SoC** και προσφέρει τρεις αρτηρίες επικοινωνίας, τις On-Chip Peripheral Bus (**OPB**), Processor Local Bus (**PLB**) και Device Control Register Bus (**DCRB**).



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δίκτυα διασύνδεσης πολλαπλών βαθμίδων

Σε αντίθεση με τις **τοπολογίες αρτηρίας** στις οποίες **ολόκληρο** το μέσο μετάδοσης καθίσταται **εξ αρχής** διαθέσιμο σε όλους τους κόμβους του δικτύου, στα **δίκτυα μεταγωγής** το μέσο μετάδοσης αποτελείται από τμήματα **ξένα μεταξύ τους**, τα οποία χρησιμοποιούνται **εναλλακτικά**, πότε το ένα και πότε το άλλο, ανάλογα με την **θέση** του **αποστολέα** και του **παραλήπτη**. Αυτή η διαδικασία για **μεταγωγείς** με διαστάσεις **2 x 2** και **4 x 4** παρουσιάζεται στη συνέχεια.



Το A συνδέεται στο 0




Το A συνδέεται στο 1



Το B συνδέεται στο 0



Το B συνδέεται στο 1




Στη γενική περίπτωση, ένα **στοιχείο μεταγωγής** διαθέτει **N** εισόδους και **N** εξόδους και χαρακτηρίζεται ως **μεταγωγέας N x N**.

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δίκτυα διασύνδεσης πολλαπλών βαθμίδων

Εάν το πλήθος των στοιχείων προς επικοινωνία είναι **μικρότερο** από το πλήθος N των εισόδων και των εξόδων του στοιχείου μεταγωγής, το **μόνο** που χρειαζόμαστε είναι ένα **απλό στοιχείο μεταγωγής**, στις **θύρες** του οποίου θα συνδέσουμε με τον **κατάλληλο** τρόπο αυτά τα στοιχεία.

Σε έναν **διαπλεγματοειδή μεταγωγέα**, η διακίνηση της πληροφορίας πραγματοποιείται **σε ένα και μόνο βήμα**. Ωστόσο, το **μεγάλο** πλήθος των **εσωτερικών μεταγωγέων** που είναι ίσο με N^2 , προσδίδει σε αυτή την αρχιτεκτονική ένα **πολύ υψηλό κόστος**, το οποίο σε συνδυασμό με την **αυξημένη πολυπλοκότητα** που σχετίζεται με τις **μεγάλες** τιμές του N , καθιστά αυτή την λύση **πρακτικά ανεφάρμοστη**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Δίκτυα διασύνδεσης πολλαπλών βαθμίδων

Για τον λόγο αυτό καταφεύγουμε στην **διαμέριση** του διαπλεγματικού μεταγωγέα, σε ένα **πλήθος βαθμίδων** οι οποίες αποτελούνται από **μικρότερους μεταγωγείς** και συλλογικά σχηματίζουν ένα **δίκτυο διασύνδεσης πολλαπλών βαθμίδων**.

Αυτές οι βαθμίδες, αν και περιέχουν **λιγότερα** στοιχεία μεταγωγής, ωστόσο αυτά είναι **διαμορφωμένα** με τέτοιο τρόπο ώστε να σχηματίζεται **πάντοτε** μία διαδρομή που να συνδέει τον οποιοδήποτε κόμβο **εισόδου** με τον οποιοδήποτε κόμβο **εξόδου**.





Βέβαια, το τίμημα που πληρώνουμε, είναι **μεγαλύτερη χρονική υστέρηση μετάδοσης** και **μεγαλύτερη πιθανότητα σύγκρουσης**.

Στο **δίκτυο omega**, κατά την αποστολή ενός πακέτου από έναν αποστολέα προς έναν παραλήπτη, προστίθεται σε αυτό μία **ετικέτα**, τα bits της οποίας διαβάζονται **από αριστερά προς τα δεξιά** από τους μεταγωγείς της κάθε βαθμίδας. Εάν η τιμή του bit είναι **0**, το πακέτο αποστέλλεται στον μεταγωγέα που συνδέεται στην **άνω θύρα**, ενώ εάν είναι **1**, το πακέτο αποστέλλεται στον μεταγωγέα που συνδέεται στην **κάτω θύρα**.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δίκτυα διασύνδεσης πολλαπλών βαθμίδων



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δίκτυα διασύνδεσης πολλαπλών βαθμίδων



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Δίκτυα αναδιάταξης - ανταλλαγής

Σε αυτά τα δίκτυα, το **κάθε** στοιχείο μεταγωγής, διαθέτει **δύο** **τύπους** συνδέσεων, τις συνδέσεις **αναδιάταξης** και **ανταλλαγής**.

Οι **συνδέσεις ανταλλαγής** επιτρέπουν την σύνδεση στοιχείων μεταγωγής, των οποίων οι **δυαδικές ετικέτες** διαφέρουν στο **λιγότερο σημαντικό bit** (LSB).

Η **κάθε σύνδεση αναδιάταξης**, συνδέει τα στοιχεία μεταγωγής **i** και **j** με την δυαδική τιμή του **j** να προκύπτει από τη **μετατόπιση των bits** της δυαδικής τιμής του **i** κατά μία θέση **αριστερά**.

Το **κάθε** στοιχείο μεταγωγής αυτού, του τύπου χαρακτηρίζεται από δύο **εισερχόμενες** και δύο **εξερχόμενες** συνδέσεις




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δικτυακές τοπολογίες στοιχείων μεταγωγής

Κατασκευάζονται από **στοιχεία μεταγωγής** συνδεδεμένα έτσι ώστε το δίκτυο που θα προκύψει να μπορεί να δημιουργήσει μία **διαδρομή**, μέσω της οποίας θα είναι δυνατή η επικοινωνία **κάθε** αποστολέα με **κάθε** παραλήπτη.

Τα **αιτήματα μεταγωγής** που απαιτούνται για την λειτουργία του συστήματος, **δεν** υποβάλλονται σε έναν **κεντρικό** μεταγωγέα, αλλά **κατανέμονται** σε ένα σύνολο μεταγωγέων, **διασκορπισμένων** σε όλη την έκταση του δικτύου.

Τα στοιχεία μεταγωγής προσφέρουν **πολύ περισσότερες λειτουργίες** από την **απλή μεταβίβαση** πακέτων από τη **θύρα εισόδου** στη **θύρα εξόδου**, όπως είναι η διαχείριση των **προσωρινών περιοχών μνήμης** που περιέχουν τα πακέτα προς μετάδοση όταν αυτά **δεν μπορούν** να δρομολογηθούν **απευθείας** και ο απαιτούμενος σε κάθε περίπτωση **έλεγχος ροής**.




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τοπολογίες δακτυλίου, οκταγώνου και αστέρα


Στην **τοπολογία δακτυλίου**, ο κάθε κόμβος συνδέεται με τους **δύο παρακείμενους** κόμβους. Αν και υποστηρίζεται η **ταυτόχρονη** πραγματοποίηση πολλών επικοινωνιών, ωστόσο, εάν οι κόμβοι **αποστολής** και **παραλαβής** δεν είναι **συνεχόμενοι**, τα πακέτα θα διέλθουν από **ενδιάμεσους** κόμβους, κάτι που οδηγεί σε **μεγαλύτερους** χρόνους μεταφοράς. Η διάμετρός της τοπολογίας **αυξάνεται** με το πλήθος των κόμβων ενώ επίσης είναι ιδιαίτερα **ευαίσθητη** σε σφάλματα.

Στην **τοπολογία οκταγώνου**, εμπλέκονται **οκτώ** κόμβοι και **δώδεκα** σύνδεσμοι, οι οποίοι επιτρέπουν την επικοινωνία **και προς τις δύο** κατευθύνσεις. Ο κάθε κόμβος συνδέεται σε έναν **προηγούμενο** και σε έναν **επόμενο** κόμβο και κατά συνέπεια, η επικοινωνία ανάμεσα σε δύο κόμβους, πραγματοποιείται **σε δύο** βήματα.


Στην τοπολογία **αστέρα**, υπάρχει ένας **κεντρικός κόμβος** στον οποίο συνδέονται **απευθείας** όλοι οι **υπόλοιποι** κόμβοι. Το μειονέκτημα αυτής της τοπολογίας, είναι πως η **κατάρρευση** του κεντρικού κόμβου θα προκαλέσει κατάρρευση **ολοκλήρου του δικτύου** αφού αυτός ο κόμβος αποτελεί το σημείο από το οποίο διέρχονται **όλα** τα διακινούμενα πακέτα δεδομένων.



Δακτύλιος



Οκτάγωνο



Αστέρας



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δεντρικές τοπολογίες

Στην **τοπολογία δυαδικού δέντρου**, το πλήθος των κόμβων **διπλασιάζεται** σε κάθε επίπεδο του δέντρου.

Στην **τοπολογία παχέος δέντρου**, οι αγωγοί επικοινωνίας στα **υψηλότερα** επίπεδα του δέντρου είναι **περισσότεροι** σε σχέση με εκείνους που ανήκουν στα **χαμηλότερα** επίπεδα, έτσι ώστε να εξυπηρετούν **μεγαλύτερες ανάγκες** σε κυκλοφορία.

Η **τοπολογία υπερδέντρου** με βαθμό k και βάθος d , αποτελεί ένα **τρισδιάστατο** αντικείμενο, το οποίο από την **εμπρόσθια** όψη μοιάζει ως ένα δέντρο με k **θυγατρικούς κόμβους** ανά ενδιάμεσο κόμβο, ενώ από την **πλευρική** όψη μοιάζει με ένα **αντεστραμμένο δυαδικό δέντρο** ύψους d .



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Τοπολογίες υπερκύβων, πλέγματος και torus

Οι υπερκύβοι ορίζονται με αναδρομικό τρόπο: ένας κόμβος θεωρείται υπερκύβος διάστασης $d = 0$ ενώ οι υπερκύβοι με διάσταση $d > 0$ κατασκευάζονται δημιουργώντας δύο υπερκύβους διάστασης $d-1$, ενώνοντας τους κόμβους που περιγράφονται από την ίδια ετικέτα και ορίζοντας για κάθε κόμβο του νέου υπερκύβου την κατάλληλη ετικέτα.

Ένας υπερκύβος με διάσταση d , περιέχει $p = 2^d$ κόμβους και ισάριθμο πλήθος στοιχείων μεταγωγής, ενώ το μέγιστο μήκος διαδρομής που διανύει ένα μήνυμα για να μεταφερθεί από κάποιον κόμβο του υπερκύβου σε οποιονδήποτε άλλο κόμβο, είναι ίσο με $\log_2(p)$. Η διάμετρος του υπερκύβου είναι $\log(p)$, ενώ το εύρος διχοτόμησης είναι ίσο με $p/2$.

Το μειονέκτημα των υπερκύβων είναι πως η προσθήκη νέων κόμβων είναι αρκετά δύσκολη, αφού απαιτεί τον διπλασιασμό των υπολογιστικών κόμβων του υπερκύβου και την προσθήκη των απαραίτητων αγωγών επικοινωνίας.

Οι ετικέτες των κόμβων ενός υπερκύβου διάστασης d είναι δυαδικοί αριθμοί μήκους d bits




Η απόσταση Hamming ανάμεσα σε παρακείμενους κόμβους είναι ίση με 1, αποτελεί την ελάχιστη απόσταση μεταξύ κόμβων και ορίζεται ως το μήκος της ελάχιστης διαδρομής που πρέπει να διανύσουμε προκειμένου να μεταβούμε από τον έναν κόμβο του υπερκύβου στον άλλο


Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τοπολογίες υπερκύβων, πλέγματος και torus


Ενδιάμεσες τοπολογίες ανάμεσα στις γραμμικές τοπολογίες δικτύων και στους υπερκύβους, είναι οι τοπολογίες πλέγματος και torus οι οποίες αποτελούν γενίκευση των τοπολογιών αρτηρίας και δακτυλίου σε περισσότερες διαστάσεις.



Πλέγμα



Torus



Αναδιπλωμένο torus


Ένα πλέγμα ορίζεται ως μια d -διάστατη γραμμική τοπολογία ($d > 0$), ενώ ένα torus προκύπτει από ένα πλέγμα εάν ενώσουμε τους κόμβους που βρίσκονται στα όρια της τοπολογίας με αγωγούς επικοινωνίας.

Το κόστος ενός torus είναι πιο μεγάλο από εκείνο ενός δακτυλίου, επειδή οι μεταγωγείς του είναι πιο περίπλοκοι, αφού πρέπει να υποστηρίξουν μεγαλύτερο πλήθος συνδέσεων.

Περιοριζόμενοι στον χώρο των δύο διαστάσεων, οι δύο πιο γνωστοί τύποι τοπολογιών τύπου πλέγματος είναι το πλέγμα των 4-κοντινότητας γειτόνων και το πλέγμα των 8-κοντινότητας γειτόνων

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τοπολογία δισδιάστατου πλέγματος 4 και 8 κοντινότητας γειτόνων




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Υβριδικές τοπολογίες

Συνδυάζοντας μεταξύ τους τις τοπολογίες που παρουσιάστηκαν προηγουμένως, μπορούμε να κατασκευάσουμε **τοπολογίες πάσης μορφής**, ανάλογα με τις απαιτήσεις που υφίστανται σε κάθε περίπτωση, όπως είναι **ιεραρχικές** ή **ασύμμετρες** τοπολογίες οι οποίες επιτρέπουν την **αύξηση** του **εύρους ζώνης** και την **μείωση** της **απόστασης** ανάμεσα στους κόμβους, ενώ κλιμακώνονται με **μη γραμμικό τρόπο** με την **επιφάνεια** του ολοκληρωμένου κυκλώματος και την **κατανάλωση ισχύος**.

Παραδείγματα **υβριδικών τοπολογιών** ακολουθούν στη συνέχεια



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Συγκριτική αξιολόγηση δικτυακών τοπολογιών

Η αξιολόγηση μιας δικτυακής τοπολογίας στηρίζεται στον υπολογισμό των επόμενων παραμέτρων:

- **Μέγεθος δικτύου P :** Το **συνολικό** πλήθος των κόμβων του δικτύου, με τον κάθε κόμβο να αναπαριστά είτε έναν **υπολογιστικό κόμβο** είτε ένα **στοιχείο μεταγωγής**
- **Βαθμός κόμβου d :** Το πλήθος των **συνδέσεων** μέσω των οποίων ένας κόμβος συνδέεται με τους υπόλοιπους κόμβους.
- **Συνδετικότητα c :** Το **ελάχιστο πλήθος** των συνδέσμων επικοινωνίας τους οποίους πρέπει να **απομακρύνουμε** από το δίκτυο προκειμένου αυτό να διαχωρισθεί σε δύο **ξένα μεταξύ τους** τμήματα.
- **Εύρος διχοτόμησης B :** Το **ελάχιστο πλήθος** των συνδέσμων επικοινωνίας τους οποίους πρέπει να απομακρύνουμε από το δίκτυο, προκειμένου αυτό να διαχωρισθεί σε δύο **ίσα μεταξύ τους** τμήματα.
- **Διάμετρος δικτύου D :** Η **μέγιστη συντομότερη διαδρομή** ανάμεσα σε δύο οποιουσδήποτε κόμβους του δικτύου.
- **Πολυπλοκότητα συνδέσμων L ή κόστος C :** Το **συνολικό πλήθος** των συνδέσμων επικοινωνίας που υπάρχουν στο δίκτυο.
- **Εύρος ζώνης W :** Ο ρυθμός μετάδοσης **δεδομένων** δια της χρήσεως της υποκείμενης δικτυακής υποδομής.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Συγκριτική αξιολόγηση δικτυακών τοπολογιών

	Διάμετρος	Συνδετικότητα	Διχοτόμηση	Κόστος
Πλήρες	1	$P-1$	$\frac{P^2}{4}$	$\frac{P(P-1)}{2}$
Αστέρας	2	1	1	$P-1$
Δακτύλιος	$\frac{P}{2}$	2	2	P
2D Mesh	$2(\sqrt{P}-1)$	2	$\sqrt{P}$	$2(P-\sqrt{P})$
Υπερκύβος	$\log(P)$	$\log(P)$	$\frac{P}{2}$	$\frac{P \log(P)}{2}$

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μετρικές απόδοσης δικτυακών τοπολογιών

Προκειμένου να **αξιολογήσουμε** την απόδοση των παραπάνω δικτυακών τοπολογιών, μπορούμε να προχωρήσουμε στην αποτίμηση ενός συνόλου **μετρικών απόδοσης**, ορισμένες από τις οποίες παρουσιάζονται στη συνέχεια.

Μέγιστη καθυστέρηση από άκρο σε άκρο Εάν δύο κόμβοι απέχουν μεταξύ τους τη **μεγαλύτερη δυνατή** απόσταση πάνω στο ολοκληρωμένο κύκλωμα και **δεν λαμβάνουν** χώρα άλλες διαδικασίες μετάδοσης δεδομένων, η **μέγιστη χρονική υστέρηση** αποστολής πακέτου υπό συνθήκες **μηδενικού** φόρτου ορίζεται ως

$$T_z = T_D + t_c + \frac{L_p}{B_c}$$

όπου $T_D = T_R + T_A + T_S = \Gamma T_r + \Gamma T_a + \Gamma T_s = \Gamma (T_r + T_a + T_s)$ είναι η **συνολική υστέρηση** που οφείλεται στην **δρομολόγηση**, στη **διαιτησία** και στη **μεταγωγή**, T_r , T_a και T_s είναι η **αντίστοιχη χρονική διάρκεια** των εν λόγω μηχανισμών για τον κάθε μεταγωγέα, Γ είναι ο **μέσος αριθμός των στοιχείων μεταγωγής** από τους οποίους διέρχεται το πακέτο κατά την πορεία του προς τον παραλήπτη, t_c είναι η **καθυστέρηση μετάδοσης** που εισάγεται από το κανάλι επικοινωνίας, L_p είναι το **μέγεθος** του πακέτου σε bits και B_c είναι το **εύρος ζώνης** του μέσου μετάδοσης.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μετρικές απόδοσης δικτυακών τοπολογιών

Απολεσθέντα πακέτα και πιθανότητα απόρριψης. Κατά την κυκλοφορία ενός πακέτου στο δίκτυο, αυτό μπορεί να **απορριφθεί** εξαιτίας πολλών παραγόντων, όπως είναι η **υπερφόρτωση** του δικτύου και η εμφάνιση πάσης φύσεως **σφαλμάτων**.

Εάν P_g είναι τα πακέτα που **δημιουργήθηκαν** από την πηγή και P_r τα πακέτα που **παραλήφθηκαν** στον προορισμό, τότε η **απώλεια πακέτων** ορίζεται ως η διαφορά

$$P_\ell = \sum P_g - \sum P_r$$

ενώ η **πιθανότητα απόρριψης** είναι ο λόγος του πλήθους των πακέτων που **απορρίφθηκαν** προς το **συνολικό** πλήθος τους **Διεκπεραιωτική ικανότητα**. Ορίζεται ως ο **ρυθμός των πακέτων** που διανέμονται με επιτυχία στους κόμβους παραλήπτες

$$\chi = \frac{1}{\tau\zeta} \sum_{i=1}^S P_i$$

όπου ζ είναι το **πλήθος των δρομολογητών**, τ είναι ο **συνολικός χρόνος της επικοινωνίας**, P_i είναι το **πλήθος των μονάδων ελέγχου ροής** που περιέχει η πληροφορία υπ' αριθμόν i κατά τη διάρκεια του χρόνου τ και S είναι το **πλήθος των πληροφοριών** που **αποστέλλονται** ή **παραλαμβάνονται** κατά τη διάρκεια του χρόνου τ .



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δρομολόγηση, διαιτησία και μεταγωγή

Δρομολόγηση: προσπαθεί να προσδιορίσει τις **πιθανές έγκυρες διαδρομές** μέσα στο δίκτυο τις οποίες θα πρέπει να **ακολουθήσει** ένα πακέτο για να διακινηθεί από τον **αποστολέα** στον **παραλήπτη**.

Διαιτησία: πραγματεύεται την **επίλυση διενέξεων** που ανακύπτουν όταν περισσότερα από δύο πακέτα ζητούν **ταυτόχρονα** πρόσβαση **στους ίδιους πόρους**, οπότε θα πρέπει να επιλεγεί σε ποιο από αυτά αυτοί θα ανατεθούν

Μεταγωγή: σχετίζεται με τον μηχανισμό μέσω του οποίου η διαδρομή που έχει **επιλεγεί** από την διαδικασία της **δρομολόγησης**, θα διατεθεί στο **πακέτο** που έχει **επιλεγεί** από την διαδικασία της **διαιτησίας**.

Στην περίπτωση των **δικτύων NoC** σχεδόν πάντοτε χρησιμοποιείται η **στατική δρομολόγηση**, στην οποία ο **προσδιορισμός** της διαδρομής πραγματοποιείται **πριν** από την έναρξη της μετάδοσης.

Η υλοποίησή της στηρίζεται στην χρήση **πινάκων δρομολόγησης** ενώ υλοποιείται μέσω αρκετών αλγορίθμων όπως είναι

- ο **τυχαίος βηματισμός**
- η **κατευθυνόμενη** και η **πιθανοτική πλημμύρα** πακέτων
- η **ντετερμινιστική** δρομολόγηση
- η **δρομολόγηση** ετικέτας
- η **δρομολόγηση** XY



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δρομολόγηση, διαιτησία και μεταγωγή

Οι **αλγόριθμοι διαιτησίας** σχετίζονται με την **διαδικασία προσδιορισμού της χρονικής στιγμής** κατά την οποία οι διαδρομές εντός του δικτύου που έχουν καθοριστεί για την διακίνηση των πακέτων, είναι **διαθέσιμες** προς χρήση.

Εκτελούνται **σε κάθε στοιχείο μεταγωγής ξεχωριστά** και η λειτουργία τους συνίσταται στον προσδιορισμό των **ελεύθερων ακροδεκτών εξόδου** που είναι **διαθέσιμοι** για ανάθεση, καθώς και των **πακέτων** που έχουν αιτηθεί τη χρήση τους.

Εάν τα αιτήματα εξυπηρέτησης μπορούν να ικανοποιηθούν **ταυτόχρονα**, ο αλγόριθμος προχωρά στην **απευθείας** εκχώρηση των ακροδεκτών εξόδου στα πακέτα προς διακίνηση, ενώ στην αντίθετη περίπτωση ενεργοποιείται ένας **δίκαιος μηχανισμός διαιτησίας** που να μην οδηγεί σε **παρατεταμένη άρνηση** εξυπηρέτησης.

Τα πακέτα τοποθετούνται σε **ουρές αναμονής**, ενώ εάν ο αλγόριθμος χρησιμοποιεί σχήμα **προτεραιότητας** και τα αιτούμενα πακέτα ανήκουν **στο ίδιο** επίπεδο προτεραιότητας, τότε η χορήγηση της αιτούμενης θύρας πραγματοποιείται **εκ περιτροπής**.

Κατά τη φάση της **μεταγωγής** (**κυκλώματος** ή **πακέτου**), προσδιορίζεται ο τρόπος με τον οποίο οι συνδέσεις θα **αποκατασταθούν** εντός του δικτύου.

Στην **ιδανική περίπτωση**, αυτές οι συνδέσεις αποκαθίστανται **μόνο εφόσον όντως χρειάζονται** και κατά τη χρονική στιγμή κατά την οποία **πληρούνται** οι προϋποθέσεις για την **άμεση** χρήση τους, έτσι ώστε να λαμβάνει χώρα η **αποδοτική** εκμετάλλευση του διαθέσιμου **εύρους ζώνης**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Πολύ-υπολογιστές

Ορίζονται ως ένα **σύνολο επεξεργαστών** που χρησιμοποιεί το μοντέλο της **κατανεμημένης μνήμης** με τον κάθε επεξεργαστή να διαθέτει τον **δικό του** χώρο διευθύνσεων, στον οποίο έχει **απευθείας** πρόσβαση.

Σε αντίθεση με τα **συστήματα NUMA**, η ίδια διεύθυνση σε διαφορετικούς επεξεργαστές αναφέρεται σε **διαφορετικές διευθύνσεις** και κατά συνέπεια το πρόβλημα της **συνοχής** της κρυφής μνήμης **δεν** υφίσταται.

Η επικοινωνία μεταξύ των υπολογιστικών κόμβων λαμβάνει χώρα **μέσω μεταβίβασης μηνυμάτων** με την εφαρμογή να προσδιορίζει μεταξύ **ποιων επεξεργαστών** και σε **ποια χρονική στιγμή** θα πραγματοποιείται η μεταβίβαση του μηνύματος.

Ο χρόνος εκτέλεσης εξαρτάται **από τον τρόπο κατανομής των δεδομένων** στις τοπικές μνήμες των επεξεργαστών



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Ασύμμετροι πολύ-υπολογιστές


Υπάρχει ένας **κεντρικός** υπολογιστής στον οποίο συνδέεται ένα σύνολο άλλων υπολογιστών που χρησιμοποιούνται για την εκτέλεση των παραλλήλων εφαρμογών.

Η **δημιουργία** και η **μεταγλώττιση** του προγράμματος, πραγματοποιείται στον **κεντρικό** υπολογιστή, στον οποίο συνδέεται ο χρήστης μέσω **δικτύου**, ενώ υπάρχει και ένας **διακομιστής αρχείων** για την αποθήκευση των δεδομένων.

Εάν ο κεντρικός υπολογιστής τεθεί **εκτός λειτουργίας**, το σύστημα **καταρρέει** ενώ υφίσταται το ενδεχόμενο δημιουργίας **κυκλοφοριακής συμφόρησης**, αφού η **δημιουργία** και η **μεταγλώττιση** κώδικα πραγματοποιούνται **μόνο** σε αυτόν.

Πιθανές λύσεις περιλαμβάνουν την χρήση **πιο ισχυρών** ή **περισσότερων** κεντρικών υπολογιστών.

Απαιτείται η ανάπτυξη **δύο** εφαρμογών, μίας εφαρμογής για την **αλληλεπίδραση** με τον **μετωπικό** υπολογιστή και μίας εφαρμογής για **εκτέλεση** στους παράλληλους υπολογιστές.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Συμμετρικοί πολύ-υπολογιστές


Όλοι οι υπολογιστές είναι **ισοδύναμοι** ως προς τη λειτουργικότητά τους και χρησιμοποιούν **το ίδιο** λειτουργικό σύστημα.

Οι χρήστες συνδέονται σε **οποιονδήποτε** υπολογιστή για τη **δημιουργία** και τη **μεταγλώττιση** των εφαρμογών τους, οι οποίες μπορούν να εκτελεστούν σε **ορισμένους** ή ακόμα και **σε όλους** τους υπολογιστές αυτού του συνόλου.

Η **απουσία** ενός **κεντρικού** υπολογιστή απομακρύνει όλα τα προβλήματα ενός ασύμμετρου πολυ-υπολογιστή. Τα **μειονεκτήματα** αυτής της προσέγγιση περιλαμβάνουν:

- την **απώλεια** της **ψευδαίσθησης** ότι ο χρήστης αλληλοεπιδρά με **έναν και μοναδικό** υπολογιστή
- την **μεγαλύτερη πολυπλοκότητα** που χαρακτηρίζει την διαδικασία της **εξισορρόπησης** φορτίου
- τον **περιορισμό** της απόδοσης του συστήματος, λόγω **συνθηκών ανταγωνισμού**

Οι κρυφές μνήμες σχετίζονται με τους **επεξεργαστές** και όχι με τις **διεργασίες**, με αποτέλεσμα την **αυξημένη** πιθανότητα εμφάνισης μεγάλου πλήθους **αστοχιών ανάγνωσης σελίδων** κρυφής μνήμης κατά την **μεταγωγή περιβάλλοντος**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Δίκτυα σταθμών εργασίας

Χρησιμοποιώντας ένα **μεγάλο πλήθος** φθηνών υπολογιστών **χαμηλής** απόδοσης, μπορούμε να επιτύχουμε **τα ίδια** επίπεδα απόδοσης με εκείνα που θα λαμβάναμε εάν χρησιμοποιούσαμε υπολογιστές **υψηλής** απόδοσης αλλά και **υψηλού** κόστους.

Αποτελούν **κατανεμημένα υπολογιστικά συστήματα**, οι κόμβοι των οποίων συνδέονται μέσω δικτύου, διαθέτουν ο καθένας **το δικό του λειτουργικό** και χρησιμοποιούνται και για την πραγματοποίηση **πάσης φύσεως** διαδικασιών.

Ο κάθε κόμβος, αποτελεί έναν **πλήρως λειτουργικό υπολογιστή** με τον δικό του εξοπλισμό ενώ η επικοινωνία μεταξύ των κόμβων πραγματοποιείται μέσω ενός ιδιωτικού **δικτύου περιοχής συστήματος** (System Area Network, SAN).

Η **δρομολόγηση** των πακέτων δεδομένων, πραγματοποιείται με **μεταγωγείς** που υποστηρίζουν την **άμεση** σύνδεση σε αυτούς, **οκτώ ή περισσότερων** κόμβων, ενώ ως μέσα μετάδοσης χρησιμοποιούνται **συνεστραμμένα καλώδια** με μήκος που μπορεί να φτάσει ακόμη και **αρκετά** χιλιόμετρα.

Η **δικτυακή τοπολογία** που χαρακτηρίζει αυτές τις συστοιχίες υπολογιστών, είναι συνήθως η **δεντρική τοπολογία** για μικρές συστοιχίες ή για την περίπτωση των μεγάλων συστοιχιών, ένα **δίκτυο Clos**.

Λόγω της **αρχιτεκτονικής κατανεμημένης μνήμης** που χαρακτηρίζει αυτά τα συστήματα, η επικοινωνία ανάμεσα σε αυτούς τους κόμβους στηρίζεται κατά κύριο λόγο σε τεχνικές **μεταβίβασης μηνυμάτων**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Συστοιχίες σταθμών εργασίας

Στα **δίκτυα σταθμών εργασίας** ο κάθε κόμβος διαθέτει το δικό του **κουτί, πληκτρολόγιο και οθόνη** και το δικό του **λειτουργικό σύστημα**, το οποίο **δεν είναι** υποχρεωτικά το ίδιο για όλους τους σταθμούς, ενώ επιτρέπουν την **τοπική** χρήση.

Στις **συστοιχίες σταθμών εργασίας**, οι κόμβοι είναι προσπελάσιμοι **μόνο** μέσω δικτύου, **χωρίς** να διαθέτουν πληκτρολόγιο ή οθόνη και ενδεχομένως χωρίς να επιτρέπουν τη **σύνδεση** των χρηστών.

Οι υπολογιστές μιας συστοιχίας χρησιμοποιούν όλοι **το ίδιο** λειτουργικό σύστημα, τα **αρχεία εικόνas** των τοπικών δίσκων είναι **ταυτόσημα**, ενώ η συστοιχία αντιμετωπίζεται ως μία **ολότητα** και όχι ως ένα σύνολο **ανεξάρτητων** υπολογιστών.

Η **ταχύτητα μεταφοράς δεδομένων** στις συστοιχίες υπολογιστών γενικά είναι **πιο μεγάλη** σε σχέση με αυτή που χρησιμοποιείται στα **δίκτυα σταθμών εργασίας**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Μαζικά παράλληλοι επεξεργαστές

Αποτελούν **παράλληλα συστήματα** που περιέχουν **μεγάλο** πλήθος στοιχείων επεξεργασίας που συνδέονται μεταξύ τους μέσω ενός δικτύου επικοινωνίας **υψηλής ταχύτητας** και πολύ συχνά μέσω τοπολογίας **υπερκύβου**.

Τα στοιχεία είναι **ανεξάρτητα** το ένα από το άλλο και το **κάθενα** εξ αυτών εκτελεί **το δικό του** στιγμιότυπο του λειτουργικού συστήματος στην **δική του** ιδιωτική μνήμη.

Συνδέονται στις **δικές τους** συσκευές εισόδου / εξόδου ή **χρησιμοποιούν από κοινού** το ίδιο κανάλι, έτσι ώστε η **είσοδος** και η **έξοδος** να διοχετεύεται σε **ολόκληρο** το σύστημα μέσω **διασυνδέσεων υψηλής ταχύτητας**.

Η **επικοινωνία** ανάμεσα στους κόμβους μπορεί να πραγματοποιείται με **συντονισμένο** τρόπο ή μέσω **μεταβίβασης μηνυμάτων** που διακινούνται μέσω του δικτύου και απευθύνονται σε **συγκεκριμένους** παραλήπτες.

Είναι **ιδανικοί** για την εκτέλεση εφαρμογών που ακολουθούν το **μοντέλο παράλληλων δεδομένων**.


Ωστόσο, μέσω της κατάλληλης **διαμόρφωσης** μπορούν να εκτελέσουν και άλλες εφαρμογές με διαφορετική **δομή** και τρόπο λειτουργίας με χαρακτηριστικότερο παράδειγμα τη χρήση τους για την διαχείριση **μεγάλων βάσεων δεδομένων**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Η αρχιτεκτονική MMPA (Multi - Purpose Processor Array) – το σύστημα AM2045 της Ambric

336 επεξεργαστές RISC τύπων SR και SRD



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Η συστοιχία TCPA (Tightly Coupled Processor Array)

Δισδιάστατη συστοιχία που αποτελείται από **ισχυρώς συζευγμένα** στοιχεία επεξεργασίας, που είναι **ομογενείς** ή **ετερογενείς** κόμβοι.

Οι κόμβοι συνδέονται με τη βοήθεια μιας **διεπαφής τύπου πλέγματος** η οποία χρησιμοποιεί **μεταγωγή κυκλώματος** και χαρακτηρίζεται από **πολύ μικρή υστέρηση μετάδοσης**, η οποία επιτρέπει στα δεδομένα που δημιουργούνται από κάποιο στοιχείο επεξεργασίας, να χρησιμοποιηθούν από κάποιο γειτονικό στοιχείο, από τον **επόμενο κύκλο** του ρολογιού.

Το **καθένα** από αυτά τα στοιχεία αποτελεί μία **δομή VLIW** εξοπλισμένη με μονάδες πραγματοποίησης **αριθμητικών**, **λογικών πράξεων** και **πράξεων μετατόπισης** που λειτουργούν **παράλληλα**.



Το **μέγεθος** της **μνήμης εντολών** και του **αρχείου καταχωρητών** επιδέχεται **παραμετροποίηση**, ενώ υπάρχουν τέσσερις τύποι καταχωρητών: καταχωρητές **εισόδου** και **εξόδου**, καταχωρητές **γενικής χρήσεως** καθώς και **καταχωρητές περιστροφής**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Το σύστημα TILE64 της Tilera

Αποτελεί μία συστοιχία επεξεργαστών διαστάσεων 8×8 , με μηχανισμό διοχέτευσης που διασφαλίζει παραλληλία σε επίπεδο εντολής και συνοδεύεται από έναν μεταγλωττιστή της C για την ανάπτυξη εφαρμογών




Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τεχνολογίες υπολογιστικού πλέγματος και υπολογιστική νέφος

Χρησιμοποιούμε τον όρο **πλέγμα**, για να περιγράψουμε ένα **κατανεμημένο** και γενικά, **ετερογενές** περιβάλλον, το οποίο επιτρέπει τη **συνδυασμένη** χρήση και **διαμοιρασμό** υπολογιστικών πόρων (ισχύ, δεδομένα, υπηρεσίες, λογισμικό).

Το λογισμικό που προσφέρεται από το πλέγμα, περιλαμβάνει μεταξύ άλλων, **βιβλιοθήκες συναρτήσεων** καθώς και **εφαρμογές μεταγλώττισης του πηγαίου κώδικα** και δημιουργίας των **εκτελέσιμων αρχείων**.

Το **υπολογιστικό πλέγμα** επιτρέπει την **παράλληλη** εκτέλεση εφαρμογών με **υψηλές** υπολογιστικές απαιτήσεις



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τεχνολογίες υπολογιστικού πλέγματος και υπολογιστική νέφους

Οι κόμβοι μπορεί να είναι **εντελώς διαφορετικοί**, όσον αφορά στην **αρχιτεκτονική** και στην **ταχύτητα εκτέλεσης** εφαρμογών, στο **μέγεθος** της κύριας μνήμης και των διατάξεων **δευτερεύουσας** αποθήκευσης, καθώς και στις δυνατότητες **διασύνδεσης**.

Επομένως, η **ανάθεση υπολογιστικού έργου** γίνεται έτσι ώστε να αποκαθίσταται μία **ισορροπία** όσον αφορά στον **βαθμό χρήσης των διαθέσιμων πόρων**, χωρίς όμως να παραβιάζονται οι **κανόνες λειτουργίας** της εφαρμογής π.χ. **προτεραιότητες**.

Ο **χρονοπρογραμματισμός διεργασιών** και η **ανάθεση πόρων** γίνονται με **δυναμικό τρόπο** ενώ είναι **συνηθισμένη** η **προκαταβολική** δέσμευση των πόρων, έτσι ώστε να διασφαλιστεί η **απρόσκοπτη** εκτέλεση διεργασιών.

Στην περίπτωση κατά την οποία η χρήση του πλέγματος αποσκοπεί στον διαμοιρασμό **μεγάλων όγκων δεδομένων** η λειτουργία του συστήματος υποστηρίζεται από **δικτυακά συστήματα αρχείων** (AFS, NFS, DFS και GPFS) που υποστηρίζουν την **αποθήκευση** αρχείων ή βάσεων δεδομένων, σε **περισσότερα από ένα** αποθηκευτικά μέσα **χωρίς** την γνώση του χρήστη.

Η διασφάλιση της **απρόσκοπτης λειτουργίας** του πλέγματος στηρίζεται στη χρήση ενός **πολύπλοκου μηχανισμού ασφαλείας**, που περιλαμβάνει την **πιστοποίηση** της ταυτότητας των χρηστών και την **έγκριση εξουσιοδότησης** στους **πιστοποιημένους χρήστες**, μέσω της **έκδοσης** και χρήσης **διαπιστευτηρίων** για τον **χρήστη** αλλά και για τον **διακομιστή** της υπηρεσίας.

Η **ανταλλαγή** των εμπλεκόμενων πληροφοριών πραγματοποιείται υπό καθεστώς **κρυπτογράφησης**, με την χρήση **κλειδιών**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τεχνολογίες υπολογιστικού πλέγματος και υπολογιστική νέφους

Η **μεγαλύτερη** υποδομή υπολογιστικού πλέγματος είναι η **EGI**, με περισσότερες από **300** συστοιχίες σε **138** χώρες, συνολικό αριθμό **πυρήνων** της τάξεως του **ενός εκατομμυρίου** και **580 petabytes** συνολικού αποθηκευτικού χώρου.

Χρησιμοποιείται από **94.000** χρήστες περίπου, σε όλο τον κόσμο και ο στόχος της δημιουργίας της ήταν οι ανάγκες επεξεργασίας του **Μεγάλου Επιταχυντή Αδρονίων** στο **CERN**.

Η αντίστοιχη υποδομή πλέγματος της χώρας μας είναι η **HellasGrid** που στηρίζεται σε δίκτυο **οπτικών ινών**.

Τα τελευταία χρόνια λειτουργεί το σύστημα **ARIS** με στόχο την υποστήριξη **επιστημονικών εφαρμογών** ευρείας κλίμακας.

Η υποδομή αποτελείται από **τέσσερις νησίδες** υπολογιστικών συστημάτων με επεξεργαστές της **Intel** της σειράς x86 και διασύνδεση **Infiniband FDR14**.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τεχνολογίες υπολογιστικού πλέγματος και υπολογιστική νέφους

Η δομή νέφους χρησιμοποιεί ένα υπολογιστικό πλέγμα, για τον διαμοιρασμό πόρων, χρήση λογισμικού και πρόσβαση σε αρχεία από οποιονδήποτε υπολογιστή του πλανήτη, αρκεί αυτός να έχει πρόσβαση στο παγκόσμιο διαδίκτυο.

Ωστόσο, προσφέρει και υπηρεσίες, όπως εικονικές επιφάνειες εργασίας, υπηρεσίες διακομιστών και αποθήκευση αρχείων.

Υπάρχουν τέσσερις κατηγορίες υπολογιστικής νέφους ανάλογα με το εάν οι υπηρεσίες της προσφέρονται στο ευρύ κοινό, στα μέλη μιας ομάδας οργανισμών, στα μέλη ενός απλού οργανισμού ή σε κάποιο συνδυασμό όλων αυτών των χρηστών.

Οι προσφερόμενες υπηρεσίες μπορεί να είναι

- τύπου IaaS (Infrastructure as a Service), π.χ. εικονικοί διακομιστές και αποθηκευτικές διατάξεις
- τύπου PaaS (Platform as a Service), π.χ. εργαλεία ανάπτυξης εφαρμογών
- τύπου SaaS (Software as a Service), π.χ. χρήση λογισμικού που προσπελάζεται μέσω του διαδικτύου

Ο μηχανισμός πρόσβασης στην υποδομή του νέφους, που συνήθως είναι κάποιο πρόγραμμα περιήγησης, χαρακτηρίζεται ως προσκήνιο, ενώ η υποδομή που προσφέρει στους χρήστες τις ζητούμενες υπηρεσίες, αποτελεί το παρασκήνιο.



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Τεχνολογίες υπολογιστικού πλέγματος και υπολογιστική νέφος

Η **αρχιτεκτονική** του υπολογιστικού νέφους περιλαμβάνει:

Τις **προσφερόμενες υπηρεσίες**, που επιτρέπουν την **εκτέλεση** των αναγκαίων διεργασιών
Το **περιβάλλον χρόνου εκτέλεσης**, που συνήθως περιλαμβάνει το **λειτουργικό** σύστημα
Τις **συσκευές αποθήκευσης**, στις οποίες διατηρούνται τα χρησιμοποιούμενα δεδομένα
Την υποκείμενη **υλική υποδομή** (motherboards, CPUs, GPUs, μνήμες, κ.λπ.)
Το λογισμικό **διαχείρισης** και **δέσμευσης πόρων**
Τους κατάλληλους **μηχανισμούς ασφαλείας**



Αρχιτεκτονική υπολογιστικής νέφους



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τεχνολογίες υπολογιστικού πλέγματος και υπολογιστική νέφους

	Υπολογιστική συστοιχίας	Υπολογιστική πλέγματος	Υπολογιστική νέφους
Βασική ιδέα	Συγκέντρωση πόρων	Καταμερισμός πόρων	Ενοποίηση πόρων
Διεργασίες που εκτελούνται	Οι ίδιες διεργασίες εκτελούνται σε όλους τους υπολογιστές της συστοιχίας και μάλιστα την ίδια χρονική στιγμή	Η εργασία υποδιαιρείται σε μικρότερες εργασίες που ανατίθενται για ταυτόχρονη εκτέλεση στους άεργους επεξεργαστές.	Εξαρτάται από την παροχή υπηρεσιών (ποιος υπολογιστής προσφέρει την υπηρεσία στον πελάτη που την ζήτησε)
Λειτουργικό σύστημα	Όλοι οι κόμβοι θα πρέπει να χρησιμοποιούν το ίδιο λειτουργικό σύστημα	Δεν υφίστανται περιορισμοί όσον αφορά στον τύπο του λειτουργικού συστήματος	Δεν υφίστανται περιορισμοί όσον αφορά στον τύπο του λειτουργικού συστήματος
Εκτέλεση εργασιών	Η εκτέλεση εξαρτάται από την χρονοδρομολόγηση εργασιών, οι οποίες αναμένουν τον ορισμό του χρόνου εκτέλεσής τους	Η εκτέλεση είναι κλιμακώσιμη έτσι ώστε η εκτέλεση μιας εργασίας να ανατίθεται σε έναν άεργο επεξεργαστή.	Η εκτέλεση των εργασιών είναι αυτο-διαχειριζόμενη.
Καταλληλότητα	Κατάλληλη για διαδοχικές εργασίες που εξαρτώνται η μία από την άλλη	Δεν είναι κατάλληλη για διαδοχικές εργασίες	Η υπηρεσία προσφέρεται ύστερα από το κατάλληλο αίτημα
Θέσεις υπολογιστικών κόμβων	Οι κόμβοι βρίσκονται στην ίδια θέση π.χ σε ένα δωμάτιο ή κτήριο	Οι κόμβοι κατανέμονται γεωγραφικά σε όλο τον πλανήτη.	Η θέση των κόμβων δεν έχει καμία απολύτως σημασία
Ομογένεια / Ετερογένεια	Ομογενής υποδομή	Ομογενής υποδομή	Ετερογενής υποδομή



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Τεχνολογίες υπολογιστικού πλέγματος και υπολογιστική νέφους

Εικονικοποίηση	Όχι	Όχι	Συνιστά καθοριστικό παράγοντα
Διαφάνεια	Ναι	Ναι	Ναι
Ασφάλεια	Υψηλή	Υψηλή, όχι όμως τόσο όσο στην υπολογιστική συστοιχίας	Χαμηλότερη σε σχέση με τις άλλες δύο περιπτώσεις
Διαλειτουργικότητα	Ναι	Ναι	Όχι
Πεδία εφαρμογής	Βιομηχανία, ερευνητικά κέντρα, υποδομές υγείας και κέντρα παροχής υπηρεσιών σε εθνικό επίπεδο	Βιομηχανία, ερευνητικά κέντρα, υποδομές υγείας και κέντρα παροχής υπηρεσιών σε εθνικό επίπεδο	Τράπεζες, ασφάλειες, πρόγνωση καιρού, εξερεύνηση διαστήματος, επιχειρήσεις, IaaS, PaaS, SaaS
Υλοποίηση	Εύκολη	Δύσκολη	Δύσκολη - θα πρέπει να γίνει από τον πάροχο της υπηρεσίας
Διαχείριση	Εύκολη	Δύσκολη	Δύσκολη
Διαχείριση πόρων	Κεντρική (σε τοπικό επίπεδο)	Κατανεμημένη	Κεντρική και κατανεμημένη
Διαδίκτυο	Δεν απαιτείται πρόσβαση	Απαιτείται πρόσβαση	Απαιτείται πρόσβαση

Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές

Παράλληλη επεξεργασία πειραματικών δεδομένων στο CERN

Ο **Μεγάλος Επιταχυντής Αδρονίων** του CERN που βρίσκεται στα σύνορα Γαλλίας και Ελβετίας και ξεκίνησε την λειτουργία του στις **10/09/2008**, αποτελεί τον **μεγαλύτερο και πιο ισχυρό επιταχυντή σωματιδίων** που έχει κατασκευαστεί ποτέ, με στόχο την πειραματική επαλήθευση των θεωριών που σχετίζονται με την **σωματιδιακή φυσική** και την **Θεωρία της Μεγάλης Έκρηξης**

Τα **τέσσερα κύρια πειράματα** είναι τα πειράματα **ATLAS**, **CMS**, **ALICE** και **LHCb**.

Η **αποθήκευση**, **διανομή** και **επεξεργασία** των **πειραματικών δεδομένων**, πραγματοποιείται από την δομή υπολογιστικού πλέγματος **WLCG**, η οποία υποστηρίζεται από τους φορείς **EGI** (Ευρώπη) και **OSG** (Ηνωμένες Πολιτείες Αμερικής).

Αποτελεί **δακτύλιο** με μήκος **27 χιλιόμετρα** από **1232** διπολικούς μαγνήτες **392** τετραπολικούς μαγνήτες, σε βάθος **100 μέτρων**. Στο εσωτερικό των σωλήνων που συγκρούονται τα σωματίδια, επικρατούν συνθήκες **σχεδόν απόλυτου** κενού

Η επίτευξη **συνθηκών υπεραγωγιμότητας** που επιτρέπει την **αγωγή** του ηλεκτρισμού υπό καθεστώς **μηδενικής αντίστασης**, χωρίς την παραμικρή **απώλεια ενέργειας**, απαιτεί την ψύξη των μαγνητών σε θερμοκρασία της τάξεως των **-271.3°C**



Κεφάλαιο 1: Σειριακές και Παράλληλες Αρχιτεκτονικές


Παράλληλη επεξεργασία πειραματικών δεδομένων στο CERN

Το 2020 αποφασίστηκε η χρήση **μονάδων GPU** στην θέση των παραδοσιακών μονάδων **CPU**, για την υλοποίηση των διαδικασιών **επιλογής** των δεδομένων προς μελέτη και περαιτέρω επεξεργασία.

Για κάθε **500** συγκρούσεις επιλέγεται **μία από αυτές**, τα δεδομένα της οποίας αποθηκεύονται για **περαιτέρω** ανάλυση.

Αυτή η διαδικασία πραγματοποιείται **σε δύο φάσεις** που οδηγούν σε **μείωση** του **ρυθμού** καταγραφής δεδομένων από τα **40 Tbit/s** στα **1 ή 2 Tbit/s** και τελικά στα **80 Gbit/s** προκειμένου στη συνέχεια να πραγματοποιηθεί η επεξεργασία των δεδομένων μέσω του πλέγματος **WLCG**.

Το **παράλληλο** σύστημα αποτελείται από **500 μονάδες GPU της NVIDIA** οι οποίες είναι εξοπλισμένες με υπολογιστικές διατάξεις τύπου **Tensor Core** και μπορεί να υποστηρίξει ρυθμούς δεδομένων της τάξεως των **40 Tbit/s**.





Το παρόν συνοδευτικό έργο **παρέχεται** αποκλειστικά και μόνο στους διδάσκοντες που έχουν επιλέξει το αντίστοιχο βιβλίο μέσω του συστήματος του **Ευδόξου** ως διδακτικό σύγγραμμα για τη διδασκαλία των μαθημάτων τους και την αξιολόγηση της εκμάθησης των φοιτητών και για όσο χρονικό διάστημα διατηρείται η επιλογή του συγκεκριμένου συγγράμματος. Η **διάδοση, δημοσίευση, αναπαραγωγή ή πώληση** οπουδήποτε μέρους αυτού του έργου με οποιοδήποτε μέσο καταστρέφει την ακεραιότητα του έργου **και για σκοπούς διαφορετικούς από αυτούς για τους οποίους έχει χορηγηθεί η σχετική άδεια δεν επιτρέπεται**. Το περιεχόμενο του έργου **δεν θα πρέπει να διατίθεται** στους φοιτητές παρά μόνο όταν αυτό αναφέρεται ρητά ότι μπορεί να γίνει. Η **χρήση** του παρόντος έργου γίνεται αποκλειστικά από τον διδάσκοντα στα πλαίσια των εκπαιδευτικών καθηκόντων του και με τη χρήση των μέσων που αυτός διαχειρίζεται και έχει στη διάθεσή του από τις **επίσημες υπηρεσίες του εκπαιδευτικού ιδρύματος** όπου ανήκει, διασφαλίζοντας τη μη περαιτέρω διάδοση, δημοσίευση και αναπαραγωγή του έργου προς τρίτους. Ο διδάσκων δύναται να **προσαρμόζει** μέρος του υλικού των διαφανειών σύμφωνα με τις διδακτικές του ανάγκες, αναφερόμενος όμως πάντοτε στην αρχική πηγή αναφοράς. Το παρόν έργο προστατεύεται από την ελληνική και ευρωπαϊκή νομοθεσία περί πνευματικής ιδιοκτησίας.



Επιστημονικές Εκδόσεις

T Z I O Λ Α