# گزارش پروژهٔ معماری کامپیوتر

## اعضای گروه:

یاشار ظروفچی بنیسی ۹۷۱-۶۱۱۹

کسری عبدالله سروی ۹۷۱-۶۱۲۱

آتوسا چگینی ۹۷۱-۶۲۵۱

بمار ۹۹

### طراحي ALU:

در طراحی این ماژول، سیگنالهای کنترلی همان ۳ بیت کمارزش opcode در نظر گرفته شدهاند.

برای عملیاتهای مختلف بخشهای زیر در نظر گرفته شدهاند:

- ۱. مقایسه گر (طراحی شده)
- ۲. شیفت دهنده (طراحی شده)
- ۳. ماژول جمع/تفریق (lpm\_add\_sub)
  - ۴. کامپوننت Nand (طراحی شده)

### توضيح بخشها:

#### ۱. مقایسه گر:

دو ورودی را می گیرد و ورودی کوچکتر را به همراه دو سیگنال eq (به شرط برابری) و slt (به شرط کوچکتر بودن ورودی اول از دوم) خروجی می دهد. در طراحی این مقایسه گر از ماژول  $lpm\_compare$  استفاده شده است.

#### ۲. شىفتدھندە:

منطق طراحی این شیفتدهنده در ابتدا این بوده که به کمک یک Mux یکی از 88 حالت مدهای شیفتدادن انتخاب شود (شیفت از 88 تا 89 هم به چپ و هم به راست). در نتیجه یک 89 الے extender 22 طراحی شد که قرار بود یک رشته بیت 89 بیتی را به چپ شیفت دهد (برای شیفت به راست وارون همین رشته به چپ شیفت داده می شود و مجدد وارونه می شود)؛ اما به علت وجود محدودیت در تعداد ورودی و خروجی ها، یک 89 الے extender 89 طراحی شد. پس اتفاقی که افتاد این بود که رشته به دو قسمت تقسیم می شد. هر تکه راست و چپ رشته شیفت داده می شوند (در قالب رشته های 89 بیتی که برای قسمت سمت راست 89 بیت سمت چپ و در قسمت سمت چپ، 89 بیت سمت راست صفر هستند). سپس اگر مقدار شیفت از 89 کمتر بود دو رشته 89 بیتی 89 بیت سمت یا مساوی بود نسخه شیفت داده شدهٔ سمت راست به تنهایی خروجی می شود (چون تمامی 89 بیت سمت چپ عملا از رشته خارج شده اند).

## ٣. ماژول جمع/تفريق:

دو ورودی a و b و a دارد که مشخص هستند و با سیگنال ورودی a میتوان تعیین کرد که جمع یا تفریق (به ترتیب با ۱ و  $\cdot$ ) انجام شود. همچنین در عملیات تفریق لازم است که مقدار ۱ cin باشد.

## ۴. کامپوننت Nand:

تعدادی ماژول nand2 هستند برای بیتهای مختلف دو رشتهٔ دودویی.


در نهایت، برای ALU، یک Mux با توجه به opcode تصمیم می گیرد که کدام خروجی را داشته باشد.

برای این بخش، دو تست موجود است.

- Shifter-test . 1 که مستقل بخش شیفتدادن را تست می کند.
- که ماژول m ALU رو به ازای همهٔ سیگنالهای ممکن تست می کند. m ALU

## طراحی CPU:

در طراحی اولیه، نخست نمودار FSM زیر به ذهن می رسد که مشتمل بر ۹ وضعیت است (پیوست FSM):




اما با دقت بیشتر درخواهیم یافت که می توان سیگنالهای ALUOp را در تصمیمات واحد کنترل دخیل نکرد زیرا آنها ( که در حقیقت ۳ بیت کمارزش opcode هستند) صرفا برای تعیین نوع عملیات محاسباتی به کار خواهند رفت. همچنین اگر نیک بنگریم، متوجه می شویم که دستورات کلا به دو صورتاند، یا مربوط به ذخیره سازی (store) هستند یا خیر. نتیجتا تمامی مشخصات دستورات دیگر متعاقبا از ۳ بیت کمارزش opcode بدست خواهند آمد. پس می توانیم در کل به شمار وضعیتهای نمودار بالا را از ۹ به ۴ کاهش داد؛ که به صورت زیر خواهند بود:

- ۰) واکشی دستور
- ۱) رمزگشایی دستور
- ۲) پردازش و اجرای دستورهای غیر ذخیرهای
  - ۳) اجرای دستورهای ذخیرهای

حال اگر دقت کنیم می بینیم که تفاوت این دو نوع دستور با توجه به بیت پر ارزش opcode به راحتی مشخص می شود. پس در مجموع برای محاسبه ی سیگنال های کنترلی به ۳ بیت S1, S0, Opcode3 نیاز داریم که به ترتیب بیت سوم opcode و بیت های کم ارزش و پر ارزش اززش state ارزش

در نهایت می توان نسخهٔ بالایی را به نمودار زیر فروکاست. (شکل این FSM ساده شده با نام simple\_fsm.png به پیوست آمده است):



توجه کنید که در این طراحی سیگنال dataSel مشخص می کند که خروجی ای که به ثبات مقصد قرار است برود از نتیجهٔ محاسبه شده توسط alu باشد یا این که برای دستورات store این خروجی را از بیت ها ۵ تا ۹ (یعنی همان shift amount) بگیرد.

حال به سراغ محاسبه ی state ها و سیگنال های کنترلی بر حسب توابع منطقی به صورت combinational می رویم:

برای محاسبه ی NS0 و NS1 و NS1 و NS1 و NS1 و NS0 و NS1 و NS0 نیاز داریم (یعنی NS0 و NS1 و NS0 و NS0 (opcode

Next state	State	Opcode[3]
01	00	X
10	01	0
11	01	1
00	10	X
00	11	X

پس جدول کارنوی NS0 و NS1 را می کشیم.

NS0:

S1, S0 OP3	00	01	11	10
0	1	0	0	0
1	1	1	0	0

NS0 = S1'.S0' + OP3.S1'

#### NS1:

S1, S0 OP3	00	01	11	10
0	0	1	0	0
1	0	1	0	0

NS1 = S1'.S0

حال برای سیگنال های register write enable, Instruction load, PC increment, data select بر اساس state مقدارشان را به دست می آوریم:

Register	write	Instruction load	PC increment	Data select	State
	enable				
	0	1	1	X	00
	0	0	0	X	01
	1	0	0	1	10
	1	0	0	0	11

پس به ترتیب معادلات زیر را خواهیم داشت:

RWE = S1

IL = S1'.S0'

PCI = S1'.S0'

DS = S0'

به این ترتیب واحد کنترلی ما به صورت ترکیبی ساخته می شود که می توانید برای دیدن آن به فایل cu.bdf مراجعه کنید

همچنین فایل کامل پردازنده ی طراحی شده با نام cpu.bdf به پیوست آمده است

برای تست این cpu نیز از یک rom استفاده شده است که ۲۵۶ سطر و ۲۰ ستون دارد. چون فضای آدرس دهی ۳۲ pc بیت است و فضای بسیار بزرگی می باشد، تنها از ۸ بیت کم ارزش pc استفاده شده که در مجموع ۲۵۶ دستور قابل ذخیره سازی در rom است. دستورات مورد تست در فایل cpu\_test\_instructions.txt به پیوست آمده است که دستورات این فایل در rom مذکور به ترتیب از آدرس ۱ به بعد ریخته شده است. همچنین یک assembler ساده برای تولید دستورات با پایتون زده شده که می توانید برای تولید و تست دستورات دیگر از آن استفاده کنید. این assembler نیز با نام assembler.py به پیوست آمده است

فایل wave form تست انجام شده نیز با نام cpu\_test\_waveform.vwf موجود است.

دقت کنید که در پردازندهٔ طراحی شده برای آن که در تست ها مقادیر رجیستر های رجیستر فایل معلوم باشد RF ثباتهای RF تا RF به عنوان خروجی موجود هستند (به علت محدودیت تعداد پورت های خروجی در کوارتوس امکان آن وجود نداشت که هر RF ثبات را در RF خروجی دهیم). لذا این RF مورد به خروجی های RF اضافه شدند و برای تست مجبور به ایجاد چنین تغییری در RF شدیم و تستها نیز تنها با همین RF طراحی شده است که نتیجه مشخص باشد.

تست cpu\_test\_waveform موجود است.