컴퓨터구조 기말고사 (2017년도 2학기)

	학번:	이름:
✓ ✓ ✓	시험지 앞, 뒷면에 10문제가 모두 제대로	인쇄되었는지 확인할 것 기 쉽게 적을 것, 답만 쓰는 경우나 풀이 과정을 알아보
1.	(15점) 아래의 문제들에 대해 간략하게 답하 (a) 어셈블리 과정에서 어셈블러는 코드를 !	
	(b) RISC는 무엇의 약자인가? RISC의 설계된 어떤 관련이 있는가?	^{원칙과 MIPS} 명령어 집합에서 psuedoinstruction의 도입은
	(c) 어셈블러에 의해 생성되는 오브젝트 파한 문장으로 설명하시오.	일들은 다음과 같이 구성된다. 각각은 무엇을 의미하는지
•	Header	
•	Text	
•	Data	
•	Relocation Table	
•	Symbol Table	

2. (10점) 아래와 같이 행렬 연산을 위한 C 코드가 주어져 있다. 각 행렬에서 같은 행에 저장되는 element들은 메모리에 연속된 주소들에 위치한다. <u>A와 B는 8000x8000 크기의 2차원 배열</u>이라고 가 정하자.

```
for (i=0; i<8000; i++)
  for (j=0; j<8; j++)
    A[i][j] = B[j][0] + A[j][i];</pre>
```

(a) Temporal locality를 나타내는 변수와 그 이유를 간단히 쓰시오.

(b) Spatial locality를 나타내는 변수와 그 이유를 간단히 쓰시오.

3.	(9점) 캐시를 이용할 때 현재 접근하는 메모리 주소가 캐시에 있는지 알아보기 위해서는 메모리 주소를 아래와 같이 3개의 필드로 나눈 후 각 필드의 값을 이용하여 캐시에 접근해야 한다. 각 필드의 역할에 대해 간략하게 설명하시오.
	(a) Tag
	(b) Index
	(c) Offset
4.	(15점) Cache miss는 3가지 타입으로 나뉜다. 각 타입에 대해 간략하게 설명하시오. (a) Compulsory miss
	(b) Conflict miss
	(c) Capacity miss

5. (27점) 8-byte 크기의 블록들로 구성된 32-byte 크기의 (즉 4개의 블록들로 구성된) direct mapped cache를 고려하자. 아래와 같은 순서로 메모리를 접근하는 byte address들이 주어질 때, 각 주소별로 Index, Tag, Miss or Hit, Miss일 경우 종류(Compulsory/Conflict/Capacity) 를 계산하시오.


Miss/Hit 에서 cache hit는 H, cache miss 중 block replacement가 발생하는 경우는 R, 그렇지 않은 경우는 M으로 기입하시오.

Miss의 종류를 판단하기 위해서는 다음을 고려해야 한다. Capacity Miss는 주어진 cache가 fully associative cache일때도 발생하는 miss를 의미한다. 그러므로 conflict miss와 capacity miss를 구분하기 위해서는 주어진 cache 용량과 같은 fully associative cache에서의 miss/hit도 같이 계산해봐야 한다.

순서	주소	Index	Tag	Miss/Hit	Miss의 종류 (Miss일때만 해당)
1	0x00000004				
2	0x00000005				
3	0x00000068				
4	0x000000C8				
5	0x00000068				
6	0x000000DD				
7	0x00000045				
8	0x00000004				
9	0x000000C8				

6.	(15점) Single Cycle CPU를 설계하기 위해 단계의 기능을 간략하게 설명하시오.	명령어	수행을	아래와	같이	5단계로	나눠서	구성한다.	각
	(a) Instruction fetch								
	(b) Decode/Register Read								
	(c) Execute								
	(d) Memory								
	(e) Register Write								

7. (10점) 아래는 single-cycle processor의 datapath를 나타낸다.



(a) 위의 datapath에서 다음의 명령어를 수행할때 제어신호들의 값들은 어떻게 되는지 아래의 표에 채우시오. ALUOp는 ALU에서 수행되는 연산을 AND, OR, SUB 등으로 나타낸다.

명령어: AND Rd, Rs, Rt

 $|\Box|$: Reg[Rd] = Reg[Rs] AND Reg[Rt]

RegWrite	MemRead	ALUSrc	MemWrite	ALUop	RegDst	PCSrc		

(b) 수업 시간에 다룬 명령어 외에 다음과 같은 새로운 명령어를 위의 datapath에서 수행하려고 한다.

명령어: LWI Rt, Rd(Rs)

 $|\Box|$: Reg[Rt] = Mem[Reg[Rd]+Reg[Rs]]

LWI 명령어를 수행하기 위해 현재의 datapath를 변경해야 하는지 아닌지의 여부를 결정하고 그 이유를 설명하시오.

9.	(15점) 파이프라인	시스템의 경	각 stage들에서의 :	수행시간이	다음과 같	이 주어져	있다.

Stage 1 = 40 ns, Stage 2 = 10 ns, Stage 3 = 30 ns, Stage 4 = 5 ns.

10. (20 점) 아래와 같은 MIPS 코드가 주어져 있다.

```
lw $1, 40($6)
beq $2, $0, Label # Assume $2 == $0
sw $6, 50($2)
Label: add $2, $3, $4
sw $2, 50($4)
```

(a) 모든 branch들은 decode stage에서 완벽하게 예측된다고 가정한다. (즉 control hazard는 존재하지 않는다). Instruction와 data는 2개의 메모리에 분리되어 존재하고 (즉 structural hazard는 존재하지 않는다) 메모리에서 32-bit word를 읽는데 1 사이클이 걸린다. 그러나 data hazard를 해결하기 위한 forwarding 기법은 구현되어 있지 않다. 이 때 위의 MIPS 명령어들이 한번씩 실행하기 위해서는 몇 사이클이 필요한가? 아래의 테이블에 수행되는 명령어 별로 5-stage pipeline (F, D, X, M, W)들이 진행되는 과정을 채우시오. (주의: 테이블의 모든 사이클이 사용되지 않을 수도 있음)

	Cycle														
instruction			0	1	2	3	4	5	6	7	8	9	1	1	1
													0	1	2
lw	\$1,	40 (\$6)	F	D	Χ	М	W								
beq	\$2,	\$0, Label													
add	\$2,	\$3, \$4													
SW	\$2,	50 (\$4)													

(b) 위의 문제에서 다음과 같이 가정을 바꾼다. 먼저 instruction과 data는 하나의 메모리에 같이 존재한다 (즉 structural hazard가 존재함). 만약 어떤 사이클에서 instruction fetch를 수행하는 명령어와 data memory access를 수행하는 명령어가 존재할 때는 instruction fetch를 수행하는 명령어에 메모리 접근에 대한 우선권을 주기로 한다. 그리고 data hazard를 해결하기 위한 forwarding logic이 구현되어 있다. 이 때 위의 MIPS 명령어들이 한번씩 실행하기 위해서는 몇 사이클이 필요한가? (주의: 테이블의 모든 사이클이 사용되지 않을 수도 있음)

									Cycle						
instruction			0	1	2	3	4	5	6	7	8	9	1	1	1
													0	1	2
lw	\$1,	40 (\$6)	F	D	Χ	М									
beq	\$2,	\$0, Label													
add	\$2,	\$3, \$4													
SW	\$2,	50 (\$4)													