

UNIVERSIDADE FEDERAL DO ESPÍRITO SANTO

CENTRO TECNOLÓGICO DEPARTAMENTO DE ENGENHARIA ELÉTRICA

Circuitos Lógicos

Laboratório 8. Contador Binário "free run"

Nome:	Data:	//	/
-	 		

Implemente, na FPGA, o código do contador binário apresentado na parte teórica da aula, apresentando o resultado da contagem de 8 bits e o sinal de estouro do contador (max_tick) em 9 LEDs discretos.

Atenção! A frequência de relógio da FPGA é 100MHz e, por esta razão, faz-se necessário realizar uma divisão do sinal de clk para facilitar a visualização.

Para realizar esta tarefa, vamos incluir um sinal de habilitação (*enable*) no contador binário que somente permite que o próximo estado seja atribuído ao estado atual no registrador, após um determinado número de ciclos de relógio.

Observe, abaixo o código modificado.

```
library ieee;
2
     use ieee.std logic 1164.all;
     use ieee.numeric_std.all;
 4 \stackrel{.}{\Box} entity free_run_bin_counter is
       generic(N : integer := 8);
       port(
          clk : in std_logic;
reset : in std_logic;
enable : in std_logic; 
         clk
 7
 8
 9
10
          max_tick : out std logic;
11
                  : out std logic vector (N-1 downto 0)
12
13   end free_run_bin_counter;
14
15   architecture arch of free_run_bin_counter is
       signal r_reg : unsigned(N-1 downto 0);
16
17
       signal r_next : unsigned(N-1 downto 0);
18 | begin
19
        -- register
20 process(clk,reset)
21
        begin
22 🖯
         if (reset='l') then
23
            r_reg <= (others=>'0');
24
         elsif (clk'event and clk='l') then
25 🖯
          if (enable='1') then
26
               r_reg <= r next;
27 🖨
             end if;
28 📄
         end if:
29 end process;
30 ;
        -- next-state logic
31
       r_next <= r_reg + 1;
        -- output logic
33
       q <= std logic vector(r_reg);
        max_tick <= '1' when r_reg=(2**N - 1) else '0';
34
35 end arch;
```



UNIVERSIDADE FEDERAL DO ESPÍRITO SANTO

CENTRO TECNOLÓGICO

DEPARTAMENTO DE ENGENHARIA ELÉTRICA

No arquivo *top layer*, onde fazemos a chamada a instanciação de um destes contadores, devemos gerar este sinal de habilitação a cada certo número de contagens. Inicialmente, optamos por usar uma contagem de 0 a 49.999.999, criando, desta forma, uma habilitação a cada meio segundo. Observe o código abaixo.

```
22
     library IEEE;
23
     use IEEE.STD LOGIC 1164.ALL;
24
25
   entity top is
26
         Port ( clk : in STD LOGIC;
27
                 led : out STD LOGIC VECTOR (8 downto 0));
28
   end top;
29
30 - architecture lab8 of top is
31
     constant N : integer := 49999999; -
32
     signal enable : std logic;
33
     signal divide clk: integer range 0 to N;
34
35
     begin
36  bin_counter_unit_0 : entity work.free_run_bin_counter
37
            port map (
38
                      clk
                               => clk,
39
                               => '0',
                      reset
40
                      enable
                               => enable,
41
                      max tick => led(8),
42
                               => led(7 downto 0)
                      q
43
                      );
44
45
           enable <= '1' when divide_clk = N else '0';
46
47
           PROCESS (clk)
48
              BEGIN
                  IF (clk'EVENT AND clk='1') THEN
49
50
                      divide_clk <= divide_clk+l;
51 🖃
                      IF divide clk = N THEN
52
                          divide clk <= 0;
53
                      END IF:
                  END IF;
54
55
           END PROCESS;
56
57 - end lab8;
```



UNIVERSIDADE FEDERAL DO ESPÍRITO SANTO

CENTRO TECNOLÓGICO DEPARTAMENTO DE ENGENHARIA ELÉTRICA

Tarefas de hoje:

- Modifique o tempo de habilitação para que o circuito sequencial realize contagens a cada segundo.
- Como podemos modificar o código para realizar contagens a cada 100ms?
- Como podemos converter este contador num contador de 4 bits?