

【高速先生原创|行业动态系列】高速先生看 DesignCon 2019 - 技术论坛篇

作者: 吴均 一博科技高速先生团队队长

WheretheChipmeetstheBoard, 当芯片遇到PCB 板! 大家好, 这里是 DesignCon 活动现场!



上一篇文章报导了 DesignCon 的展会盛况,高速先生最关心的当然还是技术论坛啦,看一下小伙伴的参与感言:



shirley

Designcon: 从11年开始研究Designcon 文章,今年总算亲身经历,心情难以言 表呀。



- 1、搜索微信号"高速先生"
- 2、扫描右侧二维码,开始学习






DesignCon 的技术论坛是三天时间,比展会的时间长多啦,对论坛时间的倾斜体现了组织方对技术的重视,技术主导正是其最大的魅力所在。论坛共分 15 个技术 Track,涵盖了 SI、PI、测试、建模、封装设计、芯片技术等各大领域。形式也分为 Technical Session,Bootcamp,Tutorial,Keynotes,Panel 等,参加的小伙伴需要注意自己的Ticket 类型,有的环节是参加不了的。高速先生队长最喜欢的是 Panel,也就是讨论小组的形式,一群人围绕一个话题各自展开阐述,各抒己见。国内的 Seminar 现在也逐渐采用这个形式,还经常美其名曰:圆桌论坛,或者高峰论坛。去年深圳的 5G 论坛,高速先生队长就是圆桌论坛的嘉宾之一,亲身参与后的体验就是你不仅得有技术,还得有情商。

言归正传,我们来看看今年的一些技术亮点,当然这是高速先生队长自己的观点,一 家之言,仅供参考。

作为国内高速设计的领导者,我们最关心的首推最前沿的通道设计及测试测量技术,这也是 DesignCon 最重要的话题之一: 2019年共有 19 篇各种类型的话题是围绕 112G 展开的,这个数据在 2018年是 11 次; 56G 出现的频率是 8 次,少于 2018年的 10 次; PAM4 的出现频率和 2018年持平,还是 12 篇。

关于高速无源通道技术,高速先生在今年 DesignCon 发现了一些好玩的观点和技术:



这篇(如上图示)关于112G-PAM4前沿技术研究的paper 可能会给目前正在做25G/28G应用产品的工程师们带来福音,它用比较精确的测试和仿真来告诉工程师们,你们目前正在使用的25/28G通道是有可能原封不动的进行升级的哈,而且一升还不止一级,直接从25/28G跳到了112G,当然说的是bps的速率,编码方式是从25/28G的NRZ变成了112G的PAM4。需要注意的是,这篇paper 只是验证了VSR通



- 1、搜索微信号"高速先生"
- 2、扫描右侧二维码,开始学习






道:chip-to-module 的情况,能不能在长通道下做这样简单的升级,个人表示非常非常非常有难度。高速先生团队其实也正在对 56G 到 112G 这一块做深入的研究,有什么突破性的进展会第一时间和广大工程师们分享哈。

高速先生关心的另一个领域当然是 DDR 啦,2018 年在算力卡领域,高速先生团队积累了非常多的实战经验,也收获了广大客户的赞誉及肯定,连硅谷的多家公司都找到我们来进行 DDR 相关的设计和仿真,甚至是攻克一些技术难关。这次会议和 DDR5(或者 LPDDR5)相关的文章是 8 篇。由于篇幅有限,这里仅介绍其中一个有意思的技术:


在 DDR 速率越来越高的情况下,地址控制命令这种一拖多的拓扑是很难设计的,因为来回的反射等因素影响,总会导致某些颗粒的信号质量比较差,这种情况在我们去年参与多家国内外知名公司的多款 DDR 加速卡产品上都有遇到,高速先生也是经过非常多的仿真验证调整才保证了 DDR 的调试成功。

所以下面这篇关于 DDR 的 paper 的出现让高速先生眼前一亮,它的思路非常清晰,感觉有点在"不计成本"的提高地址拓扑的信号质量。它也的确做到了,在下图的一个典型的 1 拖 9 的 fly-by 拓扑里,脑洞大开的在每一个颗粒的分支都添加一个精确计算过的电阻,目的就是使颗粒的反射得到很好的消除。

















高速先生一时技痒,自己仿真验证了一下,效果惊人!当然,要用到这种端接技术,就得使用埋阻工艺。新工艺新材料,果然是技术的重要推动力之一。



为什么高速先生会用"不计成本"来形容这个创新呢?因为埋阻材料目前应用还不是特别普及,因此加工难度和成本都会比较高。高速先生做一个大胆的猜想:若干年后,当这项技术的成本降到合理范围的时候,DDR 速率必定能突飞猛进,并行总线会不会迎来春天呢?

另外,PDN 相关话题的热力也在持续上升。这个不难理解,大家都认识到了板级电容去耦频段的局限性,随着频率的增加,寄生参数(主要是寄生电感 ESL)效应愈发明显,为了寻求更高频段的去耦,大家开始将目光投向芯片内部。当然,前提是需要对全链路(VRM→On-die)的 PDN 进行精确仿真,这不,高速先生就关注到了一种全链路的PDN 分析方法:





- 1、搜索微信号"高速先生"
- 2、扫描右侧二维码,开始学习





条条大路通罗马,有人从电容器件的去耦效果研究 PDN 的优化,也有人从板材入手,考虑使用 Dk 值最高达 30、厚度不超过 1mil 的超薄芯板,目的是实现平面等效电容的最大化,以满足难度日益增加的细间距 BGA 封装器件去耦需求。虽然该方法由于板材及加工的局限,尚停留在仿真实验阶段,但仍不失为一种的优化 PDN 的思路。



本期 DesignCon 技术论坛篇行文至此暂告一段落,一鳞半爪的技术分享肯定让各位觉得意犹未尽,没关系,高速先生团队会对 DesignCon2019 的论文持续研读,如果发现好玩好用的技术一定不会忘了大家,更多内容敬请关注微信公众号:高速先生。

【关于一博】

深圳市一博科技股份有限公司(简称一博科技)成立于 2003 年 3 月,专注于高速 PCB 设计、PCB 制板、SMT 焊接加工和供应链服务。我司在中国、美国、日本设立研发机构,全球研发工程师 600 余人。

- 一博旗下 PCB 板厂位于深圳松岗,采用来自日本、德国等一流加工设备,TPS 精益生产管理以及品质管控体系的引入,致力为广大客户提供高品质、高多层的制板服务。
- 一博旗下 PCBA 总厂位于深圳,并在上海、成都、长沙设立分厂,厂房面积 23000 平米,现有 30 条 SMT 产线,配备全新进口富士 XPF、NXT3、AIMEX III、全自动锡膏印刷机、十温区回流炉、波峰焊等高端设备,并配有 AOI、XRAY、SPI、智能首件测试仪、全自动分板机、BGA 返修台、三防漆等设备,专注研发打样、中小批量的 SMT 贴片、组装等服务。作为国内 SMT 快件厂商,48 小时准交率超过 95%。常备一万余种 YAGEO、MURATA、AVX、KEMET 等全系列阻容以及常用电感、磁珠、连接器、晶振、二三极管,并提供全 BOM 元器件服务。



- 1、搜索微信号"高速先生"
- 2、扫描右侧二维码,开始学习





PCB 设计、制板、贴片、物料一站式硬件创新平台,缩短客户研发周期,方便省心。

EDADOC, Your Best Partner.

【关于高速先生】

高速先生由深圳市一博科技有限公司 R&D 技术研究部创办,用浅显易懂的方式讲述高速设计,成立至今保持每周发布两篇原创技术文章,已和大家分享了百余篇呕心沥血之作,深受业内专业人士欢迎,是中国高速电路第一自媒体品牌。







历届所有技术文章 持续更新中





