

芯片产业链

全栈技术图谱与演进架构

从底层物理、制造工艺
到异构计算节点的深度解构

完备版产业调研报告
技术与产业格局视角 · 公开版

2026 年 6 月

目录

卷一	导论与全景框架	第 0-1 章
卷二	上游基石——设计、IP 与 EDA	第 2-4 章
卷三	底层物理与材料突破	第 5-8 章
卷四	前道工艺（FEOL）——制造的核心战场	第 9-13 章
卷五	中道与封装——异构集成的舞台	第 14-17 章
卷六	互连与存储体系重构	第 18-20 章
卷七	下游计算节点——异构架构的百花齐放	第 21-28 章
卷八	软件栈与软硬协同	第 29-30 章
卷九	应用驱动与终端市场	第 31-35 章
卷十	地缘政治、产业政策与产业框架	第 36-39 章
附录	术语表 · 路线图 · 阅读清单	附录 A-D

第 0 章 导论：摩尔定律的系统级重构与全栈技术演进范式

半导体集成电路产业是现代信息社会的物理基石，其发展轨迹在过去半个多世纪中一直严格遵循摩尔定律——通过在二维平面上不断缩小晶体管的特征尺寸，集成电路在性能、功耗与面积（PPA）上实现了指数级的优化。然而，随着硅基制程全面迈入亚纳米（Ångström，埃米）时代，传统的几何微缩正面临着量子隧穿效应加剧、光刻物理极限逼近以及互连 RC（电阻电容）延迟主导等严峻物理壁垒。

现代计算设备的演进已从单一的节点驱动，转变为囊括材料科学、光学工程、算法设计与三维异构封装的系统级博弈。本报告核心论点是：芯片产业的驱动力已从单纯的“晶体管尺寸微缩”全面转向“系统级异构集成与软硬协同设计”（System-Level Heterogeneous Integration and Co-design）。

CMOS 2.0：从节点驱动到系统集成

imec 提出的 CMOS 2.0 概念将芯片视为融合多种工艺层的整体系统：逻辑、存储、通信、电源传输被解耦并分别采用最优工艺，再通过混合键合、TSV、BSPDN 等三维互连重组。与此同时，华为提出的“陶定律”则代表另一种思路——通过逻辑折叠和系统级堆叠在更宽松的工艺节点下达到等效先进制程的算力密度。两种范式正共同重塑产业格局。

全栈研究六层框架

本报告自下而上构建以下六层研究框架，对应下图所示的全产业链结构：



图 0-1 芯片产业链六层架构全景图

五大投资主线总览

- 主线 A 国产替代深化：设备 + 材料 + EDA + IP 全链条突围
- 主线 B AI 算力爆发：GPU + HBM + 先进封装 + 互连

- 主线 C CPO/硅光：从一到十的渗透曲线
- 主线 D 第三代半导体（SiC/GaN）+ 二维材料前瞻
- 主线 E 端侧 AI 与智能驾驶：边缘 NPU 兴起




图 0-2 五大投资主线建议权重分配（个人组合参考框架）

第 1 章 半导体产业链全景图与价值链解构

1.1 三大模式：Fabless · Foundry · IDM

芯片产业链可大致划分为设计（Fabless）、制造（Foundry）和封测（OSAT）三大段落。IDM 模式（如 Intel、Samsung、Micron）则同时覆盖设计与制造。自 1990 年代台积电开创的 Fabless+Foundry 分工模式占据主流以来，近年因 AI 芯片对工艺与封装的深度协同需求，IDM 模式正出现部分回归（Intel Foundry Services）。

1.2 价值链毛利率分布

产业链毛利率分布呈典型“微笑曲线”：上游 EDA/IP 与下游 IC 设计毛利率最高，中游制造与封测受重资产驱动毛利率相对偏低。




图 1-1 半导体产业链各环节典型毛利率分布

1.3 全球区域格局

- 美国：设计 + 设备 + EDA + IP 全球主导
- 荷兰：ASML 光刻机绝对垄断（EUV/High-NA 100% 份额）
- 日本：材料 + 部分设备（光刻胶、特气、CMP）
- 韩国：存储双雄 Samsung + SK Hynix，HBM 主导
- 中国台湾：TSMC 代工 + 日月光封装绝对领先
- 中国大陆：成熟制程 + 封测 + 设计 + 高速国产替代

1.4 中国大陆国产化率现状




图 1-2 中国大陆半导体产业链各环节国产化率（估算）

卷二

上游基石——设计、IP 与 EDA

第 2 章

电子设计自动化（EDA）：算法、工具链与生态

2.1 EDA 全流程拆解

- 前端：HDL 编写 → 逻辑综合 → 形式验证 → 仿真验证
- 后端：布图规划 → 电源规划 → 布局（Placement）→ 时钟树综合（CTS）→ 布线 → 物理验证（DRC/LVS/ERC）→ 寄生参数提取 → 静态时序分析
- 制造接口：OPC、光刻仿真、DFM、Tape-out

2.2 物理设计的数学模型与算法演进

在超大规模集成电路（VLSI）的设计范畴中，单颗芯片的晶体管数量已突破数百亿乃至数千亿大关。面对如此庞大的系统，任何微小的物理级错误都会导致价值数千万美元的先进掩模板验证失败。布局阶段直接决定了后续信号连线的总长度、动态功耗分布、时序收敛速度，是物理设计中最具挑战性的 NP-hard 问题。

现代 EDA 工具大量依赖解析布局（Analytical Placement）算法。例如 ePlace 与 RePlAce 算法将标准单元抽象为带正电荷的粒子、将布局区域视为闭合静电场系统，通过惩罚高密度区域的静电势能驱动单元相互排斥并均匀散布。近年来基于 Moreau envelope 的平滑技术进一步提高了数值稳定性。

2.3 AI-EDA：生成式 AI 重塑物理设计

Google AlphaChip、Synopsys.ai、Cadence Cerebrus 等工具引入强化学习 + 图神经网络（GNN）驱动的布局优化。LLM 也被用于 RTL 自动生成与 Verilog 修复（ChipGPT、RTLLM）。实测收益：布图周期从 12 周（约 480 小时）缩短到 36 小时以下，线长缩短 3-5%，功耗优化 9%，时序收敛加快约 9 倍。

第 3 章 半导体 IP（知识产权）生态

3.1 IP 分类

- 处理器 IP：CPU/GPU/NPU/DSP
- 接口 IP：PCIe/USB/HBM/DDR/UCle/Ethernet
- 物理 IP：标准单元库、SRAM、PLL、Foundation IP
- 模拟 IP：ADC/DAC/PMU/SerDes

3.2 主流 IP 体系

- Arm 生态：Cortex-A/M/R、Neoverse 服务器、Mali GPU、Ethos NPU
- RISC-V 开源浪潮：SiFive、Andes、平头哥玄铁、芯来、Tenstorrent
- x86 双寡头：Intel / AMD 封闭授权
- GPU IP：Imagination、ARM Mali、Vivante

第 4 章 Chiplet 与 UCle：从单片 SoC 到芯粒生态

4.1 Chiplet 缘起与价值

随着单颗 SoC 的设计成本指数级上升、先进制程良率墙凸显，Chiplet 模块化复用成为破局之道。AMD Zen 系列、Intel Foveros、NVIDIA Blackwell B200、Apple M Ultra UltraFusion 均采用 Chiplet 架构。

4.2 UCle 2.0 标准核心要点

- 物理层：Standard Package ($\geq 45\mu\text{m}$ bump pitch) vs Advanced Package ($\leq 25\mu\text{m}$ pitch)
- 链路层：D2D 适配层 + FEC 纠错
- 协议层：PCIe/CXL/Streaming 三种主流协议
- 带宽密度：Advanced 模式可达 1.3 TB/s/mm，pJ/bit 量级功耗

卷三

底层物理与材料突破

第 5 章 硅基半导体的物理极限

5.1 Dennard Scaling 的终结

Dennard

缩放定律自

2005

年左右开始失效——晶体管缩小后电压无法等比例下降，功耗密度问题愈发严重，迫使芯片走向多核异构。此后短沟道效应（SCE）、DIBL、阈值电压波动、栅极漏电与互连 RC 延迟成为四大物理瓶颈。

+

第 6 章 第三代半导体：SiC 与 GaN

6.1 SiC（碳化硅）：电动车、光伏、轨交、电网

- 衬底制备：物理气相传输（PVT）法、液相法
- 衬底尺寸：6 英寸 → 8 英寸 → 12 英寸演进
- 器件结构：平面型 MOSFET → 沟槽型（Trench）MOSFET

6.2 GaN（氮化镓）：快充、5G 基站、雷达、射频

- GaN-on-Si / GaN-on-SiC / GaN-on-GaN 三条路线
- HEMT（高电子迁移率晶体管）原理
- Ga₂O₃、AlN 等第四代材料前瞻

第 7 章 二维半导体与新材料体系

7.1 过渡金属二硫化物（TMDs）

MoS₂、WSe₂、WS₂ 等过渡金属二硫化物厚度仅原子量级、无悬挂键、迁移率优异，在亚 5nm 栅长下仍保持鲁棒栅控。imec 路线图预测 2D 材料将在 A2 节点首次商用引入（约 2041 年）。

7.2 其他新材料体系

- 黑磷、石墨烯、h-BN：高迁移率沟道与绝缘层
- IGZO（氧化铟镓锌）：背面 BEOL 器件、3D 集成中介层
- 铁电材料：HfO₂、AlScN，用于存算一体器件

7.3 二维材料的挑战

- 大面积均匀生长（CVD、MBE）
- 接触电阻、欧姆接触工程
- 与 CMOS 的低温 BEOL 兼容性 (<400°C)

第 8 章 硅基衬底与半导体材料供应链

卷四

前道工艺（FEOL）——制造的核心战场

第 9 章 光刻：产业链的"皇冠明珠"

9.1 光刻技术演进路线

g/i-line → KrF (248nm) → ArF (193nm) → ArF immersion → EUV (13.5nm) → High-NA EUV → Hyper-NA EUV。每一代技术节点都依赖光刻分辨率的指数级提升，光刻机也成为全产业链最稀缺的设备。

9.2 EUV 光刻机的产品路线

- Low-NA EUV (0.33 NA)：NXE:3600D / 3800E (>220 wph) / 3800F (2027–2028)
- High-NA EUV (0.55 NA)：EXE:5000 → EXE:5200B → EXE:5200C/D → EXE:5600 (250+ wph)
- Hyper-NA EUV (>0.7 NA)：2030 之后路线图概念

9.3 TSMC vs Intel 的路线分歧

Intel 是 High-NA EUV 最激进客户，其波特兰工厂已完成两台 EXE:5200B 安装并处理超过 3 万片晶圆，目标在 2027–2028 年实现 14A 制程量产。TSMC 则采取保守策略——A16/A14 暂不引入 High-NA，转用 Multi-patterning Low-NA，等待 High-NA 技术与经济性双重成熟。




图 9-1 全球三大代工厂先进制程节点路线图（2022—2033）

第 10 章 晶体管架构演进：从 Planar 到 CFET

晶体管架构历经四代演进：Planar MOSFET ($>22\text{nm}$) $\rightarrow$ FinFET ($16\text{-}5\text{nm}$) $\rightarrow$ GAAFET / Nanosheet ($3\text{-}2\text{nm}$) $\rightarrow$ CFET (A10/A7, 约 2033)。每一代都通过提升栅极对沟道的控制能力，延缓短沟道效应并维持等效电气性能。




图 10-1 晶体管架构演进示意图

10.1 GAAFET（环栅）特点

- Samsung SF3 (3nm, 2022 首发)、TSMC N2 (2025)、Intel 18A/14A 均采用
- Nanosheet 沟道宽度可调、静电控制更好、漏电降低
- 衍生形态：Forksheet（纳米片之间引入介质墙）

10.2 CFET（互补 FET）

- PMOS 与 NMOS 垂直堆叠，标准单元面积节约 30-50%
- imec 预测 2033 年左右进入商用
- 沟道材料：硅 $\rightarrow$ SiGe $\rightarrow$ 2D 半导体 (A2 节点)

第 11 章

背面供电网络（BSPDN）：能量传输的革命

正面供电方式下，电源网络与信号网络竞争同一面积，导致电压降（IR drop）严重。BSPDN 技术将电源网络搬到晶圆背面，通过纳米级硅通孔（nano-TSV）从背面直达晶体管源/漏极，正面空间完全释放给信号布线。TSMC 实测数据：2nm 移动 SoC 电压降减少 122mV，面积节约 22%。

11.1 分阶段演进路线图

- 第一阶段（A14, 2025/2026）：背面全局互连供电
- 第二阶段（A10）：信号布线与供电完全分离
- 第三阶段（A7+）：通孔密度持续优化

- Samsung SF2Z（2027）：保守跟随，专为 HPC/AI 设计

第 12 章 前道关键工艺设备

前道工艺包含刻蚀、薄膜沉积（CVD/ALD/PVD/电镀）、CMP 化学机械抛光、离子注入、热处理（RTP/Laser Anneal）、清洗（Wet/Dry）、量测与检测等核心环节。海外五巨头（Applied Materials、Lam Research、KLA、Tokyo Electron、ASML）合计占据全球设备市场 >70%。

第 13 章 晶圆代工格局与技术节点

卷五

中道与封装——异构集成的舞台

第 14 章 先进封装技术全景

14.1 封装演进路径

DIP → QFP → BGA → CSP → WLP → 2.5D/3D。当前 AI 芯片几乎全部采用 2.5D（CoWoS、EMIB）或 3D（Foveros、SolC）封装。CoWoS 已衍生出 CoWoS-S（硅中介层）、CoWoS-R（RDL）、CoWoS-L（局部硅桥 LSI）三大变种，以平衡成本与性能。



图 14-1 先进封装三大主流结构对比

14.2 混合键合（Hybrid Bonding）

- Cu-Cu 直接键合，pitch 从 <10μm 持续微缩到 <1μm
- imec/EV Group 2026 ECTC 展示 200nm W2W、<40nm overlay
- 应用阶梯：CMOS 图像传感器（成熟）→ 3D NAND（量产）→ HBM/Logic（爬坡中）

14.3 玻璃基板（Glass Substrate）

相比传统有机基板，玻璃基板具备更高的热稳定性、更平坦的表面与更小的翘曲。Intel、Samsung、AMD 均在共同推进玻璃基板的产业化，目标在 2026–2030 年逐步导入。

第 15 章 HBM：高带宽存储的产业链革命

HBM 是 AI 算力的关键瓶颈。自 HBM2 → HBM4，接口宽度从 1024-bit 翻倍至 2048-bit，单堆栈带宽从 256 GB/s 提升到 2 TB/s。JEDEC 于 2025/4 发布 JESD270-4 HBM4 标准，首批 12-Hi 36GB 量产；下一代 HBM4E 将达 16-Hi 48GB（24Gb die）或 64GB（32Gb die），适配 NVIDIA Rubin Ultra（2027）。




图 15-1 HBM 高带宽存储代际演进

15.1 混合键合（HCB）的渐进导入

- Samsung HBM4E 16-Hi（2027 估）：开始正式采用 HCB
- SK Hynix HBM4E 20-Hi（2027–2028）：HCB 主线
- Micron：HCB 推迟至 HBM5（2028–2030）
- JEDEC 厚度规范 775μm → 900μm 检讨中（若通过将延后 HCB 必要性）

第 16 章 共封装光学（CPO）与硅光产业

CPO 缘起于可插拔光模块（CW + DSP）的功耗墙：1000 端口数据中心改用 CPO 可节省 2.6 MW 以上，单端口功耗从 30W 降至 9W。TSMC 的 COUPE（Compact Universal Photonic Engine）通过 SolC-X 将光学引擎与 ASIC 同基板封装，COUPE on Substrate 于 2026H2 量产，中段加速放量。LightCounting 预测 2026 年硅光渗透率超 50%。

16.1 硅光平台与材料

- SOI 硅光：CMOS 兼容，规模化主流
- InP：增益材料，激光源核心
- 薄膜铌酸锂（TFLN）：高速调制器
- 氮化硅（SiN）：低损耗无源器件

第 17 章 封测产业（OSAT）格局

全球十大 OSAT 排名：日月光（ASE）、Amkor、长电、通富、华天、京元电子、力成、SPIL、矽品、Powertech。中国大陆三大封测龙头（长电 / 通富 / 华天）合计全球份额超 25%，且 AI 算力外溢驱动下扩产加速。甬矽电子等新军在 WLP 领域营收同比大增 84%。

卷六

互连与存储体系重构

第 19 章 CXL 与存储分层重构

19.1 CXL 协议演进

CXL 在 PCIe 物理层之上扩展出 CXL.io、CXL.cache、CXL.mem 三大子协议。CXL 3.0 支持最多 4096 节点的 fabric 架构，将数据中心整合为统一共享内存池。实证显示内存利用率从典型 40-60% 提升至 80%+，Marvell Structera 等 CXL 交换芯片可实现 4.8 倍推理吞吐与 82.7% TTFT 降低。

19.2 存内计算（PIM）与近存计算（PNM）

- Samsung HBM-PIM + CXL-PIM 模组
- SK Hynix AiM（Accelerator-in-Memory）
- 国内：长鑫、紫光等探索中

第 20 章 存储芯片产业全景

20.1 DRAM / NAND / 新型存储

- DRAM：DDR5、LPDDR5X、GDDR7（HBM 已单列于第 15 章）
- NAND：3D NAND 层数竞赛（200+ → 400+ 层），CBA（Cell-on-Bonded-Array）
- 新型存储：MRAM、ReRAM、PCM、FeRAM

卷七

下游计算节点——异构架构的百花齐放




图 7-1 AI 算力需求驱动的产业链传导路径

第 21 章 通用 CPU 架构演进

第 22 章 GPU 与 AI 加速器

22.1 全球三强格局

- NVIDIA：Blackwell B100/B200/GB200，Rubin/Rubin Ultra，NVL72 整机柜
- AMD：MI300/MI325/MI350，ROCm 软件栈
- Intel：Gaudi 3 / Falcon Shores，oneAPI

22.2 国产 GPGPU 与昇腾生态

在出口管制压力下，国产 AI 算力快速崛起。华为昇腾 910B/910C 配合 CANN 软件栈，寒武纪思元 590/690、海光深算 DCU、沐曦、燧原、壁仞、摩尔线程等多家厂商并行竞争。据 Morgan Stanley 预测，国产 AI 芯片本土市占将在 2026 年大幅上升。

第 23 章 ASIC 与 TPU：超大客户的"专属硅"

- Google：TPU v5p/v6/Trillium/Ironwood + Axion CPU
- AWS：Trainium 2/3、Inferentia 3
- Meta：MTIA v1/v2/v3
- Microsoft：Maia 100/200、Cobalt
- Apple：ANE
- Tesla：Dojo D1/D2

第 24 章 边缘 NPU 与端侧 AI

第 25 章 晶圆级与数据流引擎

Cerebras WSE-3 将整片 12 寸晶圆作为单一芯片，包含约 90 万个 AI 优化核心、44GB 片上 SRAM，内部 fabric 允许数据在不离开晶圆的前提下高速流动，单芯片即可承载整个大模型。类似架构还包括 Tesla Dojo (D1 die + Training Tile + ExaPOD)、Tenstorrent Wormhole/Blackhole、Groq LPU (确定性数据流)、SambaNova、Untether AI。

25.1 设计哲学对比

- 通用 GPU：CUDA 生态 + 高灵活度 (NVIDIA)
- 数据流：编译期确定性 (Groq、Cerebras)
- 内存优先：极大 SRAM/HBM 包络 (Cerebras WSE-3 44GB)
- 编译器优先：SambaNova RDU、Graphcore IPU

第 26 章 类脑计算与脉冲神经网络

2026 年是类脑计算商用元年：Intel Loihi 3 (4nm, 800 万神经元、640 亿突触、峰值 1.2W) 正式量产，相比同等推理任务的 GPU 能效高 1000 倍以上；IBM NorthPole 进入全规模商业生产，推理快 22 倍、能效高 25 倍；BrainChip Akida、SynSense、Innatera 等专注边缘场景。

第 27 章 光子计算与下一代范式

- 相干 MZI/MRR 处理器：矩阵乘加的光域实现
- 非相干 WDM "Broadcast-and-Weight"：大规模并行
- VCSEL 脉冲神经形态：spiking 光子网络
- 电光混合协同设计：编译器-硬件协同

光子计算的核心优势在于 WDM 波分复用带来的超高并行带宽、超低延迟与极低能耗。产业玩家包括 Lightmatter、Lightelligence、Ayar Labs、Luminous，国内有曦智科技、光本位等。

第 28 章 量子计算的产业图景（前瞻）

卷八

软件栈与软硬协同

第 29 章 AI 编译器与运行时

CUDA 是 NVIDIA 最深的护城河，其上层 cuDNN、cuBLAS、TensorRT、NCCL 构成完整生态。挑战者包括 AMD ROCm、Intel oneAPI、华为 CANN、Google XLA、Apple Metal。编译器层面 MLIR、Triton、TVM、Mojo 正在快速演进，PyTorch 2.x / JAX / vLLM / SGLang 等上层运行时也在追求更高的部署效率。

29.1 国产 AI 框架

- 华为 MindSpore
- 百度 PaddlePaddle
- 一流科技 OneFlow（已并入硅基流动生态）
- 旷视 MegEngine

第 30 章 操作系统、固件与安全

- Confidential Computing：Intel TDX、AMD SEV-SNP、Arm CCA、NVIDIA CC
- Root-of-Trust：PUF、TPM、SE
- Side-Channel：Spectre/Meltdown/Rowhammer 防护

卷九

应用驱动与终端市场

第 31 章 AI 数据中心：超级算力底座

训练 vs 推理对硬件需求曲线截然不同：训练侧追求极致带宽与高精度（FP16/BF16/FP8），推理侧追求高吞吐与低延迟（INT8/INT4）。Scale-up 通过 NVL72 等整机柜架构提升单域算力，Scale-out 通过 InfiniBand / 以太网 / UEC（Ultra Ethernet Consortium）扩展集群规模。

第 32 章 智能驾驶与汽车电子

L2+ → L4 的算力需求曲线从 10 TOPS 跃升至 1000+ TOPS。域控架构整合 MCU + SoC + NPU，需要通过车规级（AEC-Q100）认证与功能安全（ISO 26262）。NVIDIA Orin/Thor、地平线 J5/J6、黑芝麻 A1000、寒武纪行歌、华为 MDC 是主要玩家。

第 33 章 手机/PC/AR/VR/可穿戴

- AI 手机：高通骁龙 8 Gen4/Gen5、联发科天玑、苹果 A19、华为麒麟
- AI PC：Intel Lunar Lake、AMD Ryzen AI、高通 Snapdragon X、Apple M5
- AR/VR：Micro-OLED、Micro-LED、硅基光波导

第 34 章 工业、机器人与边缘智能

第 35 章 通信与卫星

卷十

地缘政治、产业政策与产业框架

第 36 章 全球半导体地缘格局



图 36-1 全球半导体区域优势与风险摩擦点

36.1 美国出口管制演进

- EAR 出口管理条例 + Entity List 实体清单
- FDPR 外国直接产品规则 → 扩大域外管辖
- AI Diffusion Rule (2024) → 海外子公司新规 (2026/5)
- 2026/5/31 BIS 公告：母公司位于中国/澳门的海外子公司均受同等限制

36.2 各国产业政策

- 美国：CHIPS Act 共 527 亿美元补贴 + 投资税抵免
- 欧盟：Chips Act 共 430 亿欧元目标
- 日本：Rapidus 2nm 联合体 + LSTC
- 韩国：K-Chips Act 税收减免
- 印度：ISM 印度半导体使命
- 中国：大基金一/二/三期 (合计超 1 万亿元)

36.3 "陶定律"：华为系的逻辑折叠路线

在美方四年制裁压力下，华为提出"陶定律"——相对摩尔定律强调的"尺寸微缩"，陶定律强调"系统折叠 + 算力堆叠"：通过 Chiplet、3D 堆叠、超节点等架构，在更宽松工艺节点（如 N+2/N+3）上达到等效 14A 时代的算力密度。华为公开目标是在 2031 年实现等效 1.4nm 工艺集成度。

第 37 章 供应链风险与重构

- 台海地缘：全球 60%+ 代工产能集中风险
- 中东能源：霍尔木兹海峡通行、特气/化学品供给
- 关键矿产：稀土、镓、锗、铟、钨的中国主导
- Nexperia 事件：车规 IC 库存周期波动
- 分立器件：52 周+长交期成常态（功率半导体）

第 38 章 产业研究框架与分析方法

38.1 五大产业主线再梳理

主线 A · 国产替代深化

设备 + 材料 + EDA + IP 全链条突围

主线 B · AI 算力爆发

GPU + HBM + 先进封装 + 光通信

主线 C · CPO/硅光从一到十

硅光渗透率超 50%，CPO 量产元年

主线 D · 第三代半导体

车规/光伏/储能催化

主线 E · 端侧 AI / 智驾

边缘 NPU 与车规域控

38.2 产业轮动节奏

- 主题轮动：HBM → CoWoS → CPO → Chiplet → 国产设备
- 景气指标：产能利用率、订单/收入比、研发占比、设备出货
- 事件驱动：财报、CES、SEMICON West/China、IEDM、ISSCC、出口管制更新、定增

38.3 产业风险清单

- 技术路线变更（如 High-NA 推迟、HBM 厚度规范变更）
- 地缘升级（台海、出口管制扩围、关税）
- 大客户 Capex 收敛
- 国产替代证伪节奏（产品级良率、客户验证）

第 39 章 产业研究方法论

39.1 信息源体系（按可信度）

- 一级：上市公司公告、招股书、定增预案、年报/季报、电话会纪要
- 二级：券商深度报告、行业协会（SIA、SEMI、JEITA、中国半导体行业协会）
- 三级：学术会议（ISSCC、VLSI、IEDM、HotChips、SC、SIGGRAPH）、imec/IRDS 路线图、SPIE、ECTC
- 四级：技术媒体（SemiAnalysis、TechInsights、AnandTech、电子工程专辑、半导体行业观察）

39.2 数据工具

- Wind / 同花顺 iFinD / Choice / Bloomberg / FactSet
- SEMI World Fab Forecast、TrendForce、Yole、Omdia、IDC、Gartner、Counterpoint

39.3 建立"研究 → 跟踪 → 复盘"闭环


- 个人 Wiki 文档体系（Markdown + Git 本地仓库）
- 产业事件日历与追踪表
- 定期复盘（月 / 季 / 半年）

附录 A 核心术语词汇表（中英对照）

术语	英文全称 / 缩写	说明
EDA	Electronic Design Automation	电子设计自动化
IP	Intellectual Property	半导体知识产权
Fabless	Fabless Semiconductor Company	无晶圆厂的设计公司
Foundry	Pure-Play Foundry	纯代工厂
OSAT	Outsourced Semiconductor Assembly & Test	委外封测
IDM	Integrated Device Manufacturer	垂直整合厂商
GAA / GAAFET	Gate-All-Around FET	全环绕栅极晶体管
CFET	Complementary FET	互补 FET（垂直堆叠）
BSPDN	Backside Power Delivery Network	背面供电网络
EUV	Extreme Ultraviolet Lithography	极紫外光刻
High-NA EUV	0.55 NA EUV	高数值孔径 EUV
OPC	Optical Proximity Correction	光学邻近修正
DFM	Design for Manufacturability	可制造性设计
CoWoS	Chip-on-Wafer-on-Substrate	TSMC 2.5D 封装
Foveros	Intel 3D Stacking	Intel 3D 封装
HBM	High Bandwidth Memory	高带宽存储
HCB	Hybrid Copper Bonding	混合铜键合
UCle	Universal Chiplet Interconnect Express	通用芯粒互连
CXL	Compute Express Link	计算快速链路
CPO	Co-Packaged Optics	共封装光学
SiC	Silicon Carbide	碳化硅
GaN	Gallium Nitride	氮化镓
IGZO	Indium Gallium Zinc Oxide	氧化铟镓锌
TMD	Transition Metal Dichalcogenide	过渡金属二硫化物
ALD	Atomic Layer Deposition	原子层沉积
ALE	Atomic Layer Etching	原子层刻蚀
CMP	Chemical Mechanical Polishing	化学机械抛光
SNN	Spiking Neural Network	脉冲神经网络
PIM / PNM	Processing/Processor in/near Memory	存内/近存计算
TPU	Tensor Processing Unit	张量处理器
NPU	Neural Processing Unit	神经网络处理器
DPU	Data Processing Unit	数据处理器


附录 B 关键路线图汇总

B.1 全球三大代工厂节点路线图




附图 B-1

B.2 HBM 代际演进



附图 B-2

B.3 晶体管架构演进



附图 B-3

附录 C 阅读清单（精选）

经典教材

- Mead & Conway, Introduction to VLSI Systems
- Weste & Harris, CMOS VLSI Design
- Hennessy & Patterson, Computer Architecture: A Quantitative Approach
- Sze & Ng, Physics of Semiconductor Devices

路线图与白皮书

- IRDS（International Roadmap for Devices and Systems）
- imec CMOS 2.0 Roadmap
- SEMI World Fab Forecast
- SIA State of the Industry Report

深度内容平台

- SemiAnalysis（Dylan Patel）
- TechInsights Teardown Reports
- Yole Group Reports
- Chips and Cheese / The Next Platform / ServeTheHome

附录 D 关键会议日历

月份	会议	主题
2 月	ISSCC	国际固态电路会议
2 月	SPIE Advanced Lithography	光刻技术
3 月	GTC	NVIDIA 开发者大会
3 月	SEMICON China	中国半导体设备展
5-6 月	Computex	台北电脑展
6 月	VLSI Symposium	VLSI 技术与电路
6 月	ECTC	电子元件与封装
7 月	SEMICON West	北美半导体设备展
8 月	Hot Chips	高性能芯片峰会
9 月	SEMICON Taiwan	台湾半导体展
11 月	SC	超算大会
12 月	IEDM	国际电子器件会议

— 全文完 —

本提纲为技术与产业格局视角的公开版本，
不涉及具体投资标的与代码。