Grundlagen der Betriebssysteme

Tim Luchterhand, Paul Nykiel (Gruppe 017)

9. Juli 2018

1 Seitenadressierung

- 1. Software: Addition des Segmenttabellenbasisregisters und der logischen Segmentnummer der logischen Adresse ergibt Adresse des Segmenteintrags.
- 2. Software: Lesen des zugehörigen Segmenteintrags, der die Startadresse der zugehörigen Seiten-Kachel-Tabelle (SKT) enthält.
- 3. Software: Addition der Startadresse der SKT und der logischen SKT-Nummer der logischen Adresse ergibt die Addresse des SKT-Eintrags.
- 4. Software: Vergleich der Seitennummer mit Segmentlänge. Falls die Seitennummer außerhalb des Segments: Unterbrechung
- 5. Hardware: Laden des SKT-Eintrags
- 6. Hardware: Ermitteln des Präsenzbits. Dies ist in diesem Fall: null (0)
- 7. Hardware: Untebrechung (Page fault).
- 8. Software: Blockieren des Prozesses, einlagern der benötigten Seite in die freie Kachel.
- 9. Hardware: Kacheladresse in passendem SKT-Eintrag anpassen und Präsenzbit auf eins (1) setzten.
- 10. Software: Prozess aufwecken und Speicherzugriff wiederholen.

2 Ersetzungsstrategien

| Referenzfolge | | 1 | 2 | 3 | 1 | 2 | 4 | 5 | 1 | 2 | 3 |
|------------------------------------|----------------------------------|-----|-------------|--|--|--|--|---|--|--|---|
| Hauptspeicher | Kachel 1 Kachel 2 Kachel 3 | 1 | 1 2 - | $\begin{vmatrix} 1 \\ 2 \\ 3 \end{vmatrix}$ | $\begin{vmatrix} 1\\2\\3 \end{vmatrix}$ | $\begin{vmatrix} 1\\2\\3 \end{vmatrix}$ | $\begin{vmatrix} 1 \\ 2 \\ 4 \end{vmatrix}$ | 5 2 4 | $\begin{array}{ c c } 5 \\ 1 \\ 4 \end{array}$ | $\begin{array}{ c c } 5 \\ 1 \\ 2 \end{array}$ | 3 1 2 |
| Kontrollzustände / Referenzbits | Kachel 1 Kachel 2 Kachel 3 | 0 - | 1 0 - | $\begin{array}{ c c } 2 \\ 1 \\ 0 \end{array}$ | $\begin{array}{ c c } 0 \\ 2 \\ 1 \end{array}$ | $\begin{array}{ c c }\hline 1\\0\\2\\ \end{array}$ | $\begin{array}{ c c } 2 \\ 1 \\ 0 \end{array}$ | $\begin{array}{ c c }\hline 0\\2\\1\end{array}$ | $\begin{array}{ c c }\hline 1\\0\\2\\ \end{array}$ | $\begin{array}{ c c } 2 \\ 1 \\ 0 \end{array}$ | $\begin{bmatrix} 0 \\ 2 \\ 1 \end{bmatrix}$ |

Tabelle 1: Least Recently Used; Seitenersetzungen: 8

| Referenzfolge 1 2 3 1 2 4 5 1 2 3 | | | | | | | | | 3 | | |
|---|----------------------------------|-----|-------------|--|---|---|---|--|--|---|---|
| Hauptspeicher | Kachel 1 Kachel 2 Kachel 3 | 1 | 1 2 - | $\begin{vmatrix} 1 \\ 2 \\ 3 \end{vmatrix}$ | $\begin{vmatrix} 1\\2\\3 \end{vmatrix}$ | $\begin{vmatrix} 1\\2\\3 \end{vmatrix}$ | 4 2 3 | 4 5 3 | $egin{array}{c c} 4 \\ 5 \\ 1 \end{array}$ | 5 1 | 2 3 1 |
| Kontrollzustände / Referenzbits | Kachel 1 Kachel 2 Kachel 3 | 0 - | 1 0 - | $\begin{array}{ c c } 2 \\ 1 \\ 0 \end{array}$ | 3 2 1 | $\begin{array}{ c c } \hline 4 \\ 3 \\ 2 \\ \hline \end{array}$ | $\begin{bmatrix} 0 \\ 4 \\ 3 \end{bmatrix}$ | $\begin{array}{ c c }\hline 1\\0\\4\\ \end{array}$ | $\begin{array}{ c c } 2 \\ 1 \\ 0 \end{array}$ | $\begin{vmatrix} 0 \\ 2 \\ 1 \end{vmatrix}$ | $ \begin{array}{ c c } \hline 1 \\ 0 \\ 2 \end{array} $ |

Tabelle 2: First-In First-Out; Seitenersetztungen: 8

| Referenzfolge | | | 1 2 3 1 2 4 5 1 2 3 | | | | | | | | | |
|------------------------------------|---------------------|---|---------------------------------------|---|---|---|---|---|---|---|---|--|
| Hauptspeicher | Kachel 1 | 1 | 1 | 1 | 1 | 1 | 4 | 4 | 4 | 2 | 2 | |
| | Kachel 2 | - | 2 | 2 | 2 | 2 | 2 | 5 | 5 | 5 | 3 | |
| | Kachel 3 | - | - | 3 | 3 | 3 | 3 | 3 | 1 | 1 | 1 | |
| Kontrollzustände / Referenzbits | Kachel 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | |
| | Kachel 2 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | |
| | Kachel 3 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | |
| | ${ m Umlaufzeiger}$ | 2 | 3 | 1 | 1 | 1 | 2 | 3 | 1 | 2 | 3 | |

Tabelle 3: Second chance, clock; Seitenersetzungen: 8