





تصميم الدارات الإلكترونية بالحاسوب



Computer Design of Electronic Circuits







المحاضرة الثالثة

محتويات المقرر


- مدخل إلى أهمية تطوير أدوات التصميم باستخدام الحاسب (Introduction to The Need of Developing CAD Tools)
- 2. تصنيف عام لأنواع أدوات التصميم (General Classification of CAD Tools Used in Electronic Systems Design)
- 3. مدخل إلى اللغات المستخدمة في التصميم (.. ,Introduction to Design Languages VHDL, Verilog, Verilog System 4. مدخل إلى مراحل بناء النظم الرقمية (Introduction to Digital Systems Synthesis)
 - - تصميم الدارات المتكاملة للنظم عالية التكامل (Layout Design for VLSI Systems)
 - 7. تطبیقات تصمیمیة (Design Applications)
 - 8. اتجاهات التطور الحديثة (Trends and New Directions)


5. مرحلة البناء منخفض المستوى (Low Level Synthesis)

تطبيقات حول التوصيف البنيوي:

```
// Half adder
module halfadder(
 input a,
 input b,
 output o,
 output c
 assign o = a ^ b;
 assign c = a & b;
endmodule
```

```
// Full adder
module fulladder(
 input a,
 input b,
 input d,
 output o,
 output c
);
 wire t, c1, c2;
 halfadder ha1(a, b, t, c1);
```





توصيف بنيوي لدارة Full Adder :

module full_adder_4b (input [3:0] a, input [3:0] b, input cin, output [3:0] sum, output cout); wire [4:0] c;

wire [3:0] s;
genvar i;

generate for (i = 0; i < 4; i = i + 1)

begin : label <mark>full_adder fa (a[i], b[i], c[i], s[i], c[i+1])</mark>;

endgenerate

assign sum = s;

assign cout = c[4]; assign c[0] = cin ;

endmodule

end

module full_adder (input a, input b, input cin, output sum, output cout);

assign sum = a ^ b ^ cin; assign cout = (a & b) | (a & cin) | (b & cin);


endmodule


حاول توصيف هذا النظام بطريقة أخرى وارسم المخطط الصندوقي له


توصيف بنيوي لدارة Full Adder:

ملاحظات:

- يتم استخدام الأمر generate لإنشاء مجموعة من كائنات full_adder، حيث يتم إنشاء عدد من الكائنات يساوي عدد البتات (4 في هذا المثال)، وكل كائن يستخدم Full Adder لجمع البتات المقابلة في a و c و d.
 - يتم توصيل الحمل الناتج من الكائن السابق إلى الكائن التالي بواسطة إشارة [1+1] .
- و يتم استخدام الأمر assign لإسناد قيمة الإشارات sum و cout إلى الإشارات الوسيطة s و [4] على التوالي.
- genvar هي كلمة مفتاحية في لغة Verilog وهي اختصار لـ generate variable تستخدم لتعريف متغيرات تستخدم في الأوامر المرتبطة بالأمر genvar، مثل genvar، مثل for loops يمكن استخدام genvar لتحديد متغير يتم تكرار قيمه في كل مرة يتم فيها تكرار الأمر المرتبط به، مثل إنشاء مجموعة من الكائنات. يمكن استخدام genvar في أي مكان داخل الأوامر المرتبطة بالأمر generate، ويجب تعيين قيمة ابتدائية للمتغير قبل استخدامه.








always

```
Basic syntax:
                                Signal list - change activates block
 always (sensitivity-list)
      statement ← Sequential statement (=, if/else, etc.)
 or
 always (sensitivity-list)
 begin
                                Compound Statement - sequence of sequential statements
 end
```



initial

Syntax





Delays in Behavioral Verilog

- Blocking Delay

Delay control statement -

```
#n sequential_statement
```

- Simulation effect: suspends simulation for n time units before simulating following statement
- Example: clock generator

```
always
begin

clk = 0;

#50 clk = 1;

#50;


end

null statement
(suspends simulation 50 time units)
```

Delays in Behavioral Verilog

- Blocking Delay

```
initial x = 0;
                                          40
initial begin
       #25 x = 1;
       #10 x = 0;
                                 25
       #5;
end
```



Simulation Time in Verilog:


`timescale

- `timescale controls simulation time
 - `timescale time_unit time_precision
 - `timescale 1ns 100ps
- # operator specifies delay in terms of time units
 - `timescale 1ns 100ps
 - #5 // delays 5*1ns = 5ns;

- `timescale 4ns 1ns
- #3 // delays 3*4ns = 12ns

Simulation Time in Verilog:

<u>`timescale</u>




Character	Unit
s	seconds
ms	milliseconds
us	microseconds
ns	nanoseconds
ps	picoseconds
fs	femtoseconds

Verilog code for and_gate

module and_gate(input a, input b, output y);

endmodule

assign y = a & b;



wire y1; and_gate uut (.a(a1), .b(b1), .y(y1));

module test ();

reg a1, b1;

Initial begin a1 = 0; b1 = 0;

#10 a1 = 0; b1 = 1;#10 a1 = 1; b1 = 0;

Verilog Testbench code to simulate and gate

#10 a1 = 1; b1 = 1;

end endmodule

Verilog code for Rising Edge D Flip Flop

module d_flip_flop(input d, input clk, output reg q);


always @(posedge clk)


begin


 $q \ll d$;

end

endmodule








Verilog Testbench code to simulate D Flip-Flop:

ISE Project Navigator (P.58f) - D:\Users\USER\Desktop\Test1\Test1.xise - [tset.v] File Edit View Project Source Process Tools Window Layout Help 5 H □ 5 / N? ► 2 📌 💡 » 🏓 🔑 🥦 🏨 🏓 ↔ □ ♂ × esign ቒ timescale lns / lps View: O Timplementation
View: Simulation module test: Behavioral // Inputs Hierarchy reg d; 5 reg clk; Test1 in v test (tset.v) // Outputs uut - d_flip_flop (d_flip_flop.v) wire q; 10 // Instantiate the Unit Under Test (UUT) 11 d flip flop uut (d, clk, q); always #5 clk = ~clk; 13 14 15 initial begin // Initialize Inputs d = 0: No Processes Running clk = 0;18 #10 d = 1:Processes: test #20 d = 0;ISim Simulator #30 d = 1;Behavioral Check Syntax end Simulate Behavioral Model 23 endmodule

Verilog Testbench code to simulate D Flip-Flop:



Verilog code for up counter


```
module up counter(input clk, reset, output[3:0] counter);
reg [3:0] counter up;
// up counter
always @(posedge clk or posedge reset)
begin
if (reset)
 counter up <= 4'b0;
else
 counter up <= counter up + 4'b0001;
end
assign counter = counter up;
endmodule
```

Verilog code for up counter test

```
module upcounter testbench;
   // Inputs
   reg clk;
   reg reset;
  // Outputs
   wire [3:0] counter;
   // Instantiate the Unit Under Test (UUT)
   up counter uut (
      .clk(clk),
                                         Or
      .reset (reset),
      .counter(counter));
always #5 clk=~clk; 4
   initial begin
      // Initialize Inputs
clk = 0;
reset=1;
#10;
reset=0:
#10;
end
endmodule
```

up_counter uut (clk, reset, counter)

Verilog code for up counter test





الأسئلة والمناقشة

