




# تصميم الدارات الإلكترونية بالحاسوب



# **Computer Design of Electronic Circuits**





إعداد: د. علا جزماتي







- :. مدخل إلى أهمية تطوير أدوات التصميم باستخدام الحاسب (Introduction to The Need of Developing CAD Tools) 2. تصنيف عام الأثواع أدوات التصميم (General Classification of CAD Tools Used in Electronic Systems Design)
- رواع الواع الوات المستخدمة في التصميم (Introduction to Design Languages VHDL, Verilog, Verilog System, ..) مدخل إلى اللغات المستخدمة في التصميم
- مدحل إلى مراحل بناء النظم الرقمية (Introduction to Design Languages VHDL, Verliog, Verliog System, )
  - مرحلة البناء منخفض المستوى (Low Level Synthesis)
  - تصميم الدارات المتكاملة للنظم عالية التكامل (Layout Design for VLSI Systems)
    - تطبيقات تصميمية (Design Applications)
      - اتجاهات التطور الحديثة (Trends and New Directions)

.5

.6

.7

# 

**SSI** = small-scale integration (up to 10 gates)( $(< 10^2)$ T)

**MSI** = medium-scale integration (up to 1000 gates) ( $10^{2-}$   $10^{3}$ )

**LSI** = large-scale integration (up to 10000 gates) ( $10^{3-}$   $10^{4}$ )

**VLSI** = very large-scale integration (over 10000 gates) (10<sup>4-</sup> 10<sup>9</sup>)

**ULSI** = ultra large-scale integration & **GSI** = giga-scale integration (> 10<sup>9</sup>)

**System-on-a-Chip (SoC or SOC)** is an integrated circuit in which all the components needed for a computer or other system are included on a single chip.

# **Chip Integration Level**


# **Moore's Law**



# قانون Moore

- •عدد المكونات التي يمكن أن تكامل على شريحة واحدة يتضاعف كل 18 شهراً.
- حالياً العدد المتوسط يتضاعف بالفعل لكن كل أقل من 18 شهراً، لكن لمتى سيستمر هذا؟

### ITRS - International Technology Roadmap for Semiconductors



# **Integration Levels**


**SSI**: 10 gates

**MSI**: 1000 gates

**LSI**: 10,000 gates


VLSI: > 10k gates

### Intel Pentium 4 Micro-Processor




2000 42 million transistors 2 GHz operation 0.18 um

# Intel Core 2 Quad




2008 820 million transistors 2.83 GHz operation 45 nm

Intel 4004 Micro-Processor




1971 2300 transistors 108 KHz operation PMOS only (10 um process)

# **Technology Scaling**




ARM1 processor (1985) 25 thousand transistors




Apple M1 processor (2020) 8-core ARM, 16 billion transistors

### ARM1 and Apple M1 at the same scale



ARM1 processor ~7mm wide 3 μm process

If built with M1 transistors, the entire ARM1 chip would be the tiny dot inside this circle: •




Apple M1 processor, ~11mm wide, 5 nm process


غالباً ما يوصف تقدم الإلكترونيات بالبعد الأصغر في الترانزستور MOS وهو طول القناة أي المسافة بين المنبع (Source) والمصرف (Drain).


إن التحدي الرئيسي اليوم يتمثل في إيجاد طرق الوصول إلى ترانز ستورات فائقة الصغر.

# Intel's 30nm transistor, 2002





# 10nm device





### **Structure:** *n-channel* MOSFET (NMOS)





الترانزستور الحقلي ذو البوابة المعزولة: و يدعى أيضاً الترانزستور الحقلي نصف الناقل ذو الأكسيد المعدني

# Metal Oxide Semiconductor Field Effect Transistor


تصنف الترانزستورات الـ MOSFET إلى صنفين أساسيين:

### MOSFET (D):

ويعمل هذا الترانزستور بنظامي عمل (إغناء و إفقار) أي بتقطيب أمامي أو عكسي لقطب الدخل (البوابة) - Depletion-Enhancement ويعمل هذا الترانزيستور ذو القتاة مسبقة الصنع MOSFET

### MOSFET (E):

ويعمل هذا الترانزستور بنظام عمل وحيد (إغناء) أي بتقطيب أمامي فقط على الدخل - Enhancement MOSFET




MOSFET (D)- n channel

و تختلف البنية الطبقية للترانزستور الحقلي ذو البوابة المعزولة بحسب صنفه إلا أنها تشترك في كون قطب البوابة معزول عن جسم الترانزستور بمادة أكسيد السيليكون مما يجعل تيار البوابة مساو للصفر  $(o = I_G)$  بغض النظر عن قطبية الجهد المطبقة

MOSFET (E)- n channel

# ترانزستور Mosfet:




ترانزستور Mosfet في نظام الاغناء والذي

نستخدمه في دارات CMOS، حيث في هذا

النوع لا توجد قناة كي تمر الالكترونات الحرة


من خلالها من المنبع إلى المصرف.

# ترانزستور Mosfet:




عندما نطبق جهداً أمامياً على البوابة سوف يحرض على ظهور شحنات سالبة في المنطقة p و هي عبارة عن الكترونات حرة, وإذا استمرينا بزيادة جهد Vgs الموجب إلى قيمة جهد العتبة يصبح عدد الالكترونات الحرة كبيراً جداً، وبالتالي تنقلب المنطقة بالقرب من طبقة الأكسيد العازل من المادة p إلى n تتشكل القناة کهر بائیا .

# ترانزستور Mosfet:




Two types of transistors, nMOS and pMOS

ترانزستور Mosfet:



# جهد العتبة Threshold Voltage




# إذا جهد العتبة:

هو أقل جهد أمامي واجب تطبيقه على البوابة منبع كي تتشكل القناة, وبالتالي البدء في مرور التيار المصرفي Id.

أي في حالة Vgs<Vt مرور التيار المصرفي Id معدوم .

المميزة التبادلية




# مراحل تصميم الدارات المتكاملة:

- 1- توصيف الدارة لمعرفة طبيعة بنيتها.
  - 2- تحديد النموذج الوظيفي لها.
- 3- البوابات التي تحقق التابع المطلوب.
- 4- تحويل البوابات إلى ترانزستورات.
- 5- تحويل المخطط الناتج إلى ماسكات (polygons) لتساعدنا في تصميم الدارة المطلوبة

من أهم أدوات تصميم ومحاكاة دارات CMOS باستخدام الحاسب





A Layout and Simulation tool for deep sub-micron CMOS design




**NMOS Inverter** 

**PMOS Inverter** 







$$\mathbf{Z} = f(x)$$
 : يعطى بالعلاقة CMOS يعطى التابع الكلي لشبكة

والشكل التالي يوضح شبكة CMOS المكونة من :


1- شبكة السحب نحو المستوى الأعلى pmos

2- شبكة السحب نحو المستوى المنخفض nmos

$$\mathbf{Z}\mathbf{n} = \overline{f(x)}$$
: nmos کابع

$$\mathbf{Z}\mathbf{p} = f(\overline{x})$$
 : pmos کابع

$$\mathbf{Z} = \mathbf{Zn}[\mathbf{0}'] + \mathbf{Zp}[\mathbf{1}]$$



$$\mathbf{Z} = \overline{m{A} + m{B}}$$
 : nor نرید تحقیق دارة


<u>الحل :</u>


مثال 1:

$$\mathbf{Z}\mathbf{n} = \overline{f(x)} = \mathbf{A} + \mathbf{B}$$
 : nmos وهذا التابع يحققه ترانزستورين على التفرع.

$${f Zp}=f(\overline{\,x\,})=\overline{\overline{A}+\overline{\overline{B}}}={f A.\,B}$$
: pmos وهذا التابع يحققه ترانزستورين على التسلسل.

ومنه نرسم الدارة التالية:







Voltage vs. time (Voltages and currents (Voltage vs. voltage (Frequency vs. time (Eye diagram)


تصميم الأنظمة الرقمية باستخدام CMOS:

رسم layout باستخدام أداة


دارة nor









دارة nor










# المحاكاة باستخدام أداة dsch2

دارةِ nor








# مثال 2 :


$$\mathbf{Z} = \overline{oldsymbol{x}}$$
 :not نرید تحقیق دارة


### <u>الحل:</u>


$$\mathbf{Z}\mathbf{n}=f(x)=ar{ar{\mathbf{x}}}=\mathbf{x}$$
: nmos وهذا التابع يحققه ترانزستور


$$\mathbf{Zp} = f(\overline{x}) = \mathbf{x}$$
: pmos وهذا التابع يحققه ترانزستور

















$$z = \overline{a \cdot b}$$

مثال 3 :

 $\mathbf{Z} = \overline{oldsymbol{a}.oldsymbol{b}}$  :NAND نرید تحقیق دارة

<u>الحل :</u>

 $\mathbf{Z}\mathbf{n} = \overline{f(x)} = \overline{\mathbf{a}.\,\mathbf{b}} = \mathbf{a}.\,\mathbf{b}$  : nmos نابع

وهذا التابع يحققه ترانزستورين nmos على التسلسل.

$$\mathbf{Z}\mathbf{p} = f(\overline{x}) = \overline{\overline{a}}.\overline{\overline{b}} = \overline{\overline{a}} + \overline{\overline{b}} = \mathbf{a} + \mathbf{b}$$
 : pmos تابع

وهذا التابع يحققه ترانزستورين pmos على التفرع.

ومنه نرسم الدارة التالية:

مثال 3:

 $oldsymbol{Z} = \overline{oldsymbol{a}.oldsymbol{b}}$ :NAND نرید تحقیق دارة

الحل :

 $\mathbf{Z}\mathbf{n} = \overline{f(x)} = \overline{\mathbf{a}.\,\mathbf{b}} = \mathbf{a}.\,\mathbf{b}$  : nmos تابع

وهذا التابع يحققه ترانزستورين nmos على التسلسل.

 $\mathbf{Z}\mathbf{p} = f(\overline{x}) = \overline{\overline{a}}.\overline{\overline{b}} = \overline{\overline{a}} + \overline{\overline{b}} = \mathbf{a} + \mathbf{b}$  : pmos نابع


وهذا التابع يحققه ترانزستورين pmos على التفرع.

ومنه نرسم الدارة التالية:

 $Z = \overline{a.b}$ 

تمرين : ارسم دارة cmos التي تحقق دارة AND و Xor.

$$\square Y = \overline{(A+B+C) \cdot D}$$



# Basic Rules of Boolean Algebra

1. A+0=A	7. A · A = A
2. A+1=1	8. $A \cdot \overline{A} = 0$
3. $A \cdot 0 = 0$	9. $\overline{\overline{A}} = A$
4. A · 1 = A	10. $A + AB = A$
5. A+A=A	11. $A + \overline{A}B = A + B$
6. $A + \overline{A} = 1$	12. $(A + B)(A + C) = A + BC$

# DeMorgan's Theorem

$$\overline{(AB)} = (\overline{A} + \overline{B})$$
  $\overline{(A + B)} = (\overline{A} \overline{B})$ 

# الأسئلة والمناقشة