# 機能設計仕様書

1029338238 神事倫紀

執筆日:2023年5月10日

# 1 全体をどのようなコンポーネントに分割したか

まず、現時点で完成している simple/B の全体図が下の図1である。まず、




図 1: simple/B の全体図

命令を記憶しておくメモリや命令の結果を記憶しておく主記憶として RAM が用意されており、現在の命令の番号を記憶している PC、回路全体でどの操作を行うかを制御する ctl、命令に使う値や命令の結果をいったん記憶しておく汎用レジスタの RegisterFile、算術論理計算を行う ALU とシフトを行う Shifter、その結果に関して、条件分岐に用いる cond を記憶しておく SZCV、16 ビットの数を記憶しておく IR、AR、BR、DR、MDR、分岐命令の時に分岐するか否かを判断する Branch、また今のフェーズをカウントする phase counter、というように上図1のように各コンポーネントに分割した。外部入力から読み込んでくるときに導入課題の3と同様にチャタリングが起こってしまうのでそれの除去を行うモジュール RemoveChat も用意した。以下に自分が担当した部分のモジュールについて詳細を述べていく。

# 2 制御部

# 2.1 外部仕様

制御部では、まず今行うべき命令の内容を入力として読み込み、今の命令を正しく回路内で処理するために必要な制御信号をすべて出すのが役割である。具体的に、制御部が出力するものを下に示す。

- RegWrite 信号: レジスタファイルに書き込みが行われる命令の時にそれをレジスタファイルに知らせる信号。
- MemWrite 信号: 主記憶に書き込みが行われる命令の時にそれを主記憶に知らせる信号。
- MemRead 信号: 主記憶からのデータの読み込みが行われるときにそれを主記憶に知らせる信号。
- MemtoReg 信号: レジスタにデータとして渡すのが ALU や Shifter の 結果かメモリや外部入力から得られたものかを制御する信号。
- ALU\_Src1 信号:ALU への第1引数がレジスタファイルから読みだした ものか PC の値に1を足したものかを制御する信号。
- ALU\_Src2 信号:ALU への第 2 引数がレジスタファイルから読みだした ものか d の値を符号拡張したものかを制御する信号。
- Output 信号: 外部への出力が行われるか否かを知らせる信号。
- Input 信号: 外部からの入力が行われているか否かを知らせる信号。
- ALUorShifter 信号:ALU と Shifter の結果のうちのどちらをレジスター に読み込むかを制御する信号。
- Halt 信号: 停止命令が来たときにそれを知らせる信号。
- BranchCond 信号: 分岐命令の時にそれを知らせる信号。ただし全体を 組み合わせるときに不要であったものなので最終レポートでは削除さ れる見込みである。
- AS\_BC 信号:ALU もしくは Shifter が分岐命令の条件コードの下となる 計算を行い、条件コード部分を書き換えるべき時にそれを知らせる信号。

以上が制御部から出力される1ビットの信号である。 続いて2ビット以上の信号を示す。

opcode:ALU や Shifter で今どの計算をするべきかを制御するコード。4 ビット。

- RegDst: 書き込むレジスタファイルの番地。3ビット。
- Branch: 今の命令においてどの条件分岐が行われるかを判断するためのコード。3 ビット。

以上が制御部が出力するものである。

## 2.2 内部仕様

以上のような外部仕様をみたす制御部の内部仕様について、制御部のソースコードを示しつつ説明する。

```
1 module ctl(
           input clk, rst_n,
           input [15:0] inst,
3
           output MemRead, MemWrite, RegWrite, ALUSrc1, ALUSrc2,
               MemtoReg,Output,Input,ALUorShifter,Halt,BranchCond
               ,AS_BC,
           output [3:0] opcode,
           output [2:0] RegDst,
6
           output [2:0] Branch);
           wire [1:0] twobit;
           wire [3:0] opcode_reg;
9
           wire [15:0] inst_reg;
10
           wire [2:0] brch_reg;
11
           reg MemRead_wire,MemWrite_wire,RegWrite_wire,
12
               ALUSrc1_wire, ALUSrc2_wire, MemtoReg_wire,
               Output_wire, Input_wire, ALUorShifter_wire, Halt_wire
               ,BranchCond_wire,AS_BC_wire;
           reg [3:0] opcode_wire;
13
           reg [2:0] brch_wire;
14
           reg [2:0] reg_dst_wire;
15
           assign inst_reg = inst;
16
           assign twobit = inst[15:14];
17
           assign opcode_reg = inst[7:4];
18
           assign brch_reg = inst[13:11];
19
           always @ (posedge clk ) begin
20
                   if(!rst_n) begin
21
                           Halt_wire <= 1'b0;</pre>
22
                   end else begin
23
                           if (( twobit == 2'b11 && opcode_reg
24
                                != 4'b0111 && opcode_reg != 4'
                               b1101 && opcode_reg != 4'b1110 &&
                                 opcode_reg != 4'b1111 &&
                                opcode_reg != 4'b0101) || (twobit
                                 == 2'b00 ) || (twobit == 2'b10
                               && brch_reg == 3'b000)) begin
```

```
RegWrite_wire <= 1'b1;</pre>
25
                             end else begin
26
                                     RegWrite_wire <= 1'b0;</pre>
27
                             end
                            if(twobit == 2'b01 ) begin
29
                                     MemWrite_wire <= 1'b1;</pre>
30
                             end else begin
31
32
                                     MemWrite_wire <= 1'b0;</pre>
                             end
33
                            if (twobit == 2'b00 ) begin
34
                                     MemRead_wire <= 1'b1;</pre>
35
                             end else begin
36
37
                                     MemRead_wire <= 1'b0;</pre>
                             end
38
                             if ((twobit == 2'b11 && opcode_reg ==
39
                                  4'b1100) \mid \mid (twobit == 2'b00))
                                 begin//1101 ->1100 modified
                                     MemtoReg_wire <= 1'b1;</pre>
40
                             end else begin
41
                                     MemtoReg_wire <= 1'b0;</pre>
42
                             end
43
                            if ( twobit == 2'b10 && brch_reg !=
44
                                 3'b000) begin //3'b00 ->3'b000
                                 modified
                                     ALUSrc1_wire <= 1'b1;
45
                             end else begin
46
                                     ALUSrc1_wire <= 1'b0;
47
48
                            if(twobit ==2'b11 && (opcode_reg ==
49
                                 4'b0000 ||opcode_reg == 4'b0001
                                 ||opcode_reg == 4'b0010 ||
                                 opcode_reg == 4'b0011 ||
                                 opcode_reg == 4'b0100 ||
                                 opcode_reg == 4'b0101 ||
                                 opcode_reg == 4'b0110)) begin
                                     ALUSrc2_wire <= 1'b0;
50
                             end else begin
51
                                     ALUSrc2_wire <= 1'b1;
52
                            end
53
                            if(twobit == 2'b11 && opcode_reg ==
                                 4'b1101) begin
                                     Output_wire <= 1'b1;
55
                             end else begin
56
                                     Output_wire <= 1'b0;
57
                             end
58
                            if(twobit == 2'b11 && opcode_reg ==
59
```

```
4'b1100) begin
                                     Input_wire <= 1'b1;</pre>
60
61
                            end else begin
                                     Input_wire <= 1'b0;</pre>
62
63
                            end
                            if( twobit == 2'b11 )begin // &&
64
                                 opcode_2reg != 4'b0111 &&
                                 opcode_reg != 4'b1101 &&
                                 opcode_reg != 4'b1110 &&
                                 opcode_reg != 4'b1111) || (twobit
                                  == 2'b11) && (opcode_reg == 4'
                                 b1100 || opcode_reg == 4'b1101)
                                 -> x
                                     opcode_wire <= opcode_reg;</pre>
65
                            end else if(twobit == 2'b10 &&
66
                                 brch_reg == 3'b000) begin
                                     opcode_wire <= 4'b0110;
67
                            end else begin
68
69
                                     opcode_wire <= 4'b0000;
70
                            end
                            if(twobit == 2'b10 && brch_reg == 3'
71
                                 b111) begin
                                     brch_wire <= inst[10:8];</pre>
72
                                     BranchCond_wire <=1'b1;</pre>
73
                            end else if(twobit == 2'b10 &&
74
                                 brch_reg == 3'b100) begin
                                     brch_wire <= brch_reg;</pre>
75
                                     BranchCond_wire <=1'b1;</pre>
76
                            end else begin
77
                                     brch_wire <= 3'b111;
78
                                     BranchCond_wire <=1'b0;</pre>
79
                            end
80
                            if(twobit == 2'b00 ) begin
81
                                     reg_dst_wire <= inst[13:11];</pre>
82
                            end else begin
83
                                     reg_dst_wire <= inst[10:8];</pre>
84
85
                            end
                            if(twobit ==2'b11 && (opcode_reg ==
86
                                 4'b1000 ||opcode_reg == 4'b1001
                                 ||opcode_reg == 4'b1010 ||
                                 opcode_reg == 4'b1011 )) begin
                                     ALUorShifter_wire <= 1'b1;
87
                            end else begin
88
                                     ALUorShifter_wire <= 1'b0;
89
                            end
90
                            if(twobit == 2'b11 && opcode_reg ==
91
```

```
4'b1111) begin
                                     Halt_wire <= 1'b1;</pre>
 92
 93
                             end else begin
                                     Halt_wire <= 1'b0;</pre>
 94
                             end
 95
                             if(twobit == 2'b11 && opcode_reg !=
 96
                                  4'b0111 && opcode_reg != 4'b1101
                                 && opcode_reg != 4'b1110 &&
                                 opcode_reg != 4'b1111 &&
                                  opcode_reg != 4'b1100) begin
                                     AS_BC_wire <= 1'b1;
 97
                             end else begin
 98
                                     AS_BC_wire \le 1'b0;
 99
                             end
100
101
                     end
            end
102
            assign MemRead = MemRead_wire;
103
            assign MemWrite = MemWrite_wire;
104
            assign RegWrite = RegWrite_wire;
105
106
            assign ALUSrc1 = ALUSrc1_wire;
            assign ALUSrc2 = ALUSrc2_wire;
107
108
            assign MemtoReg = MemtoReg_wire;
            assign Output = Output_wire;
109
            assign Input = Input_wire;
110
            assign ALUorShifter = ALUorShifter_wire;
111
            assign Halt = Halt_wire;
112
            assign opcode = opcode_wire;
113
            assign Branch = brch_wire;
114
            assign RegDst = reg_dst_wire;
115
            assign BranchCond = BranchCond_wire;
116
            assign AS_BC = AS_BC_wire;
117
118 endmodule
```

制御部についてはクロックが来るたびに動く順序回路となっており、入力として命令の値 (16 ビット)、クロック信号、リセット信号を入力として受け取り、先ほど示した各信号を出力するようになっている。各信号について内部に記憶しておくレジスタを用意し、それを出力に割り当てるという形をとっているがその部分についてわけて表記せず、信号名そのままとして扱う。まず、16 ビットの入力のうち上位 2 ビット、5 ビット目から 8 ビット目までの4 ビット、12 ビット目から 14 ビット目までの3 ビットをそれぞれ内部のレジスタに記憶する。そのうえで、クロックが来るたびに条件分岐を用いて各信号の値を変更していくといった形を用いている。1 ビットの各信号についてどのような仕様になっているかを以下に示す。

• RegWrite 信号: レジスタファイルに書き込みが行われる時 (ALU、S

hifter が使われる時、ロード命令の時、即値ロード命令の時、IN 命令の時)に 1、それ以外の以外の時には 0 となっている。

- MemWrite 信号: 主記憶に書き込みが行われる、ストア命令の時に 1、それ以外の時には 0 となっている。
- MemRead 信号: 主記憶からのデータの読み込みが行われる、ロード命令の時に 1、それ以外の時には 0 となっている。
- MemtoReg 信号: レジスタにデータとして渡すのがメモリや外部入力から得られたものとなるのは、ロード命令の時と IN 命令の時なので、その時に1、それ以外の時には0となっている。0の時は、ALUや Shifterの結果が選ばれている。
- ALU\_Src1 信号:ALU への第 1 引数が PC の値に 1 を足したものとなる のは、条件分岐命令の時なのでその時に 1、それ以外の時は 0 となって おり、0 の時はレジスタファイルから読みだした値が採用されている。
- ALU\_Src2 信号:ALU への第 2 引数がレジスタファイルから読みだした ものとなるのは、ALU を用いて計算が行われる時なので、その時に 1、 それ以外の時には 0 となっている。 0 の時は d の値を符号拡張したもの が採用されている。
- Output 信号: 外部への出力が行われるのは、OUT 命令の時のみなので その時に 1、それ以外の時には 0 となっている。
- Input 信号: 外部からの入力が行われるのは、IN 命令の時なので、その時に 1、それ以外の時には 0 となっている。
- ALUorShifter 信号:Shifter を用いて計算が行われているの時に 1、それ 以外の時には 0 となっている。 0 の時は ALU の結果がレジスタに読み 込まれるようになっている。
- Halt 信号: 停止命令が来た時に 1、それ以外の時には 0 となっている。
- BranchCond 信号: 分岐命令のの時に 1、それ以外の時には 0 となって いる。。
- AS\_BC 信号: 算術論理演算、移動演算、比較演算、シフト演算の時に 1、 それ以外の時には 0 となっている。

続いて、2ビット以上の出力について述べる。

 opcode: 命令の上位 2 ビットが 11 の時 (ALU や Shifter を用いる演算 関連の条件コード) は、命令の 5 ビット目から 8 ビット目までの 4 ビット、即値ロード命令の時は 0110(移動演算の条件コード)、それ以外の時は 0000(算術加算の条件コード) となっている。

- RegDst: ロード命令の時は、命令の 12 ビット目から 14 ビット目までの 3 ビット、それ以外の時は命令の 9 ビット目から 11 ビット目までの 3 ビットとなっている。
- Branch: 条件分岐命令の時は、命令の9ビット目から11ビット目までの3ビット、無条件分岐命令の時は100、それ以外の時は111を割り当てている。

以上が制御部の仕様である。

# 3 レジスタファイル

### 3.1 外部仕様

レジスタファイルには、16 ビットの8本の汎用レジスタが用意されており、2つの読み出し番地の入力に対してその番地にある値を出力し、書き込み信号と書き込み番地、書き込む内容も信号として受け取り、書き込み番地に書き込む内容を書き込むという仕様である。

## 3.2 内部仕様

レジスタファイルの内部仕様について、レジスタファイルのソースコードを示しながら説明する。

```
1 module RegisterFile(
           input [2:0] Read1,Read2,WriteReg,
           input [15:0] WriteData,
           input clk,RegWrite,
           output [15:0] Data1, Data2,
           output [15:0] reg_1,reg_2,reg_3,reg_4,reg_5,reg_6,
               reg_7, reg_0);
           reg [15:0] RegFile [7:0];
           assign Data1 = RegFile [Read1];
           assign Data2 = RegFile [Read2];
           assign reg_0 = RegFile[0];
10
           assign reg_1 = RegFile[1];
11
           assign reg_2 = RegFile[2];
12
           assign reg_3 = RegFile[3];
13
           assign reg_4 = RegFile[4];
           assign reg_5 = RegFile[5];
15
           assign reg_6 = RegFile[6];
           assign reg_7 = RegFile[7];
17
           always @ (WriteData) begin
                   if(RegWrite==1'b1) begin
19
```

```
case (WriteReg)
20
                                    0:RegFile [0] <= WriteData;</pre>
21
22
                                    1:RegFile [1] <= WriteData;
                                    2:RegFile [2] <= WriteData;
23
                                    3:RegFile [3] <= WriteData;
24
                                    4:RegFile [4] <= WriteData;
25
                                    5:RegFile [5] <= WriteData;
26
27
                                    6:RegFile [6] <= WriteData;
                                    7:RegFile [7] <= WriteData;
28
29
                            endcase
30
                    end
31
           end
  endmodule
```

上記がレジスタファイルのソースコードである。クロック信号、リセット信号、読み出し番地2つ、書き込み信号、書き込み番地、書き込む内容が入力として与えられ、読み出した内容2つが出力されている。バグの検証用に現在レジスタファイルに格納されている値も出力されるようになっているが、ここは最終レポートまでにすべてのバグの検証が終わったら消す予定なので気にしなくてよい。

内部の動き方としては、まず組み合わせ回路部分として読みだす番地にある値をそれぞれの出力に割り当てている。また、順序回路部分としてはクロック信号が来たときに、書き込み信号が1だったら書き込み番地として入力された番地に入力されたデータを書き込む。

以上のような仕様となっている。

# 4 レジスタ

# 4.1 外部仕様

16 ビットの数を記憶しておく IR、AR、BR、DR、MDR はすべてこの レジスタをインスタンス化したものである。このレジスタは、クロックが立 ち上がるたびに入力された 16 ビットのデータを記憶し、記憶されている 16 ビットのデータを出力するという挙動を示す。

#### 4.2 内部仕様

では、レジスタの内部仕様を以下のソースコードを用いながら示す。

```
module register(
input [15:0] WriteData,
input clk,rst_n,
output reg [15:0] DataOut);
```

現在はパイプライン化はしていないので、内部に記憶しておく必要もなく、クロック信号、リセット信号、データを入力として受け取り、クロックが立ち上がるときに出力にデータを割り当て、リセット信号が来たときには出力を 0 とするというものである。

以上がレジスタの内部仕様である。

# 5 チャタリング除去

### 5.1 外部仕様

ボタン入力に対して、そのままだとチャタリングしてしまうのでその除去を行うのが役割である。入力として、ボタンの値をクロック信号を受け取り、チャタリングの除去がなされたボタン入力の値を返すのが外部仕様である。

#### 5.2 内部仕様

チャタリング除去の内部仕様について、チャタリング除去のソースコードを示しながら説明する。ただし、どうしてこれでチャタリングの除去ができるかという理論的な部分に関しては導入課題のレポートの課題3の部分で説明したことと全く同じなので今回は割愛する。

```
module RemoveChattering (
           input clk, botton, rst_n,
2
           output reg signal);
           wire clk_10Hz;
4
           reg botton_reg;
           reg [7:0] remove_chat;
6
7
           wire rst_n1,rst_n2,rst_n3;
           divider b2(.clk(clk),.hz(30'd10),.rst_n(rst_n),.
               outclk(clk_10Hz));
           assign rst_n1 = rst_n;
           assign rst_n2 = rst_n;
10
           assign rst_n3 = rst_n;
11
           always @ (posedge clk_10Hz or negedge rst_n2) begin
12
```

```
if(!rst_n2) begin
13
                              botton_reg <= 1'b0;</pre>
14
                     end else begin
15
                              botton_reg <= !botton;</pre>
                     end
17
18
            always @(posedge botton_reg or negedge rst_n3) begin
19
20
                     if(!rst_n3) begin
                              signal <= 1'b0;
21
                     end else begin
22
                              signal <= signal +1;</pre>
23
24
                     end
25
26 endmodule
```

まず、クロック信号、ボタンの値、リセット信号を入力として受け取り、divider module を用いてクロック信号を10Hzにしたのちに、そのクロック信号が立ち上がったときに内部記憶の値をボタン入力の否定を取ったものとする。次に、その内部記憶をクロックとして扱って、それが立ち上がったときに出力の値に1を足す。リセット信号が来たときには、出力、内部記憶ともに0にするというものである。

#### 6 Branch

#### 6.1 外部仕様

Banch は、制御部から出力される、今がどんな条件分岐命令であるかを 判断する条件コードの値と、ALU や Shifter の演算結果から得られる cond の 値を入力として受け取り、その値をもとに条件分岐するか否かを出力するも のである。

#### 6.2 内部仕様

Branch の内部仕様について、Branch のソースコードを以下に示しながら説明する。

```
module branch(
input [3:0] cond,
input [2:0] brch,
output brch_sig);
wire s,z,c,v;
assign s = cond[3];
assign z = cond[2];
```

まず、入力として 3 ビットの条件分岐コード、4 ビットの cond が与えられる。そして、cond の 4 ビット目に s、3 ビット目に z、2 ビット目に c、1 ビット目に v と名前を付ける。命令が BI の時、命令が BE で z が 1 の時、命令が BLT で s と v の排他的論理和が 1 の時、命令が BNE で z が 0 の時、以上の条件に当ては まるとき条件分岐するので出力に 1 を割り当て、それ以外の時には 0 を割り 当てている。