

دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران)

آزمایشگاه معماری کامپیوتر


محمد عرفان قاسمي

رادین شایانفر




شیفتدهنده منطقی و ریاضی:

در شیفت دهنده ی منطقی در صورت فعال بودن سیگنال شیفت به چپ و یا شیفت به راست، پس از شیفت بیت خالی باقی مانده حاصل از شیفت توسط صفر پر می شود که در در شکل (۱) و (۲) برای یک رجیستر Λ بیتی مشخص شده است.




شکل (۲) – شیفت به چپ منطقی – بیت خالی سمت راست توسط صفر پر می شود.




شکل (۱) – شیفت به راست منطقی – بیت خالی سمت چپ توسط صفر پر میشود.

در شیفتدهنده ی ریاضی در حالت شیفت به راست بیت خالی سمت چپ توسط بیت علامت (MSB) پر می شود. ولی در حالت شیفت به چپ مانند شیفت منطقی توسط صفر پر می شود.



شکل (۴) – شیفت به چپ ریاضی – بیت خالی سمت راست توسط صفر پر میشود.



شکل ۳۱) – شیفت به راست ریاضی – بیت خالی سمت چپ با کپی بیت علامت پر میشود.






در جدول (۱) عملکرد رجیستر ۴ بیتی شکل (۵) نسبت به ورودیهای مختلف توضیح داده شده است.


Load	L	R	Operation
0	0	0	Hold
0	0	1	Logical Right Shift
0	1	1	Arithmetic Right Shift
0	1	0	Logical Left Shift
1	X	X	Parallel Load

جدول (۱) – عملکرد رجسیتر ۴ بیتی نسبت به ورودیهای مختلف



مدار Seg:

در این مدار یک ورودی ۴ بیتی مشخص کننده ی یک رقم دسیمال بین صفر تا نه است. و ۷ خروجی برای هر یک از قسمتهای صفحه ی نمایشگر داریم.



شکل (۶) – دیاگرام کلی مدار **7 segment**