

دانشگاه صنعتی امیر کبیر ( پلی تکنیک تهران )

## آزمایشگاه معماری کامپیوتر

محمد عرفان قاسمي


رادین شایانفر



## تقسیم کننده دودویی:

برای انجام تقسیم طبق الگوریتم شکل (۱) ابتدا مقسوم را در رجیستر ۹ بیتی z\_reg قرار داده و مقسوم علیه را در رجیستر ۴ بیتی d\_reg قرار میدهیم. در صورتی که حاصل تقسیم در ۴ بیت جا نشود سیگنال d\_reg در رجیستر ۴ بیتی فعال میشود. فعال میشود و در غیر این صورت از حالت idle به حالت shift میرویم و عمل تقسیم آغاز میشود.

در حالت شیفت z\_reg را یک واحد به چپ شیفت می دهیم. سپس به حالت chk می رویم. در این حالت اگر ۴ بیت سمت راست z\_reg از z\_reg بیشتر باشد، حاصل تفریق آن در z\_reg نوشته می شود و بیت سمت راست محدد به حالت shift می رویم. این چرخه تا زمانی که عمل تقسیم به یایان برسد انجام می شود.



شکل (۱) – فلوچارت تقسیم برای یک تقسیم کننده دودویی ۱۶ بیتی





در نهایت باقیمانده تقسیم در بیت ۴ تا ۷ و خارج قسمت در بیت ۰ تا z\_reg ۳ قرار دارد.

به عنوان مثال حاصل تقسیم عدد ۹۳  $_{7}(۱۰۱۱۱۰۱)$  بر ۱۴  $_{7}(۱۱۱۰)$  در هر مرحله به شکل زیر است.

dividend[7:0]	01011101				01011101		
divisor[3:0]	1110				1110		
quo_rem_reg[8:0]	000000000	000000000	001011101	010111010	X101110100 X0100:	0101 \( 100101010 \( \)00100	01011 010010110
divisor_reg[3:0]	0000	0000	X		1110		
quotient[3:0]	0000	0000	1101	1010	X 0100 X 01	01 / 1010 / 10	11 ( 0110
remainder[3:0]	0000	0000	0101	1011	X 0111 X 10	01 / 0010 / 01	00 1001

شکل (۲) – مراحل انجام تقسیم دودویی ۹۳ بر ۱۴